home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #16 / NN_1992_16.iso / spool / comp / arch / 8464 < prev    next >
Encoding:
Internet Message Format  |  1992-07-30  |  1.8 KB
  1. Path: sparky!uunet!olivea!decwrl!mips!darwin.sura.net!jvnc.net!nuscc!ntuix!eoahmad
  2. From: eoahmad@ntuix.ntu.ac.sg (Othman Ahmad)
  3. Newsgroups: comp.arch
  4. Subject: Re: Cached DRAM from Mitsubishi
  5. Message-ID: <1992Jul30.142857.10787@ntuix.ntu.ac.sg>
  6. Date: 30 Jul 92 14:28:57 GMT
  7. References: <1992Jul30.003907.10654@eng.ufl.edu>
  8. Organization: Nanyang Technological University - Singapore
  9. Lines: 34
  10.  
  11. In article <1992Jul30.003907.10654@eng.ufl.edu> jon@alpha.ee.ufl.edu (Jon Mellott) writes:
  12.  
  13. : 
  14. : The vital statistics (for the -10 suffix devices) are:
  15. : 1) Cache Hit Access/Cycle = 10ns/10ns
  16.  
  17. At this speed, we start questioning the need for internal caches in Alpha and
  18. P5. Even with 128 pins for Alpha, it cannot beat the 16 data width for 
  19. each output bit of the DRAM cache. This is just the beginning.
  20.     The question is, what sort of technology is used to bring static and
  21. DRAM technology together? Will it ever be cheaply mass produced?
  22.     Instead of 4 bit wide data per chip, when will they put 16-bit wide
  23. packages on the standard(JEDEC?) 40-pin packages.
  24.  
  25. I wish that someone more knowledgeable could contribute.
  26.  
  27. : 2) Cache Miss Access/Cycle = 70ns/280ns *
  28.  
  29. After 16 write cycles of  10nS each, it must be followed by a 70nS cycle. 
  30. However if there is a backward jump to the previous bank, the cycle time
  31. would be 280nS. I am cloudy here.
  32.     I thought that caches are good only for random access. Here is an
  33. example of cache optimised for sequential access. I agree that sequential
  34. access is the most common for microprocessor.
  35. : 3) Direct Array Access/Cycle = 70ns/140ns
  36. This mode is only necessary for completely random accesses.
  37.  
  38. The above are just my guesses. Anyone can comment on that?
  39.  
  40. --
  41. Othman bin Ahmad, School of EEE,
  42. Nanyang Technological University, Singapore 2263.
  43. Internet Email: eoahmad@ntuix.ntu.ac.sg
  44. Bitnet Email: eoahmad@ntuvax.bitnet
  45.