home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #16 / NN_1992_16.iso / spool / comp / arch / 8272 < prev    next >
Encoding:
Text File  |  1992-07-24  |  2.0 KB  |  43 lines

  1. Newsgroups: comp.arch
  2. Path: sparky!uunet!gatech!willis.cis.uab.edu!hyatt
  3. From: hyatt@cis.uab.edu (Robert Hyatt)
  4. Subject: Re: MP interrupt handling  was(Re: Sun 600MP Benchmark Anomaly)
  5. Message-ID: <1992Jul24.133407.18743@cis.uab.edu>
  6. Sender: root@cis.uab.edu (Bruce Williams)
  7. Organization: University of Alabama at Birmingham
  8. References: <BrKMq3.6D4@acsu.buffalo.edu> <1992Jul20.150259.16021@crd.ge.com> <21b002x91bnp01@JUTS.ccc.amdahl.com>
  9. Date: Fri, 24 Jul 1992 13:34:07 GMT
  10. Lines: 31
  11.  
  12. In article <1992Jul20.150259.16021@crd.ge.com> davidsen@crd.ge.com (bill davidsen) writes:
  13. >
  14. >
  15. >  As a general question, which machines do this now? When GE was in the
  16. >mainframe business we never did it, the kernel was totally shared but
  17. >all hardware interrupts came to the same processor. I think DTSS did
  18. >that, too, but could change the processor if the master went down.
  19. >-- 
  20. >bill davidsen, GE Corp. R&D Center; Box 8; Schenectady NY 12345
  21. >    It never ceases to amaze me that otherwise rational people, able to
  22. >    understand calculus, compound interest, and the income tax form, can
  23. >    continue to believe that poker is a game of chance.
  24.  
  25. The Sequent systems use the SLIC bus to control interrupts.  Using this bus,
  26. the priority of what each CPU is doing is globally available and the CPU
  27. running the lowest priority task (usually in the kernel IDLE loop) fields
  28. an interrupt when it occurs.
  29.  
  30. Cray has a more complex scheme concerning which cpu originated the request,
  31. the interrupt mask of that cpu (and the others) etc.  Hopefully routing the
  32. interrupt to the cpu that is best able to handle it.
  33.  
  34. As near as I can tell, the new SUN MP systems have symmetric hardware where
  35. any cpu can field an interrupt, but I don't know how a SUN multiprocessor
  36. arbitrates who (whom?) gets an interrupt when all cpus are interrupt-
  37. enabled.  Apparently the "big lock" problem currently hangs the suns....
  38.  
  39. Bob
  40. -- 
  41. !Robert Hyatt                    Computer and Information Sciences   !
  42. !hyatt@cis.uab.edu               University of Alabama at Birmingham !
  43.