home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #16 / NN_1992_16.iso / spool / comp / arch / 8232 < prev    next >
Encoding:
Text File  |  1992-07-23  |  1.3 KB  |  31 lines
  1. Newsgroups: comp.arch
  2. Path: sparky!uunet!darwin.sura.net!mips!pacbell.com!rtech!ingres!thall
  3. From: thall@Ingres.COM (Trevor Hall)
  4. Subject: More P5 Speculation...
  5. Message-ID: <1992Jul23.173724.14764@pony.Ingres.COM>
  6. Reply-To: thall@Ingres.COM (Trevor Hall)
  7. Organization: Ingres, an ASK Company, Alameda CA 94501
  8. Distribution: usa
  9. Date: 23 Jul 92 17:37:24 GMT
  10. Lines: 19
  11.  
  12. According to today's San Jose Mercury News it looks like we're going to 
  13. get another quarter's worth of speculation on the P5 (where do you get
  14. your information, John Mashey?).  So I thought I'd start another round by 
  15. referring everyone to the cover of the July 6 issue of EE Times.
  16.  
  17. On the cover there's a block diagram of the P5.  It has the expected
  18. units: I and D caches, bus, FP and SScalar RISC CPU.  But there's one
  19. I don't quite follow: Intel386 unit.  Does this mean that the P5 will
  20. be running some kind of emulation of x86 instructions?  Is there a
  21. "native" RISC instruction set that differs from the x86 instruction
  22. set?
  23.  
  24. p.s. I'm a DBMS engineer. I'm so far removed from our h/w engineers, I 
  25.      can't even spell ASIC...
  26. --
  27.  +-----+ Trevor Hall                     
  28.  |    #| Database Engineer               "My dogma's better than your
  29.  |     | Sequent Computer Systems, Inc.   dogma, my dogma's better
  30.  +-----+ thall@sequent.com                than yours."
  31.