home *** CD-ROM | disk | FTP | other *** search
/ PC World Komputer 1996 December / PCWKCD1296.iso / demo / wgelectr / accelrtr.dem / RDEMO1_P.LOG < prev    next >
Text File  |  1996-03-20  |  9KB  |  295 lines
  1. ACCEL P-CAD PCB Version 12.00 Routing Log File
  2.  
  3. ============================================================================
  4.  
  5. Input file:    C:\ACCEL\DEMO\DEMO1_P.PCB
  6. Output file:   C:\ACCEL\DEMO\RDEMO1_P.PCB
  7. Strategy file: C:\ACCEL\DEMO\DEMO1_P.STR
  8.  
  9. All dimensions are in mils unless stated.
  10.  
  11. Routed by:     PRO Route
  12.  
  13. Start time:    08:00:29 24-Jan-96
  14.  
  15. Free memory:   708608
  16.  
  17. Strategy selections:
  18.  
  19.   Routing grid:                25.0*
  20.   Via grid:                    25.0*
  21.  
  22.   Copper sharing:              Vias and lines
  23.   Checkpoint interval:         120 (minutes)
  24.   Diagonal routing:            Yes
  25.   Simultaneous class routing:  No
  26.   Rip-up preroutes:            Yes
  27.   Force manufacturing pass:    No
  28.  
  29.   Iterative passes:            5
  30.   Manufacturing passes:        2
  31.  
  32.   * Selected by router.
  33.  
  34.  
  35. Layer selections:
  36.  
  37.   Signal Bias or    Plane                        Clearances
  38.   Layer  Selection  Net Name          P-P   P-L   L-L   V-P   V-L   V-V
  39.   ------ ---------- ---------------- ----- ----- ----- ----- ----- -----
  40.   Top    Hor                            12    12    12    12    12    12
  41.   Bottom Ver                            12    12    12    12    12    12
  42.   ----------------------------------------------------------------------
  43.  
  44.  
  45.   * Selected by router.
  46.  
  47.  
  48. Net classes:
  49.  
  50.     Net                                          Max
  51.    Class  Width     Via Padstack     Prio Layer  Vias Notes
  52.   ------- ----- -------------------- ---- ------ ---- -----
  53.   Default  12.0 (Default)               1 All      *       
  54.   ---------------------------------------------------------
  55.   Notes: F = Fixed, do not ripup.
  56.          N = Do not route.
  57.          W = Use wide pass.
  58.  
  59.  
  60. Scheduled pass selection:
  61.  
  62.  
  63. ----------------------------------------------------------------------------
  64.  
  65. 24-Jan-96  08:00                                                  Page    1
  66.  
  67. ACCEL P-CAD PCB Version 12.00 Routing Log File
  68.  
  69. ============================================================================
  70.  
  71.   Pass                    Net Classes
  72.   Num  Pass Name          DFT
  73.   ---- ------------------ -----------
  74.     1* Memory              x 
  75.     2* Initial             x 
  76.     3* Comprehensive       x 
  77.     4* Exhaustive          x 
  78.     5* Iterative           x 
  79.     6* Iterative           x 
  80.     7* Iterative           x 
  81.     8* Iterative           x 
  82.     9* Iterative           x 
  83.    10* Manufacturing       x 
  84.    11* Manufacturing       x 
  85.    12* Final mfg           x 
  86.    13* Final mfg           x 
  87.   -----------------------------------
  88.  
  89.   * Selected by router.
  90.  
  91.  
  92.  
  93.  
  94.  
  95.  
  96.  
  97.  
  98.  
  99.  
  100.  
  101.  
  102.  
  103.  
  104.  
  105.  
  106.  
  107.  
  108.  
  109.  
  110.  
  111.  
  112.  
  113.  
  114.  
  115.  
  116.  
  117.  
  118.  
  119.  
  120.  
  121.  
  122.  
  123.  
  124.  
  125.  
  126.  
  127.  
  128.  
  129. ----------------------------------------------------------------------------
  130.  
  131. 24-Jan-96  08:00                                                  Page    2
  132.  
  133. ACCEL P-CAD PCB Version 12.00 Routing Log File
  134.  
  135. ============================================================================
  136.  
  137. 138 total connections on the board.
  138. 36 pre-routed connections.
  139.  
  140. Pass Performance Summary:
  141.  
  142.  Net class: Default  Width: 12.0mil       Via Padstack: (Default)           
  143.  
  144.   Memory                 Pass Num:   1    Overall
  145.   ---------------------- ---------------- ---------
  146.   Routes                                        138
  147.     Scheduled                   52
  148.     Completed                   43 ( 82%)        79 ( 57%)
  149.     Not completed                9 ( 17%)        59
  150.   Vias                           0 (  0%)         4
  151.   Copper length (inches)   35.2493 ( 54%)   64.0962
  152.   Elapsed time             0:00:06 ( 37%)   0:00:16
  153.   -------------------------------------------------
  154.  
  155.  
  156.  Net class: Default  Width: 12.0mil       Via Padstack: (Default)           
  157.  
  158.   Initial                Pass Num:   2    Overall
  159.   ---------------------- ---------------- ---------
  160.   Routes                                        138
  161.     Scheduled                   59
  162.     Completed                   46 ( 77%)       125 ( 90%)
  163.     Not completed               13 ( 22%)        13
  164.   Vias                          34 ( 89%)        38
  165.   Copper length (inches)   72.5272 ( 53%)  136.6233
  166.   Elapsed time             0:00:17 ( 48%)   0:00:35
  167.   -------------------------------------------------
  168.  
  169.  
  170.  Net class: Default  Width: 12.0mil       Via Padstack: (Default)           
  171.  
  172.   Comprehensive          Pass Num:   3    Overall
  173.   ---------------------- ---------------- ---------
  174.   Routes                                        138
  175.     Scheduled                   13
  176.     Completed                   10 ( 76%)       135 ( 97%)
  177.     Not completed                3 ( 23%)         3
  178.   Vias                          16 ( 29%)        54
  179.   Copper length (inches)   25.1284 ( 15%)  161.7517
  180.   Elapsed time             0:00:11 ( 23%)   0:00:47
  181.   -------------------------------------------------
  182.  
  183.  
  184.  Net class: Default  Width: 12.0mil       Via Padstack: (Default)           
  185.  
  186.   Exhaustive             Pass Num:   4    Overall
  187.   ---------------------- ---------------- ---------
  188.   Routes                                        138
  189.     Scheduled                    3
  190.     Completed                    3 (100%)       138 (100%)
  191.     Not completed                0 (  0%)         0
  192.   Vias                           9 ( 14%)        63
  193.   Copper length (inches)   12.3728 (  7%)  174.1245
  194.  
  195. ----------------------------------------------------------------------------
  196.  
  197. 24-Jan-96  08:01                                                  Page    3
  198.  
  199. ACCEL P-CAD PCB Version 12.00 Routing Log File
  200.  
  201. ============================================================================
  202.  
  203.   Elapsed time             0:00:04 (  7%)   0:00:53
  204.   -------------------------------------------------
  205.  
  206.  
  207.  Net class: Default  Width: 12.0mil       Via Padstack: (Default)           
  208.  
  209.   Manufacturing          Pass Num:  10    Overall
  210.   ---------------------- ---------------- ---------
  211.   Routes                                        138
  212.     Scheduled                    0
  213.     Completed                    0 (100%)       138 (100%)
  214.     Not completed                0 (100%)         0
  215.   Vias                         -14 (-22%)        49
  216.   Copper length (inches)   -6.6424 ( -3%)  167.4821
  217.   Elapsed time             0:00:16 ( 22%)   0:01:11
  218.   -------------------------------------------------
  219.  
  220.  
  221.  Net class: Default  Width: 12.0mil       Via Padstack: (Default)           
  222.  
  223.   Manufacturing          Pass Num:  11    Overall
  224.   ---------------------- ---------------- ---------
  225.   Routes                                        138
  226.     Scheduled                    0
  227.     Completed                    0 (100%)       138 (100%)
  228.     Not completed                0 (100%)         0
  229.   Vias                          -6 (-12%)        43
  230.   Copper length (inches)   -0.9761 (  0%)  166.5061
  231.   Elapsed time             0:00:17 ( 19%)   0:01:29
  232.   -------------------------------------------------
  233.  
  234.  
  235.  Net class: Default  Width: 12.0mil       Via Padstack: (Default)           
  236.  
  237.   Final mfg              Pass Num:  12    Overall
  238.   ---------------------- ---------------- ---------
  239.   Routes                                        138
  240.     Scheduled                    0
  241.     Completed                    0 (100%)       138 (100%)
  242.     Not completed                0 (100%)         0
  243.   Vias                          -1 ( -2%)        42
  244.   Copper length (inches)   -0.2950 (  0%)  166.2111
  245.   Elapsed time             0:00:16 ( 14%)   0:01:47
  246.   -------------------------------------------------
  247.  
  248.  
  249.  Net class: Default  Width: 12.0mil       Via Padstack: (Default)           
  250.  
  251.   Final mfg              Pass Num:  13    Overall
  252.   ---------------------- ---------------- ---------
  253.   Routes                                        138
  254.     Scheduled                    0
  255.     Completed                    0 (100%)       138 (100%)
  256.     Not completed                0 (100%)         0
  257.   Vias                           0 (  0%)        42
  258.   Copper length (inches)   -0.0000 (  0%)  166.2111
  259.   Elapsed time             0:00:16 ( 12%)   0:02:05
  260.  
  261. ----------------------------------------------------------------------------
  262.  
  263. 24-Jan-96  08:02                                                  Page    4
  264.  
  265. ACCEL P-CAD PCB Version 12.00 Routing Log File
  266.  
  267. ============================================================================
  268.  
  269.   -------------------------------------------------
  270.  
  271.  
  272.  
  273. Final statistics:
  274.  
  275.   Board:
  276.     Physical dimensions (inches):            5.135 by 2.510
  277.     Routing area (square inches):           12.889
  278.     Total pads in file:                    218
  279.     Equivalent 16-pin ICs (EICs):           13.625
  280.     Density (square inches per EIC):         0.946
  281.   Routing performance:
  282.     Total routed length (inches):          166.211
  283.     Vias total:                             42 ( 19% of total pads)
  284.     Vias added:                             38 ( 90% of total vias)
  285.     Routed connections (this run):         102
  286.     Routed connections (total):            138 (100%)
  287.     Unrouted connections (total):            0 (  0%)
  288.     Total routing time:                0:02:06
  289.  
  290. Start time:       08:00:29 24-Jan-96
  291. Completion time:  08:02:35 24-Jan-96
  292. Free memory:      207204
  293.  
  294. End of log file.
  295.