home *** CD-ROM | disk | FTP | other *** search
/ PC World Komputer 1996 September / PCWK996.iso / demo / wgelectr / pk51demo / files.2 / INC / REG552.H < prev    next >
Encoding:
Text File  |  1995-01-13  |  3.2 KB  |  184 lines
  1. /* (c) Copyright KEIL ELEKTRONIK GmbH.  1990, All rights reserved. */
  2. /*  Register Declarations for the 80552 Processor  */
  3.  
  4. /*  BYTE Register  */
  5. sfr P0    = 0x80;
  6. sfr P1    = 0x90;
  7. sfr P2    = 0xA0;
  8. sfr P3    = 0xB0;
  9. sfr P4    = 0xC0;
  10. sfr P5    = 0xC4;
  11.  
  12. sfr PSW   = 0xD0;
  13. sfr ACC   = 0xE0;
  14. sfr B     = 0xF0;
  15. sfr SP    = 0x81;
  16. sfr DPL   = 0x82;
  17. sfr DPH   = 0x83;
  18. sfr PCON  = 0x87;
  19. sfr TCON  = 0x88;
  20. sfr TMOD  = 0x89;
  21. sfr TL0   = 0x8A;
  22. sfr TL1   = 0x8B;
  23. sfr TH0   = 0x8C;
  24. sfr TH1   = 0x8D;
  25. sfr IEN0  = 0xA8;
  26. sfr IEN1  = 0xE8;
  27. sfr IP0   = 0xB8;
  28. sfr IP1   = 0xF8;
  29. sfr S0CON = 0x98;
  30. sfr S0BUF = 0x99;
  31. sfr CML0  = 0xA9;
  32. sfr CML1  = 0xAA;
  33. sfr CML2  = 0xAB;
  34. sfr CTL0  = 0xAC;
  35. sfr CTL1  = 0xAD;
  36. sfr CTL2  = 0xAE;
  37. sfr CTL3  = 0xAF;
  38.  
  39. sfr ADCON = 0xC5;
  40. sfr ADCH  = 0xC6;
  41. sfr TM2IR = 0xC8;
  42. sfr CMH0  = 0xC9;
  43. sfr CMH1  = 0xCA;
  44. sfr CMH2  = 0xCB;
  45. sfr CTH0  = 0xCC;
  46. sfr CTH1  = 0xCD;
  47. sfr CTH2  = 0xCE;
  48. sfr CTH3  = 0xCF;
  49.  
  50. sfr S1CON  = 0xD8;
  51. sfr S1STA  = 0xD9;
  52. sfr S1DAT  = 0xDA;
  53. sfr S1ADR  = 0xDB;
  54.  
  55. sfr TM2CON = 0xEA;
  56. sfr CTCON  = 0xEB;
  57. sfr TML2   = 0xEC;
  58. sfr TMH2   = 0xED;
  59. sfr STE    = 0xEE;
  60. sfr RTE    = 0xEF;
  61. sfr PWM0   = 0xFC;
  62. sfr PWM1   = 0xFD;
  63. sfr PWMP   = 0xFE;
  64. sfr T3     = 0xFF;
  65.  
  66.  
  67. /*  BIT Register  */
  68. /*  PSW  */
  69. sbit CY    = 0xD7;
  70. sbit AC    = 0xD6;
  71. sbit F0    = 0xD5;
  72. sbit RS1   = 0xD4;
  73. sbit RS0   = 0xD3;
  74. sbit OV    = 0xD2;
  75. sbit P     = 0xD0;
  76.  
  77. /*  TCON  */
  78. sbit TF1   = 0x8F;
  79. sbit TR1   = 0x8E;
  80. sbit TF0   = 0x8D;
  81. sbit TR0   = 0x8C;
  82. sbit IE1   = 0x8B;
  83. sbit IT1   = 0x8A;
  84. sbit IE0   = 0x89;
  85. sbit IT0   = 0x88;
  86.  
  87. /*  IEN0  */
  88. sbit EA    = 0xAF;
  89. sbit EAD   = 0xAE;
  90. sbit ES1   = 0xAD;
  91. sbit ES0   = 0xAC;
  92. sbit ET1   = 0xAB;
  93. sbit EX1   = 0xAA;
  94. sbit ET0   = 0xA9;
  95. sbit EX0   = 0xA8;
  96.  
  97. /*  IEN1  */
  98. sbit ET2   = 0xEF;
  99. sbit ECM2  = 0xEE;
  100. sbit ECM1  = 0xED;
  101. sbit ECM0  = 0xEC;
  102. sbit ECT3  = 0xEB;
  103. sbit ECT2  = 0xEA;
  104. sbit ECT1  = 0xE9;
  105. sbit ECT0  = 0xE8;
  106.  
  107. /*  IP0 */
  108. sbit PAD   = 0xBE;
  109. sbit PS1   = 0xBD;
  110. sbit PS0   = 0xBC;
  111. sbit PT1   = 0xBB;
  112. sbit PX1   = 0xBA;
  113. sbit PT0   = 0xB9;
  114. sbit PX0   = 0xB8;
  115.  
  116. /*  IP1 */
  117. sbit PT2   = 0xFF;
  118. sbit PCM2  = 0xFE;
  119. sbit PCM1  = 0xFD;
  120. sbit PCM0  = 0xFC;
  121. sbit PCT3  = 0xFB;
  122. sbit PCT2  = 0xFA;
  123. sbit PCT1  = 0xF9;
  124. sbit PCT0  = 0xF8;
  125.  
  126. /*  P1  */
  127. sbit SDA   = 0x97;
  128. sbit SCL   = 0x96;
  129. sbit RT2   = 0x95;
  130. sbit T2    = 0x94;
  131. sbit CT3I  = 0x93;
  132. sbit CT2I  = 0x92;
  133. sbit CT1I  = 0x91;
  134. sbit CT0I  = 0x90;
  135.  
  136. /*  P3  */
  137. sbit RD    = 0xB7;
  138. sbit WR    = 0xB6;
  139. sbit T1    = 0xB5;
  140. sbit T0    = 0xB4;
  141. sbit INT1  = 0xB3;
  142. sbit INT0  = 0xB2;
  143. sbit TXD   = 0xB1;
  144. sbit RXD   = 0xB0;
  145.  
  146. /*  P4  */
  147. sbit CMT1  = 0xC7;
  148. sbit CMT0  = 0xC6;
  149. sbit CMSR5 = 0xC5;
  150. sbit CMSR4 = 0xC4;
  151. sbit CMSR3 = 0xC3;
  152. sbit CMSR2 = 0xC2;
  153. sbit CMSR1 = 0xC1;
  154. sbit CMSR0 = 0xC0;
  155.  
  156. /*  S0CON  */
  157. sbit SM0   = 0x9F;
  158. sbit SM1   = 0x9E;
  159. sbit SM2   = 0x9D;
  160. sbit REN   = 0x9C;
  161. sbit TB8   = 0x9B;
  162. sbit RB8   = 0x9A;
  163. sbit TI    = 0x99;
  164. sbit RI    = 0x98;
  165.  
  166. /*  TM2IR  */
  167. sbit T2OV  = 0xCF;
  168. sbit CMI2  = 0xCE;
  169. sbit CMI1  = 0xCD;
  170. sbit CMI0  = 0xCC;
  171. sbit CTI3  = 0xCB;
  172. sbit CTI2  = 0xCA;
  173. sbit CTI1  = 0xC9;
  174. sbit CTI0  = 0xC8;
  175.  
  176. /*  S1CON   */
  177. sbit CR0   = 0xD8;
  178. sbit CR1   = 0xD9;
  179. sbit AA    = 0xDA;
  180. sbit SI    = 0xDB;
  181. sbit STO   = 0xDC;
  182. sbit STA   = 0xDD;
  183. sbit ENS1  = 0xDE;
  184.