home *** CD-ROM | disk | FTP | other *** search
/ PC World Komputer 1996 September / PCWK996.iso / demo / elmark / cupl / manual / sb0a.txt < prev    next >
Encoding:
Text File  |  1992-01-22  |  12.0 KB  |  255 lines
  1. .c1. General Introduction
  2.  
  3.     This manual is designed to serve as a learning aid and as a 
  4.     reference manual for CUPL, the programmable logic compiler from 
  5.     Logical Devices, Inc.  It is divided into three sections: the User 
  6.     Guide section, the Reference section and the Appendices.  The User 
  7.     Guide provides information on getting started with the CUPL package.  
  8.     The Reference section provides specific information about the 
  9.     programs that make up the CUPL package.  The Appendices contain a 
  10.     variety of information, including error messages, important 
  11.     information about specific devices, node numbering and download 
  12.     formats.
  13.  
  14.     Be sure to read the Installation Chapter in the User Guide section 
  15.     to find out what to do before using the CUPL software on a system. 
  16.     Since improvements are made to CUPL quite frequently, additional 
  17.     information is provided in the form of an addendum. Be certain to 
  18.     read the addendum, which provides information on the latest 
  19.     enhancements to the CUPL software.
  20.  
  21. o .c2.USER GUIDE
  22.     The USER GUIDE provides information on installing and using CUPL. 
  23.     There is also a section that provides several examples. These 
  24.     examples are provided on the distribution disks.
  25.  
  26.     Chapter U1: "Introduction" gives a brief overview of CUPL and 
  27.     includes some notes on recent enhancements to CUPL.  Also included 
  28.     is a section on getting technical support.
  29.  
  30.     Chapter U2: "Installation" provides information necessary to get 
  31.     CUPL to run on a system.
  32.  
  33.     Chapter U3:  "Getting Started" is a step-by-step guide on how to 
  34.     create a source file, and compile and simulate the design using a 
  35.     simple example.
  36.  
  37.     Chapter U4:  "CUPL Operation" is a description of the use of CUPL.  
  38.     This includes running CUPL.
  39.  
  40.     Chapter U5:  "Design Examples" Provides instructions on using CUPL 
  41.     and CSIM and examples of CUPL designs. Part A, "Sample Design 
  42.     Session", goes step-by-step through a sample design session using 
  43.     CUPL and CSIM. Part B, "Sample PLD Files", illustrates some typical 
  44.     designs that can be created using CUPL.
  45.  
  46. o .c2.REFERENCE
  47.     The REFERENCE section is provided for easy access to random facts 
  48.     related to the CUPL language and related utilities.
  49.  
  50.     Chapter 1: CUPL Language Describes CUPL, a programmable logic 
  51.     compiler.  This chapter provides an overview of CUPL, and describes 
  52.     the input and output and how to run the program.  It also describes 
  53.     the elements of the CUPL design language, and the syntax of the CUPL 
  54.     design language.
  55.  
  56.     Chapter 2: Using CSIM Describes CSIM, a logic
  57.     simulation program. This chapter explains how to use CSIM, 
  58.     including input and output and running the program, and how to 
  59.     create test specification files to verify a CUPL design.
  60.  
  61.     Chapter 3: Using CBLD Describes CBLD, a utility program for managing 
  62.     device libraries.
  63.  
  64.     Chapter 4: Using PTOC Describes PTOC, a utility program for 
  65.     converting PALASM source files to CUPL format.
  66.  
  67.     Chapter 5: FPGA and High Density PLDs describes how to use CUPL to 
  68.     design with FPGAs and High Density PLDs.
  69.  
  70. o.c2. APPENDICES
  71.     Appendix A:  "Error Messages" lists error messages that may appear 
  72.     during operation of any of the CUPL programs.  The messages are 
  73.     listed by program name and module name within each program.
  74.  
  75.     Appendix B: "Device Usage Notes" provides information about specific 
  76.     devices and how they require special attention with CUPL.
  77.  
  78.     Appendix C: "Download Formats" describes the format of the CUPL 
  79.     downloadable files and the documentation file.
  80.  
  81.     Appendix D:  "Node Numbering" lists the devices which contain 
  82.     internal nodes supported by CUPL.
  83.  
  84.     Appendix E:  Trouble Shooting Lists some common problems and their 
  85.     respective solutions.  
  86.     
  87.     Appendix F: FindPLD Describes the FindPLD software utility.  
  88.     
  89.     Index Is an index of the entire book.
  90.  
  91. o.c2. SOFTWARE DEVELOPMENT TOOLS
  92.     OTHER CUPL PRODUCT OFFERINGS
  93.     CUPL is available on workstation platforms such as the SUN 3. SPARC 
  94.     station, VAX/VMS, DEC station 3100 and 5000, HP9000, and Apollo 
  95.     DN3500 and DN4500.  It is also available for Macintosh systems.  
  96.     CUPL can integrate into Mentor Graphics, Valid, Viewlogic, 
  97.     Racal-Redac, and other CAD/CAE UNIX-based software environment. An
  98.     upgrade path is available for those who already own a DOS version of 
  99.     CUPL.  Available products which integrate with CUPL include 
  100.     PLPartition and ONCUPL.
  101.  
  102. .c3.CUPL TotalDesigner-386 ... '386 Protected Mode Version 
  103.     CUPL TotalDesigner-386 will take full advantage of the 80386's 
  104.     32-bit registers, 4-gigabyte physical address space, and enhanced 
  105.     instruction set. It executes in the familiar DOS environment without 
  106.     the need of memory managers or other special operating system 
  107.     enhancements. This means that designs will compile faster and be 
  108.     able to access up to 4 gigabytes of RAM instead of just 640K. The 
  109.     large PLDs and FPGAs are going to be supported with this system 
  110.     (examples: Altera Max, AMD MACH, Xilinx, Plus Logic, Plessey, Actel, 
  111.     etc.). Manufacturer specific place and route software and device 
  112.     fitters are not included.
  113.  
  114.     In addition, partitioning software, PLPartition, is provided for 
  115.     creating multiple PLD designs.  Also, SchemaQuik and ONCUPL are 
  116.     provided so that schematic entry designs can be created and 
  117.     translated into CUPL source files.  All the programmable logic 
  118.     design software an engineer needs is in this package.
  119.  
  120. .c3.PLPartition - Multiple PLD Design
  121.     One of the major tasks facing PLD designers is the selection of 
  122.     specific devices to implement a design. PLPartition takes the 
  123.     drudgery out of the process.  This product will provide you with 
  124.     powerful features that help synthesize your logic design into one of 
  125.     several PLDs.  Automatic Device selection and design fitting is 
  126.     accomplished by using a friendly user interface and extremely fast 
  127.     technology.  This will decrease the time it takes to implement your
  128.     final design.
  129.  
  130. .c3.MacCUPL - A Macintosh version of CUPL
  131.     MacCUPL is a full implementation of the CUPL Programmable Logic 
  132.     Design Tools for the Macintosh. Developed for System 6.0, MacCUPL is 
  133.     also System 7 compatible. A standard Mac interface, an integrated 
  134.     text editor, and interactive as well as batch mode compiling make 
  135.     MacCUPL quick to learn and use. MacCUPL can access all available 
  136.     memory in the computer, allowing for very large and complex designs 
  137.     to be compiled.  The software interfaces to McCAD schematic capture 
  138.     package, translating netlists directly into CUPL source files.
  139.  
  140. .c3.DEC  3100 and 5000
  141.     CUPL is available for the new DEC5000 computer system. CUPL runs on 
  142.     the DEC5000 encapsulated within Digital's "PowerFrame" framework. 
  143.     PowerFrame is Digital's design management system that provides easy 
  144.     access to commonly used functions and agents encapsulated within its 
  145.     framework.  CUPL offers a variety of design expression formats, true 
  146.     language flexibility, powerful logic minimization, simulation and 
  147.     pre-processor capabilities, including interactivities with other 
  148.     agents of PowerFrame. Designers of large and very large state 
  149.     machines and other logic systems can now design their products with 
  150.     CUPL as part of the encapsulated toolkit of PowerFrame and the 
  151.     DEC5000.  Other EDA vendors such as Valid and Viewlogic are members 
  152.     of the PowerFrame synergy program.  Digital's encapsulation toolkit, 
  153.     PowerFrame, exclusively features CUPL as the logic design tool and 
  154.     provides a link to other PowerFrame agents.
  155.  
  156. .c3.SPARC based Workstations
  157.     CUPL runs on SPARC based workstations under OpenWindows. 
  158.     OpenWindows. OpenWindows is Sun's windowing environment for OPEN 
  159.     LOOK_ GUI applications.  The OpenWindows interface provides the CUPL 
  160.     user with a design development environment in which tools are 
  161.     integrated, easy to learn, and simple to use. This allows the user 
  162.     to focus on the design process rather than the underlying tool and 
  163.     platform manipulation details. This results in reduced design time.
  164.  
  165. .c3.Open-PLA
  166.     Opening CUPL's proprietary description language is accomplished by 
  167.     providing a development software tool that details Open-PLA 
  168.     standards and facilitates device development of routers and fitters 
  169.     for CUPL-HDL.  Logical's Open-PLA, which is fully compatible with 
  170.     Data I/O's Open-ABEL_, is based on the industry standard 
  171.     Berkeley-PLA and several other standard formats.
  172.  
  173. .c3.ONCUPL 
  174.     ONCUPL translates schematic netlists from a wide variety of 
  175.     schematic entry packages into CUPL source files.  Schematic entry 
  176.     for logic designs is a very important tool in the CAE industry.  A 
  177.     logic design can be created using a schematic entry package and the 
  178.     supplied ONCUPL macros. From this package, a netlist can be created 
  179.     that represents the schematic design. ONCUPL translates this netlist 
  180.     into a PLD file that CUPL compiles into a JEDEC file. Presently, 
  181.     ONCUPL supports the following schematic entry packages:  OrCAD's 
  182.     SDTIII, Omation's SCHEMA III, Wintek's HiWire, P-CAD's PC-CAPS, 
  183.     Racal-Redac's CADSTAR, Phase II Logic's CAPFAST, Protel's 
  184.     Protel-Schematic, and Viewlogic's Workview.
  185.  
  186.  
  187. .c3.ALLPRO-88 - Universal Device Programmer
  188.  
  189.     The universal "DAC-PER-PIN" programmer, ALLPRO-88, can integrate 
  190.     with CUPL as a full PLD development workstation. It is fully 
  191.     qualified by the semiconductor manufacturers, and is available in 
  192.     40, 48, 56, 68, and 88 pin configurations, fully upgradeable with 
  193.     DIP and PLCC socket support.  Application Notes
  194.  
  195.     Logical Devices, Inc.  will accept application notes, design 
  196.     examples and useful design tips for designing with CUPL design 
  197.     software.  All forwarded material will be reviewed and become the 
  198.     property of the CUPL User's Group.  This information will be 
  199.     available for all CUPL users free of charge. One out of every 10 
  200.     application notes received will be selected as the best and most 
  201.     useful and the author of the application note will be awarded a 
  202.     one-year CUPL maintenance program.  Forward material to:
  203.  
  204.  
  205.     CUPL MARKETING DEPARTMENT 
  206.     LOGICAL DEVICES INC 
  207.     1201 NW 65 PLACE 
  208.     FORT LAUDERDALE FL 33309
  209. ----------------------------------------------------------------------
  210.                              Conventions 
  211.                              Used In This 
  212.                                 Manual
  213.  
  214.     .i.conventions used;This manual gives step-by-step procedures and 
  215.     examples. To make it easy to follow these procedures, the following 
  216.     conventions are used.
  217.  
  218.    Note
  219.      LDI software is not case sensitive. It doesn't matter whether upper 
  220.      or lower case characters are typed.
  221.  
  222.     [key] [A] [Enter] [ESC]
  223.      The [ and ] characters are used to indicate a key that must 
  224.      be pressed to execute a command or accept an option. This key is 
  225.      called different names on different systems. For example:
  226.  
  227.               [Enter], 
  228.               [Return],
  229.               [ESC],
  230.               [F1]
  231.  
  232.     [key]-[key] 
  233.      Connected keys indicate the keys must be pressed simultaneously. 
  234.      For example:
  235.  
  236.               Press [CTRL]-[ALT]-[DEL]
  237.  
  238.      An asterisk (*) in a filename indicates any characters can occupy 
  239.      that position and all remaining positions.  For more information, 
  240.      refer to the DOS manual.
  241.  
  242.     Select 
  243.      Select means use the cursor keys to cycle through options or 
  244.      settings, and press [Enter] to select the desired option or 
  245.      setting.
  246.  
  247.     < > 
  248.     Variable names are indicated by angle brackets. For example:
  249.         <filename>.SCH
  250.  
  251.     {  }
  252.     Square brackets indicate the enclosed item is optional.  For 
  253.     example:
  254.         pack filename.fil {filename.lib}
  255.