home *** CD-ROM | disk | FTP | other *** search
/ PC World Komputer 1996 February / PCWK0296.iso / sharewar / os2 / narzedzi / dfb17 / read.me < prev    next >
Encoding:
Text File  |  1995-08-09  |  11.6 KB  |  261 lines
  1.  
  2.                    DDDDDD    FFFFFFF  BBBBB
  3.                    DDDDDDD   FFFFFFF  BBBBBBB
  4.                    DD   DD   FF       BB   BB
  5.                    DD   DD   FFFFF    BBBBB
  6.                    DD   DD   FFFFF    BB   BB
  7.                    DDDDDDD   FF       BBBBBBB
  8.                    DDDDDD    FF       BBBBB
  9.  
  10.            Data Flow Benchmark V 1.7
  11.  
  12.            (c) 1994,1995 by D.Engert
  13.  
  14.  
  15. 1. Legal stuff
  16.  
  17. There is no warranty. Use this software on your own risk. Due to the
  18. complexity and variety of today's hardware and software which may be
  19. used to run this program, I am not responsible for any damage or loss of
  20. data caused by use of this software. It was tested very well and is
  21. expected to work correctly, but nobody can actually guarantee this for
  22. any circumstances. And because this software is free, you get what you
  23. pay for ...
  24.  
  25. This program can be used freely for private or educational purposes. If
  26. you want to use it for commercial purposes or find any bugs or have
  27. suggestions about further enhancement, please contact the author.
  28.  
  29. Author:  Detlef D. Engert
  30.          Gruentenweg 14
  31.          D-90471 Nuernberg
  32.          Germany
  33.  
  34. Fax:     +49-911-861319
  35. Mailer:  +49-911-861319  UTC 18:00 - 23:00
  36. EMail:     2:2490/2576.1@fidonet
  37.      engert@ibm.net
  38.  
  39. 2. Purpose and intent of this program
  40.  
  41. Todays hardware gets more and more powerful but more complicated too. Modern
  42. motherboards using up to date chip sets may turn out to be very difficult to
  43. configure. And to make things worse, there are different manufacturers of CPU
  44. chips besides Intel now with new features and options. The memory subsystems
  45. implemented on these motherboards are even harder to configure, taking into
  46. consideration different cache strategies, RAM speeds and access modes.
  47.  
  48. Beyond the core of any computer system lay the peripherals (video, magnetic
  49. storage..) connected by a variety of bus implementations like ISA, EISA, VLB or
  50. PCI. Chip sets used on these peripherals are often of even higher complexity
  51. than the computer core.
  52.  
  53. Even skilled users are often overwhelmed by the sheer complexity and variety
  54. of options offered. Nobody will them the real power available to them by a
  55. given computer system using a particular configuration set. How should a user
  56. optimize his or her computer or how should a buyer choose between similar
  57. looking components based on hard facts ? May be this program will help you !
  58.  
  59.  
  60. 3. What will this program offer ?
  61.  
  62. Let's have a look on the output (framed) of the current version run on my own
  63. machine.
  64.  
  65. Machine configuration:
  66.  
  67.   ASUS P55TP4XE motherboard
  68.   Intel P54C-100 CPU,
  69.   Intel 'Triton' PCI/ISA chip set,
  70.   256 KByte synchronous cache RAM, 32 MByte of 60ns DRAM,
  71.   Diamond Stealth 64 VRAM video board, 2 MByte VRAM
  72.  
  73. All BIOS configuration settings are optimized for maximum throughput. That
  74. gives the following results:
  75.  
  76. +-----------------------------------------------------------------------------+
  77. |       Data flow benchmark v1.7                          |
  78. |                                          |
  79. |      copyright (c) 1994,1995 D.Engert                       |
  80. |                                          |
  81. | Processor         : Intel Pentium P54 (Fam:5 Mod:2 Rev:5)              |
  82. | Clock          : 99.6 MHz                           |
  83. | virtual Interrupts : present                              |
  84. | Coprocessor        : present                                                |
  85. | Internal bus width : 32 bit between processor and primary cache          |
  86. | External bus width : 32 bit between primary and secondary cache          |
  87. | DRAM page size     : 4 KByte                              |
  88. | MMU cache         : 64 entries 2-way set associative, 4KByte per entry     |
  89. | Primary cache      : 8 KByte 2-way set associative                  |
  90. | Secondary cache    : 256 KByte direct mapped                      |
  91. | Cache line size    : 16 Bytes                           |
  92. | Cache strategy     : write back, no dirty tag, dirty extra waits: 0.0 clocks|
  93. +-----------------------------------------------------------------------------+
  94.  
  95. These figures are quite selfexplanatory. Type and speed of the CPU are detected,
  96. the width of the data paths between CPU core and primary cache - typically
  97. located on the same chip as the CPU core - and between the core or primary
  98. cache and the secondary cache (if present) or main memory.
  99. The program next tries to determine the effective page size, if page mode is
  100. implemented by the chip set. The following 3 lines show information about the
  101. address translation lookaside buffer (MMU cache), the primary and secondary
  102. cache. Size and associativity are checked, the length of a cache line is
  103. determined and the strategy used by the cache subsystem (write-through or write-
  104. back) is sensed.
  105.  
  106. +-----------------------------------------------------------------------------+
  107. |      Data flow and bus performance memory                      |
  108. |                                          |
  109. | --  Memory -> CPU  ---------                              |
  110. | Maximum 8K FETCH (Hits)     :    7.7µs (   769c) ->1053.4MB/s ( 0.09c/Byte) |
  111. |      8K FETCH (Miss+Hit) :   27.6µs (  2749c) -> 294.8MB/s ( 0.34c/Byte) |
  112. | Minimum 8K FETCH (Misses)   :   54.9µs (  5470c) -> 148.1MB/s ( 0.67c/Byte) |
  113. | Maximum 4K LODSD (Hits)     :   30.9µs (  3080c) -> 132.5MB/s ( 0.75c/Byte) |
  114. |      4K LODSD (Miss+Hit) :   43.9µs (  4371c) ->  93.3MB/s ( 1.07c/Byte) |
  115. | Minimum 4K LODSD (Misses)   :   67.7µs (  6741c) ->  60.5MB/s ( 1.65c/Byte) |
  116. | --  CPU -> Memory  ---------                              |
  117. | Maximum 4K STOSD (Hits)     :   10.8µs (  1079c) -> 378.2MB/s ( 0.26c/Byte) |
  118. | Minimum 4K STOSD (Misses)   :   45.8µs (  4561c) ->  89.4MB/s ( 1.11c/Byte) |
  119. | --  Memory -> Memory    ------                              |
  120. | Maximum 4K MOVSD (Hits)     :   10.6µs (  1051c) -> 388.0MB/s ( 0.26c/Byte) |
  121. |      4K MOVSD (Miss+Hit) :   63.3µs (  6301c) ->  64.7MB/s ( 1.54c/Byte) |
  122. |      4K MOVSD (Clean)    :   86.5µs (  8616c) ->  47.3MB/s ( 2.10c/Byte) |
  123. | Minimum 4K MOVSD (Misses)   :  112.2µs ( 11178c) ->  36.5MB/s ( 2.73c/Byte) |
  124. +-----------------------------------------------------------------------------+
  125.  
  126. These are the performance figures of the CPU <--> memory data path.
  127.  
  128. There are four disciplines:
  129.  - opcode fetch
  130.  - data load
  131.  - data store
  132.  - data move.
  133.  
  134. Depending on the discipline several scenarios are tested (denoted in paren-
  135. theses):
  136.  - hits in all memory caches (hits)
  137.  - hit in secondary cache, but not in primary (miss+hit)
  138.  - hit with replace in clean secondary cache, no write back necessary (clean)
  139.  - hit with replace in dirty secondary cache, write back carried out (dirty)
  140.  - misses in all caches (misses)
  141.  
  142. The first (hits) should give maximum performance down to the last (misses) with
  143. minimum speed.
  144.  
  145. The test transfer size depends on the cache and page sizes. In the case above
  146. it is 4 or 8KByte.
  147.  
  148. There are four result columns:
  149.  - absolute time needed for one test of the mentioned size
  150.  - the same in CPU clock cycles
  151.  - the resulting transfer speed in MBytes per second
  152.  - the cost of the operation in cycles per Byte
  153.  
  154. +-----------------------------------------------------------------------------+
  155. | VIO info    : SVGA, 2 MByte video memory                      |
  156. | Device info : manufacturer S3, chip set 86C968, 2 MByte video memory          |
  157. | Screen      : 1280x1024x256                                                 |
  158. | Aperture    : 64 KByte @ 0x000A0000                          |
  159. | Bus width   : 32 bit between CPU and video memory                           |
  160. +-----------------------------------------------------------------------------+
  161.  
  162. The information about the video system is queried from different parts of OS/2,
  163. so there may be different figures for the same item. That depends more or less
  164. on how careful the developer of the video drivers did the job...
  165.  
  166. +-----------------------------------------------------------------------------+
  167. |      Data flow and bus performance video                      |
  168. |                                          |
  169. | --  Video -> CPU  ----------                              |
  170. |      4K LODSD          :  567.1µs ( 56476T) ->    7.2MB/s (13.79T/Byte) |
  171. | --  CPU -> Video  ----------                              |
  172. |      4K STOSD          :   48.4µs (  4823T) ->  84.6MB/s ( 1.18T/Byte) |
  173. | --  Memory -> Video  -------                              |
  174. | Maximum 4K MOVSD (Hits)     :   48.6µs (  4836T) ->  84.4MB/s ( 1.18T/Byte) |
  175. |      4K MOVSD (Miss+Hit) :   63.3µs (  6304T) ->  64.7MB/s ( 1.54T/Byte) |
  176. | Minimum 4K MOVSD (Misses)   :   86.6µs (  8625T) ->  47.3MB/s ( 2.11T/Byte) |
  177. | --  Video -> Memory  -------                              |
  178. |      4K MOVSD          :  603.4µs ( 60093T) ->    6.8MB/s (14.67T/Byte) |
  179. | --  Video -> Video  --------                              |
  180. |      4K MOVSD          :  941.9µs ( 93813T) ->    4.3MB/s (22.90T/Byte) |
  181. +-----------------------------------------------------------------------------+
  182.  
  183. This is the same as above, obviously the discipline opcode fetch is left out,
  184. but there are more transfer data paths.
  185.  
  186. The figures for data store and move from primary cache into video memory are
  187. more or less senseless on local bus systems and coprocessed video cards, but
  188. give at least an idea how careful these buses are implemented.
  189.  
  190. I don't comment the actual figures, because each - and most probably your -
  191. system is different. Compare yourself, I only say this system is a fast one in
  192. its category...
  193.  
  194.  
  195. 4. How do I start this program ?
  196.  
  197. That's easy: go to a command line and type
  198.  
  199. DFB [options]
  200.  
  201. The following options are currently implemented:
  202.  
  203.   /NOV[ideo] : suppress video testing
  204.   /CC:number : set country code to number, default is from CONFIG.SYS
  205.           49 : Germany       (deutsch)
  206.       39 : Italy         (italiano)  [DFBITA.MSG required]
  207.         else : international (english)
  208.   /MORE      : stops output after each section to ease reading
  209.   /DMP         : dump test values to stderr
  210.                may be redirected to file via 'DFB /DMP [...] 2>filename'
  211.  
  212. Options are not case sensitive !
  213.  
  214. The commands 'help DFB0000' or 'DFB /?' will give you the same information about
  215. the usage of the latest version of DFB.
  216.  
  217. If you start DFB in a full screen session, video testing will be left out,
  218. since there is no video aperture available. Better use a windowed OS/2 box.
  219.  
  220. To access memory and video for testing, the device driver SSMDD.SYS must be
  221. loaded. It is part of MMPM/2 and included in the distribution of DFB also. Be
  222. sure, the statement
  223.  
  224. DEVICE=[path]\SSMDD.SYS
  225.  
  226. is in your config.sys file. DFB will tell you if it is not. In this case, only
  227. a small part of the DFB functionality is available (basic CPU type checking).
  228.  
  229. If you create a minimum boot disk with floppy support only, there is enough
  230. room left to put SSMDD.SYS and DFB.EXE onto it too. So you may enter your
  231. favourite computer shop and check out the different machines offered by a mere
  232. boot from this floppy disk.
  233.  
  234.  
  235. 5. Is there danger to use this program ?
  236.  
  237. Yes, there is !
  238.  
  239. First, I am human so I am error prone :-)
  240.  
  241. Second, DFB goes to the bones of your computer. Therefore I don't guarantee that
  242. it will interact with any running program or any active device in a totally
  243. harmless manner. If you plan to start DFB, I recommend to stop any other running
  244. user process and wait until all sensitive devices are idle. That is not a must
  245. but reduces any risks (I run DFB in parallel to my communications software,
  246. active CD-ROM and active audio system).
  247.  
  248.  
  249. 6. A whish of the author
  250.  
  251. Since I have access only to Intel machines, I would appreciate if you run the
  252. tests using the dump option and drop me an email with a description of your
  253. system and the resulting dump output. If you can't reach me through Internet or
  254. Fidonet you may send your message to Compuserve 100275,3253. I am interested in
  255. any AMD(the new SL-types only!)/IBM/UMC/CYRIX/TI CPU and the brand new P24,
  256. P55, P6, M1 and what else may come.
  257. Everybody who provides me new information may consider him/herself as a
  258. registered user of a forthcoming shareware version (if there will be one...)
  259.  
  260. ---
  261.