home *** CD-ROM | disk | FTP | other *** search
/ OS/2 Shareware BBS: OtherApp / OtherApp.zip / ioc.zip / FAXOUT / 486-50.TXT < prev    next >
Text File  |  1993-07-21  |  2KB  |  45 lines
  1.                               486-50 SPECS
  2.  
  3.         MODEL NUMBER: MD4-5061
  4.          DESCRIPTION: 486DX-50 main board
  5.       IDENTIFICATION: "30-000232-01" or "486IB-B-5-0"
  6.                 SIZE: Baby AT (8.6 x 13 in.)
  7.              CHIPSET: SIS
  8.                 BIOS: AMI
  9.               MEMORY: 1/2/4/8/16/32MB SIMM RAM (70ns) (no size mixing)
  10.                CACHE: 64KB  = eight 8Kx8 SRAMs (25ns)
  11.                       128KB = four 32Kx8
  12.                       256KB = eight 32Kx8*
  13.      CACHE ALGORITHM: Write-back or write-through direct-mapped
  14.                SLOTS: Eight 16-bit
  15.          PERFORMANCE: Landmark V1.14 = 227.7, Power Meter V1.7 = 22.3
  16.        COMPATIBILITY: IBM PC/AT
  17.              BATTERY: Discrete
  18. SUPPORTED PROCESSORS: 486DX-33/50 (33,50MHz osc), 486SX-20/25
  19.              SOCKETS: Weitek 4167 math coprocessor
  20.  RAM BANK 0 LOCATION: Innermost 4 sockets
  21.              MADE IN: Taiwan
  22.  
  23. J1: External battery connector
  24. JP2: 1-2 = 8042 clock selectable by BIOS; 2-3 = 7.159MHz 8042 clock
  25. JP3: 1-2 = normal; 2-3 (temporary) = CMOS clear
  26. CPU type-----JP5----JP6----JP7
  27.     486DX    1-2    1-2    short
  28.     486SX    2-3    2-3    open
  29.     487SX    1-2    2-3    short
  30. JP8: 1-2 = internal power good signal*; 2-3 = external (from power supply)
  31. Cache size-----JP9----JP10---JP11---JP12---JP13---JP14---JP15
  32.     64KB       1-2    2-3    1-2    1-2    1-2    1-2    1-2
  33.     128KB      2-3    1-2    1-2    2-3    1-2    2-3    1-2
  34.     256KB      2-3    2-3    2-3    2-3    2-3    2-3    2-3
  35. JP16: 1-2 = 486DX-33/50 or 486SX-25; 2-3 = 486SX-20
  36. Color/mono: Short = CGA; open = mono (EGA/VGA: doesn't matter)
  37. Turbo switch: Short = high speed or keyboard control; open = low speed
  38.  
  39. NOTES:
  40. 1) For 50MHz, set advanced chipset setup as follows (pp 3-14 & 3-15):
  41.     DRAM speed option          = slowest
  42.     Cache write cycle option   = 3T
  43.     Cache read cycle option    = 2T
  44.     Bus clock frequency select = 1/6 ACLK
  45.