home *** CD-ROM | disk | FTP | other *** search
/ OS/2 Shareware BBS: 11 Util / 11-Util.zip / pcicf119.zip / 80867113.PCI < prev    next >
Text File  |  1998-01-02  |  9KB  |  267 lines
  1. %! Detailed register description file for PCICFG.EXE by Ralf Brown
  2. %!
  3. %! Filename 80867113.PCI = Vendor 8086h, Device 7113h
  4. %!    Intel 82731AB PIIX4 Power Management Controller
  5. %! Last Edit 31 Dec 1997 by Andy Sawyer
  6. %!
  7. %! Reference : Intel document 29056201.PDF
  8. %! "82371AB PCI-TO-ISA/IDE XCELERATOR (PIIX4)"
  9. %!
  10. %! See also : 80867110.PCI,80867111.PCI,80867113.PCI
  11. %!
  12.  
  13. !begin
  14. Intel 82371AB PIIX4 Power Management Controller in detail:     [by Andy Sawyer]
  15.  
  16.   Power Management I/O Space is %[80:0]ed, Base Address is %[40:15-6<6]4x
  17.  
  18.   Count A/B
  19.     Fast Burst Timer Count            %[48:4-0]d
  20.     Slow Burst Timer Count:           %[44:31-28]d
  21.     Bus Master Timer Count:           %[48:22-18]d
  22.     Software Idle Timer Count:        %[44:11-8]d
  23.     Idle Timer Count A:               %[44:3-0]d
  24.     Idle Timer Count B:               %[44:16-12]d
  25.     Idle Timer Count C:               %[44:21-17]d
  26.     Idle Timer Count D:               %[44:27-23]d
  27.     Device  0 Idle Timer Resolution:  %[44:4]|8 seconds;1 second|
  28.     Device  1 Idle Timer Resolution:  %[44:5]|8 seconds;1 second|
  29.     Device  2 Idle Timer Resolution:  %[44:6]|8 seconds;1 second|
  30.     Device  3 Idle Timer Resolution:  %[44:7]|8 seconds;1 ms|
  31.     Device  8 Idle Timer Resolution:  %[48:15]|1 second;1 ms|
  32.     Device 11 Idle Timer Resolution:  %[44:22]|1 second;1 minute|
  33.     Video Status:                     %[48:24]d
  34.     ZZ Enable                         %[48:14]ed
  35.     Thermal Duty Cycle                %[48:11-13](DutyCycle)
  36.     Processor PLL Lock Count          %[48:10-6]d
  37.     Processor PLL Lock Resolution     %[48:5]|1 ms;1 microsecond|
  38.  
  39.   General Purpose Input Control
  40.     Device 13 GPI is %[4C:12]ed - asserted %[4C:25](HiLo), %[4C:27](LE) sensitive
  41.     Device 12 GPI is %[4C:11]ed - asserted %[4C:24](HiLo), %[4C:26](LE) sensitive
  42.     Device 11 GPI is %[4C:10]ed - asserted %[4C:23](HiLo)
  43.     Device 10 GPI is %[4C:9]ed - asserted %[4C:22](HiLo)
  44.     Device  9 GPI is %[4C:8]ed - asserted %[4C:21](HiLo)
  45.     Device  8 GPI is %[4C:7]ed - asserted %[4C:20](HiLo)
  46.     Device  7 GPI is %[4C:6]ed - asserted %[4C:19](HiLo)
  47.     Device  6 GPI is %[4C:5]ed - asserted %[4C:18](HiLo)
  48.     Device  5 GPI is %[4C:4]ed - asserted %[4C:17](HiLo)
  49.     Device  4 GPI is %[4C:3]ed - asserted %[4C:16](HiLo)
  50.     Device  3 GPI is %[4C:2]ed - asserted %[4C:15](HiLo)
  51.     Device  2 GPI is %[4C:1]ed - asserted %[4C:14](HiLo)
  52.     Device  1 GPI is %[4C:0]ed - asserted %[4C:13](HiLo)
  53.  
  54.   Device Activity A
  55.     Device 1 event reloads %[54:28]|slow;fast| burst timer
  56.     Device 2 event reloads %[54:29]|slow;fast| burst timer
  57.     Device 3 event reloads %[54:30]|slow;fast| burst timer
  58.     Device 5 event reloads %[54:31]|slow;fast| burst timer
  59.  
  60.     Device  0 Burst Timer Reload %[54:14]ed, Global Timer Reload %[54:0]ed
  61.     Device  1 Burst Timer Reload %[54:15]ed, Global Timer Reload %[54:1]ed
  62.     Device  2 Burst Timer Reload %[54:16]ed, Global Timer Reload %[54:2]ed
  63.     Device  3 Burst Timer Reload %[54:17]ed, Global Timer Reload %[54:3]ed
  64.     Device  4 Burst Timer Reload %[54:18]ed, Global Timer Reload %[54:4]ed
  65.     Device  5 Burst Timer Reload %[54:19]ed, Global Timer Reload %[54:5]ed
  66.     Device  6 Burst Timer Reload %[54:20]ed, Global Timer Reload %[54:6]ed
  67.     Device  7 Burst Timer Reload %[54:21]ed, Global Timer Reload %[54:7]ed
  68.     Device  8 Burst Timer Reload %[54:22]ed, Global Timer Reload %[54:8]ed
  69.     Device  9 Burst Timer Reload %[54:23]ed, Global Timer Reload %[54:9]ed
  70.     Device 10 Burst Timer Reload %[54:24]ed, Global Timer Reload %[54:10]ed
  71.     Device 11 Burst Timer Reload %[54:25]ed, Global Timer Reload %[54:11]ed
  72.     Device 12 Burst Timer Reload %[54:26]ed, Global Timer Reload %[54:12]ed
  73.     Device 13 Burst Timer Reload %[54:27]ed, Global Timer Reload %[54:13]ed
  74.  
  75.   Device Activity B
  76.     SMI# Generation on APMC Read                %[58:25]ed
  77.     Video detect generates reload on Device 11  %[58:24]ed
  78.     Percentage Bus Utilisation Threshold        %[58:23-16]d
  79.     Bus Utilisation Threshold                   %[58:15-8]d
  80.     IRQ Global Reload event                     %[58:6]ed
  81.     IRQ Clock event                             %[58:1]ed
  82.     IRQ0 Clock event                            %[58:0]ed
  83.     IRQ8 Clock event                            %[58:5]ed
  84.     PME Clock event                             %[58:4]ed
  85.     Keyboard/Mouse global read event            %[58:2]ed
  86.  
  87.   Device Resources
  88.     LPT DMA Select                    %[50:21-22](LPTDMA)
  89.     LPT Port Enable                   %[50:18]ed
  90.     LPT DMA Monitor Enable            %[50:17]ed
  91.     LPT Decode Select                         %[60:26-25](LPTDecode)
  92.  
  93.     Serial Port B Monitor Enable      %[50:16]ed
  94.     Serial Port A Monitor Enable      %[50:14]ed
  95.  
  96.     FDC Monitor Enable                %[50:12]ed
  97.     FDC DMA Monitor Enable            %[50:11]ed
  98.     FDC Decode Select                         %[60:28](FDCDecode)
  99.  
  100.     DACK7 Enable                      %[50:5]ed
  101.     DACK6 Enable                      %[50:4]ed
  102.     DACK5 Enable                      %[50:3]ed
  103.     DACK3 Enable                      %[50:2]ed
  104.     DACK1 Enable                      %[50:1]ed
  105.     DACK0 Enable                      %[50:0]ed
  106.  
  107.     Graphics A/B Segment Enable               %[5C:27]ed
  108.     Graphics I/O Enable                       %[5C:26]ed
  109.     Linear Frame Buffer Decode Enable         %[5C:24]ed
  110.        Base Address: %[5C:21-10<20]8x Decode Mask: %[5C:23-22<20]8x
  111.  
  112.     SoundBlaster EIO Enable                   %[5C:25]ed
  113.     SoundBlaster 8/16-bit Decode Enable       %[5C:3]ed
  114.     SoundBlaster Decode Select                %[5C:6-5](SBDecode)
  115.  
  116.     Microsoft Sound System EIO Enable         %[60:24]ed
  117.     Microsoft Sound System Decode enable      %[5C:7]ed
  118.     Microsoft Sound System Decode Select      %[5C:9-8](MSSDecode)
  119.  
  120.     MIDI EIO enable                           %[60:20]ed
  121.     MIDI Enable                               %[5C:0]ed
  122.     MIDI Decode Select                        %[5C:2-1](MIDIDecode)
  123.  
  124.     Game Port enable                          %[5C:4]ed
  125.     Game Port EIO enable                      %[60:31]ed
  126.  
  127.     Keyboard EIO enable                       %[60:30]ed
  128.     Serial Port B Decode Select               %[64:30-28](COMDecode)
  129.     Serial Port A Decode Select               %[64:26-24](COMDecode)
  130.     Device  5 EIO enable                      %[60:29]ed
  131.     Device  6 EIO Enable                      %[64:27]ed
  132.     Device  7 EIO Enable                      %[64:31]ed
  133.     Device  8 EIO Enable                      %[5C:31]ed
  134.     Device  9 EIO enable                      %[60:22]ed
  135.     Device  9 Generic Decode Chip Select      %[60:23]ed
  136.     Device  9 Generic Decode Monitor Enable   %[60:21]ed
  137.     Device  9 Generic Decode Mask             %[60:19-16]4x
  138.     Device  9 Generic Decode Base Address     %[60:15-0]4x
  139.     Device 10 EIO Enable                      %[64:22]ed
  140.     Device 10 Generic Decode Chip Select      %[64:23]ed
  141.     Device 10 Generic Decode Monitor Enable   %[64:21]ed
  142.     Device 10 Generic Decode Mask             %[64:19-16]4x
  143.     Device 10 Generic Decode Base Address     %[64:15-0]4x
  144.     Device 11 EIO Enable                      %[5C:28]ed
  145.     Device 11 IRQ12 (Mouse) Enable            %[50:20]ed
  146.     Device 11 IRQ1 (Keyboard) Enable          %[50:19]ed
  147.     Device 12 EIO Enable                      %[5C:29]ed
  148.     Device 13 EIO Enable                      %[5C:30]ed
  149.  
  150.  Device 12 I/O Monitor  %[68:20]ed
  151.       Base Address: %[68:15-0]4x Decode Mask : %[68:19-16]4x
  152.  
  153.  Device 12 Memory Monitor %[6C:7]ed
  154.       Base Address: %[6C:31-15<15]8x Decode Mask : %[6C:6-0<15]8x
  155.  
  156.  Device 13 I/O Monitor %[70:20]ed
  157.       Base Address: %[70:15-0]4x Decode Mask : %[70:19-16]4x
  158.  
  159.  Device 13 Memory Monitor %[74:7]ed
  160.       Base Address: %[74:31-15<15]8x Decode Mask : %[74:6-0<15]8x
  161.  
  162.  Generic I/O Montior 0 %[78:20]ed
  163.       Base Address: %[78:15-0]4x Decode Mask : %[78:19-16]4x
  164.  
  165.  Generic I/O Monitor 1 %[7C:20]ed
  166.       Base Address: %[7C:15-0]4x Decode Mask : %[7C:19-16]4x
  167.  
  168.  
  169.  SMBUS Configuration
  170.    Revision ID:                 %[D6]2x
  171.    Base Address:                %[90:15-4<4]4x
  172.    Interrupt Select:            %[D2:3-1](SMBInt)
  173.    Controller Host Interface:   %[D2:0]ed
  174.    Slave Command:               %[D3]2x
  175.    Slave Shadow Port 1 Address: %[D4:7-1]2x  R/W: %[D4:0]|Write;Read|  (**CHECK THIS**)
  176.    Slave Shadow Port 2 Address: %[D5:7-1]2x  R/W: %[D5:0]|Write;Read|  (**CHECK THIS**)
  177.  
  178. !end
  179.  
  180.  
  181. !enum DutyCycle
  182. Reserved
  183. 12.5%
  184. 25%
  185. 37.5%
  186. 50%
  187. 62.5%
  188. 75%
  189. 87.5%
  190. !end
  191.  
  192. !enum HiLo
  193. high
  194. low
  195. !end
  196.  
  197. !enum LE
  198. level
  199. edge
  200. !end
  201.  
  202. !enum MSSDecode
  203. 530h-537h
  204. 604h-60Bh
  205. E80h-E87h
  206. F40h-F47h
  207. !end
  208.  
  209. !enum SBDecode
  210. 220-22Fh, 230-233h
  211. 240-24Fh, 250-253h
  212. 260-26Fh, 270-273h
  213. 280-28Fh, 290-293h
  214. !end
  215.  
  216. !enum MIDIDecode
  217. 300-303h
  218. 310-313h
  219. 320-323h
  220. 330-333h
  221. !end
  222.  
  223. !enum FDCDecode
  224. Primary (3F0h-3F5h,3F7h)
  225. Secondary (370h-375h,377h)
  226. !end
  227.  
  228. !enum LPTDMA
  229. DACK0
  230. DACK1
  231. DACK3
  232. Reserved
  233. !end
  234.  
  235. !enum LPTDecode
  236. 3BCh-3BFh, 7BCh-7BEh
  237. 378h-37Fh, 778h-77Ah
  238. 278h-27Fh, 678h-67Ah
  239. Reserved
  240. !end
  241.  
  242.  
  243. !enum COMDecode
  244. 3F8h-3FFh (COM1)
  245. 2F8h-2FFh (COM2)
  246. 220h-227h
  247. 228h-22Fh
  248. 238h-23Fh
  249. 2E8h-2EFh (COM4)
  250. 338h-33Fh
  251. 3E8h-3EFh (COM3)
  252. !end
  253.  
  254. !enum SMBInt
  255. SMI#
  256. Reserved
  257. Reserved
  258. Reserved
  259. IRQ9
  260. Reserved
  261. Reserved
  262. Reserved
  263. !end
  264.  
  265. %! end of file
  266.  
  267.