home *** CD-ROM | disk | FTP | other *** search
/ OS/2 Shareware BBS: 11 Util / 11-Util.zip / pcicf119.zip / 80867111.PCI < prev    next >
Text File  |  1998-01-02  |  3KB  |  84 lines
  1. %! Detailed register description file for PCICFG.EXE by Ralf Brown
  2. %!
  3. %! Filename 80867111.PCI = Vendor 8086h, Device 7111h
  4. %!    Intel 82731AB PIIX4 Ultra DMA/33 IDE Controller
  5. %! Last Edit 31 Dec 1997 by Andy Sawyer
  6. %!
  7. %! Reference : Intel document 29056201.PDF
  8. %! "82371AB PCI-TO-ISA/IDE XCELERATOR (PIIX4)"
  9. %!
  10. %! See also : 80867110.PCI,80867112.PCI,80867113.PCI
  11. %!
  12. %! Note, the entry listed below as "Fast Timing" is rather confusingly
  13. %! described by intel as "DMA Timing Enable Only", although it doesn't
  14. %! actually affect the timing for DMA operations...
  15. %!
  16.  
  17. !begin
  18. Intel 82371AB PIIX4 IDE Controller registers in detail:        [by Andy Sawyer]
  19.  IDE Timing Modes
  20.   Primary Channel                     %[40:15]ed
  21.     Slave Timing Register             %[40:14]ed
  22.     IORDY Sample Point                %[40:13-12]{5432} clocks after DIOx#
  23.     Recovery Time after IORDY         %[40:9-8]{4321} clock(s)
  24.     Drive 0:
  25.       Fast Timing                     %[40:3](FastTiming)
  26.       Prefetch and Posting            %[40:2]ed
  27.       IORDY Sample Point Drive Select %[40:1]ed
  28.       Fast Timing Bank Drive Select   %[40:0]ed
  29.     Drive 1:
  30.       Fast timing                     %[40:7](FastTiming)
  31.       Prefetch and Posting            %[40:6]ed
  32.       IORDY Sample Point Drive Select %[40:5]ed
  33.       Fast Timing Bank Drive Select   %[40:4]ed
  34.  
  35.   Secondary Channel                   %[42:15]ed
  36.     Slave Timing Register             %[42:14]ed
  37.     IORDY Sample Point                %[42:13-12]{5432} clocks after DIOx#
  38.     Recovery Time after IORDY         %[42:9-8]{4321} clock(s)
  39.     Drive 0:
  40.       Fast timing                     %[42:3](FastTiming)
  41.       Prefetch and Posting            %[42:2]ed
  42.       IORDY Sample Point Drive Select %[42:1]ed
  43.       Fast Timing Bank Drive Select   %[42:0]ed
  44.     Drive 1:
  45.       Fast timing                     %[42:7](FastTiming)
  46.       Prefetch and Posting            %[42:6]ed
  47.       IORDY Sample Point Drive Select %[42:5]ed
  48.       Fast Timing Bank Drive Select   %[42:4]ed
  49.  
  50.  Slave IDE Timing Register
  51.    Primary Drive 1:
  52.      IORDY Sample Point               %[44:3-2]{5432} clocks after DIOx#
  53.      Recovery Time                    %[44:1-0]{4321} clock(s)
  54.    Secondary Drive 1:
  55.      IORDY Sample Point               %[44:7-6]{5432} clocks after DIOx#
  56.      Recovery Time                    %[44:5-4]{4321} clock(s)
  57.  
  58.  Ultra DMA/33 Control Register
  59.    Primary Drive 0 UDMA               %[48:0]ed
  60.    Primary Drive 1 UDMA               %[48:1]ed
  61.    Secondary Drive 0 UDMA             %[48:2]ed
  62.    Secondary Drive 1 UDMA             %[48:3]ed
  63.  
  64.  Ultra DMA/33 Timing Register
  65.    Primary Drive 0 Cycle Time         %[4A:1-0](UDMATiming)
  66.    Primary Drive 1 Cycle Time         %[4A:5-4](UDMATiming)
  67.    Secondary Drive 0 Cycle Time       %[4A:9-8](UDMATiming)
  68.    Secondary Drive 1 Cycle Time       %[4A:13-12](UDMATiming)
  69. !end
  70.  
  71. !enum FastTiming
  72. DMA & PIO Modes
  73. DMA mode only
  74. !end
  75.  
  76. !enum UDMATiming
  77. 4/6
  78. 3/5
  79. 2/4
  80. Reserved
  81. !end
  82.  
  83. %! end of file
  84.