home *** CD-ROM | disk | FTP | other *** search
/ OS/2 Shareware BBS: 8 Other / 08-Other.zip / e52os2m.exe / neweccg.hlp (.txt) < prev    next >
OS/2 Help File  |  1998-05-27  |  7KB  |  187 lines
  1.  
  2. ΓòÉΓòÉΓòÉ 1. ECC Memory Setup ΓòÉΓòÉΓòÉ
  3.  
  4. The ECC Memory Setup service allows you to modify settings in the ECC 
  5. configuration of supported memory subsystems.  The particular options that are 
  6. available will vary according to the controller on a given system.  Some of the 
  7. options that might be available are as follows: 
  8.  
  9.    o  Single Bit Error Scrubbing 
  10.  
  11.    o  Single Bit Error Counting 
  12.  
  13.    o  Single Bit Error Count 
  14.  
  15.    o  Single Bit Error Thresholding 
  16.  
  17.    o  Single Bit Error Threshold 
  18.  
  19.    o  Last Single Bit Error Address 
  20.  
  21.    o  Single Bit Error Reporting 
  22.  
  23.    o  Single Bit Error Correcting 
  24.  
  25.    o  Multiple Bit Error Reporting 
  26.  
  27.    o  Last Correctable Error Address 
  28.  
  29.    o  Last Uncorrectable Error Address 
  30.  
  31.    o  Last logged single bit ECC error 
  32.  
  33.    o  Last logged multiple bit ECC error 
  34.  
  35.    o  Last logged parity error 
  36.  
  37.  
  38. ΓòÉΓòÉΓòÉ 2. Memory Properties ΓòÉΓòÉΓòÉ
  39.  
  40. The memory properties that can be edited by the ECC Memory Setup service are 
  41. system specific. The choices that are valid for the system being accessed 
  42. appear in the Memory Properties list box. Selecting the property to view or 
  43. edit will bring up additional information on the right half of the dialog box. 
  44.  
  45.  
  46. ΓòÉΓòÉΓòÉ 3. Memory Property Checkbox ΓòÉΓòÉΓòÉ
  47.  
  48. This checkbox allows a "toggle" type property to be enabled or disabled. 
  49.  
  50.  
  51. ΓòÉΓòÉΓòÉ 4. Memory Property Entry Field ΓòÉΓòÉΓòÉ
  52.  
  53. This entry field allows you to enter a number for a numeric property. 
  54.  
  55.  
  56. ΓòÉΓòÉΓòÉ 5. Memory Property Spin Button ΓòÉΓòÉΓòÉ
  57.  
  58. This spin button allows you to select a state from a list of choices. 
  59.  
  60.  
  61. ΓòÉΓòÉΓòÉ 6. Alert Notify Checkbox ΓòÉΓòÉΓòÉ
  62.  
  63. If this checkbox is checked, any change in the state of this property that was 
  64. not initiated by a user will send an alert to this machine.  For example, a 
  65. user changing the Single Bit Error Count will not trigger this alert, but a 
  66. change in the error count stored in the hardware will trigger it. 
  67.  
  68.  
  69. ΓòÉΓòÉΓòÉ 7. Alert Local Notify Checkbox ΓòÉΓòÉΓòÉ
  70.  
  71. If this checkbox is checked, any change in the state of this property that was 
  72. not initiated by a user will send an alert to the remote machine.  For example, 
  73. a user changing the Single Bit Error Count will not trigger this alert, but a 
  74. change in the error count stored in the hardware will trigger it.  This 
  75. checkbox will only be visible on a manager machine accessing a remote client. 
  76.  
  77.  
  78. ΓòÉΓòÉΓòÉ 8. Save ΓòÉΓòÉΓòÉ
  79.  
  80. This button will save any changes you have made to the system you are accessing 
  81. and apply the changes to the memory controller of that system. 
  82.  
  83.  
  84. ΓòÉΓòÉΓòÉ 9. Reset ΓòÉΓòÉΓòÉ
  85.  
  86. This button will clear all changes made to the ECC memory properties since the 
  87. last save. 
  88.  
  89.  
  90. ΓòÉΓòÉΓòÉ 10. Exit ΓòÉΓòÉΓòÉ
  91.  
  92. This button exits the ECC Memory Setup service.  If changes have been made and 
  93. not saved, a prompt will pop up verifying that the changes should be discarded. 
  94.  
  95.  
  96. ΓòÉΓòÉΓòÉ 11. Single Bit Error Scrubbing ΓòÉΓòÉΓòÉ
  97.  
  98. This property is a "toggle" to enable or disable error scrubbing.  If it is 
  99. enabled, erroneous bits will be corrected in the memory as the errors occur. 
  100. This may cause a slight performance penalty on some systems. 
  101.  
  102.  
  103. ΓòÉΓòÉΓòÉ 12. Single Bit Error Counting ΓòÉΓòÉΓòÉ
  104.  
  105. This property is a "toggle" to enable or disable error counting.  If it is 
  106. enabled, the memory controller will keep track of the number of single bit 
  107. errors received. 
  108.  
  109.  
  110. ΓòÉΓòÉΓòÉ 13. Single Bit Error Count ΓòÉΓòÉΓòÉ
  111.  
  112. If Single Bit Error Counting is enabled, this field will be the current number 
  113. of single bit errors received.  This field may or may not be editable, 
  114. depending on the system. 
  115.  
  116.  
  117. ΓòÉΓòÉΓòÉ 14. Single Bit Error Thresholding ΓòÉΓòÉΓòÉ
  118.  
  119. This property is a "toggle" to enable or disable error thresholding.  It 
  120. requires counting to be enabled.  If thresholding is enabled, when the error 
  121. count reaches a given threshold, the memory controller will generate an NMI. 
  122.  
  123.  
  124. ΓòÉΓòÉΓòÉ 15. Single Bit Error Threshold ΓòÉΓòÉΓòÉ
  125.  
  126. If thresholding is enabled, when the error count reaches this threshold, the 
  127. memory controller will generate an NMI. 
  128.  
  129.  
  130. ΓòÉΓòÉΓòÉ 16. Last Single Bit Error Address ΓòÉΓòÉΓòÉ
  131.  
  132. This is the address in physical memory of the last detected single bit error. 
  133.  
  134.  
  135. ΓòÉΓòÉΓòÉ 17. Single Bit Error Reporting ΓòÉΓòÉΓòÉ
  136.  
  137. This property is a "toggle" to enable or disable single bit error reporting. 
  138. If it is enabled, the address of the last single bit error should be viewable 
  139. in the Last Correctable Error property. 
  140.  
  141.  
  142. ΓòÉΓòÉΓòÉ 18. Single Bit Error Correcting ΓòÉΓòÉΓòÉ
  143.  
  144. This property is a "toggle" to enable or disable single bit error correcting. 
  145. If it is enabled, erroneous bits when data is read from a bad area in memory. 
  146.  
  147.  
  148. ΓòÉΓòÉΓòÉ 19. Multiple Bit Error Reporting ΓòÉΓòÉΓòÉ
  149.  
  150. This property is a "toggle" to enable or disable multiple bit error reporting. 
  151. If it is enabled, the address of the last multiple bit error should be viewable 
  152. in the Last Uncorrectable Error property. 
  153.  
  154.  
  155. ΓòÉΓòÉΓòÉ 20. Last Correctable Error Address ΓòÉΓòÉΓòÉ
  156.  
  157. This is the address in physical memory of the last detected correctable error. 
  158.  
  159.  
  160. ΓòÉΓòÉΓòÉ 21. Last Uncorrectable Error Address ΓòÉΓòÉΓòÉ
  161.  
  162. This is the address in physical memory of the last detected uncorrectable 
  163. error. 
  164.  
  165.  
  166. ΓòÉΓòÉΓòÉ 22. Last logged single bit ECC error ΓòÉΓòÉΓòÉ
  167.  
  168. If there are any single bit ECC memory errors in the SMM log, the latest one 
  169. will be shown.  The format is 00xxyyzz, where xx is the bank the error occurred 
  170. in, yy is the interleave pair, and zz is the simm number within that pair.  SMM 
  171. error logging must be enabled in the BIOS for this feature to work. 
  172.  
  173.  
  174. ΓòÉΓòÉΓòÉ 23. Last logged multiple bit ECC error ΓòÉΓòÉΓòÉ
  175.  
  176. If there are any multiple bit ECC memory errors in the SMM log, the latest one 
  177. will be shown.  The format is 00xxyy00, where xx is the bank the error occurred 
  178. in and yy is the interleave pair.  SMM error logging must be enabled in the 
  179. BIOS for this feature to work. 
  180.  
  181.  
  182. ΓòÉΓòÉΓòÉ 24. Last logged parity error ΓòÉΓòÉΓòÉ
  183.  
  184. If there are any parity memory errors in the SMM log, the latest one will be 
  185. shown.  The format is 00xxyy00, where xx is the bank the error occurred in and 
  186. yy is the interleave pair.  SMM error logging must be enabled in the BIOS for 
  187. this feature to work.