home *** CD-ROM | disk | FTP | other *** search
/ Acorn User 4 / AUCD4.iso / acorn / documents / appnotes / 001-015 / 014c.arc / Text
Encoding:
Text File  |  1993-08-02  |  11.7 KB  |  328 lines
  1. -----------------------------------------------------------------------------
  2. 6th July 1992
  3. -----------------------------------------------------------------------------
  4. Support Group Application Note
  5. Number: 014
  6. Issue: 1
  7. Author:
  8. -----------------------------------------------------------------------------
  9.  
  10. Acorn Electron Cartridge Interface Specification
  11.  
  12. -----------------------------------------------------------------------------
  13. Applicable Hardware: Acorn Electron
  14.  
  15. Related Application Notes:
  16.  
  17.  
  18. -----------------------------------------------------------------------------
  19. Copyright (C) Acorn Computers Limited 1992
  20.  
  21. Every effort has been made to ensure that the information in this leaflet is 
  22. true and correct at the time of printing. However, the products described in
  23. this leaflet are subject to continuous development and improvements and
  24. Acorn Computers Limited reserves the right to change its specifications at
  25. any time. Acorn Computers Limited cannot accept liability for any loss or
  26. damage arising from the use of any information or particulars in this
  27. leaflet. ACORN, ECONET and ARCHIMEDES are trademarks of Acorn Computers
  28. Limited.
  29. -----------------------------------------------------------------------------
  30. Support Group
  31. Acorn Computers Limited
  32. Acorn House
  33. Vision Park
  34. Histon
  35. Cambridge       CB4 4AE
  36. -----------------------------------------------------------------------------
  37.  
  38. This specification details the characteristics of the Cartridge interface as
  39. fitted to the Acorn Electron and BBC Master 128 computers. 
  40.  
  41. The specification details the physical and electrical characteristics and
  42. software environment of the cartridges.
  43.  
  44.  
  45. 1.0  Terminology
  46.  
  47. CMOS  -  Complementary metal-oxide-silicon technology
  48.  
  49. CPU    - The microprocessor in the host computer
  50.  
  51. TTL    - Transistor/Transistor Logic
  52.  
  53. &      - As a number prefix means a hexadecimal number follows
  54.  
  55. n      - As a signal prefix means the signal is active low
  56.  
  57.  
  58. 2.1  Host Computer Connection
  59.  
  60. Cartridges plug into a 44 way gold plated edge connector arranged on each
  61. side of a 0.05 inch slot as 22 ways of 0.05" x 0.5" on 0.1" centres.  The
  62. connectors are parallel to the front of the computer with the front and rear
  63. facing sides designated 'B' and 'A' respectively.  Pin 1 of each side is on
  64. the far right.  This is shown in Diagram 1.
  65.  
  66. Cartridges are aligned and polarised by the case; they are plugged
  67. vertically into the host.  All cartridges constructed to the time of writing
  68. have the components mounted on the pcb 'A' side.
  69.  
  70.  
  71. 2.2  Pinout
  72.  
  73. The pins are described as seen from the cartridges; ie an input to the
  74. cartridge.
  75.  
  76. SIDE 'A'
  77.  
  78. 1   +5V - Power supply
  79.      This is the system logic supply rail.  No more than 150mA should be
  80. drawn by a cartridge in a fully configured Master 128 computer, ie with
  81. internal co-processor fitted.  No more than 50mA should be drawn by a
  82. cartridge fitted to the Electron.
  83.  
  84. 2   n0E - Output Enable : Input with CMOS levels 
  85.      This is an active low signal during the PH12 period of the system
  86. clock.  It is intended to switch on the output buffers of memory devices in
  87. cartridges.  It is not guaranteed to be high at other times.
  88.  
  89.      The front cartridge slot is allocated to system ROM positions 0 and 1.  The rear slot is allocated to positions 2 and 3.
  90.  
  91. 3   nRST - System Reset : Input with CMOS levels
  92.      This signal is active low during system reset.  It is not synchronised
  93. to any internal clock.
  94.  
  95. 4   CSRW - Chip Select / Read/Write : Input with CMOS levels
  96.      On the Electron:
  97.      This pin is the CPU read/write line.
  98.  
  99.      On the Master 128:
  100.      This pin changes function according to the memory region that the CPU
  101. is addressing.  During accesses to devices in the region &FC00 to &FEFF it
  102. is equivalent to the CPU read/write line during nPH12.  For all other
  103. accesses it is an active high chip select for memory devices.  It is not
  104. guaranteed to be low at other times.
  105.  
  106.      This approach is necessary for compatibility with the Electron.
  107.  
  108. 5   A8 - Address line 8 : Input with TTL levels
  109.  
  110. 6   A13 - Address line 13 : Input with TTL levels
  111.  
  112. 7   A12 - Address line 12 : Input with TTL levels
  113.  
  114. 8   PH12 - CPU clock : Input with CMOS levels
  115.      This input is the host computer PH12out.
  116.  
  117. 9   -5V - The negative supply voltage
  118.      No more than 20mA per cartridge should be drawn from this supply.
  119.  
  120. 10  CSYNC/MADET
  121.       On the Electron:
  122.       This is a "no connect" on the Electron.
  123.  
  124.       On the Master 128:
  125.       This pin has two functions dependant on the position of a link in the host computer:-
  126.  
  127.       E/nB:  this is the default function.  It allows hardware in cartridges
  128. to  "know" which into which type of computer it is plugged.  It is a direct
  129. connection to+0V in the Master 128 and a floating node in the Electron.
  130.  
  131.       CSYNC - Composite Synchronisation:  Input with TTL levels
  132.       The system composite vertical and horizontal synchronisation is made
  133. available.  It is intended to be used in genlock applications.  
  134.  
  135. 11  RNW/READY
  136.       This has different functions on the Electron and the Master 128.
  137.  
  138.       On the Electron:
  139.       READY - CPU wait state control : Open collector output
  140.       When driven low, this line will cause the CPU to extend its cycle
  141. until READY is released.  This will only work on Electrons with CMOS CPUs. 
  142. With NMOS CPUs it will only work on read cycles.
  143.  
  144.       On the Master 128:
  145.       R/W - Data Direction Control : Input with TTL levels
  146.      This is the system data buffer direction control.  If low, cartridges
  147. are being written to; if high and selected they may drive the bus during
  148. PH12.
  149.  
  150. 12  nNMI - Non maskable interrupt : Open collector output
  151.       This signal is connected to the system NMI line.  It is active low.
  152.  
  153. 13  nIRQ - Interrupt request : Open collector output
  154.       This signal is connected to the system IRQ line.  It is active low.
  155.  
  156. 14  nINFC - Internal Page &FC : Memory active decode input : TTL active low
  157.       When bit IFJ is set in the Master 128 ACCCON register, all accesses to
  158. the address range &FC00 to
  159.       &FCFF will cause this select to become active.  The ACCCON access is
  160. not applicable to the Electron.
  161.  
  162. 15  nINFD - Internal page &FD : Memory active decode input : TTL active low
  163.       When bit IFJ is set in the Master 128 ACCCON register, all accesses to
  164. the address range &FD00 to
  165.       &FDFF will cause this select to become active.  The ACCCON access is
  166. not applicable to the Electron.
  167.  
  168. 16  ROMQA - Memory paging select : Input with TTL levels
  169.       This is the least significant bit of the ROM select latch located at
  170. &FE30 in the Master 128 and at &FE05 in the Electron.
  171.  
  172. 17  Clock
  173.       This  connection has different uses in the Electron and Master 128:
  174.  
  175.       In the Electron:
  176.       Clock is a 16MHz input with TTL levels.
  177.  
  178.       In the Master 128:
  179.       Clock is a strap selectable function:
  180.       a)  16MHz input with TTL levels.
  181.       b)  8 MHz input with TTL levels.
  182.       The functions are selected by links on the host computer.  The user
  183. should ensure that the links are 
  184.       correct for a given application and that proper termination is
  185. provided.
  186.  
  187. 18  nROMSTB/nCRTCRST
  188.       This has different functions on the Electron and Master 128:
  189.  
  190.       On the Electron:
  191.       nROMSTB is an active low input using TTL levels which selects the
  192. location &FC73.  This is intended to be used as a paging register.
  193.  
  194.       On the Master 128:
  195.       nCRTCRST is an active low output signal meeting TTL levels of the
  196. system CRTC reset input.  It is provided for use in genlock applications.
  197.  
  198.  
  199.  
  200. 19  ADOUT - System audio output
  201.       This is the filtered output of the sum of all audio inputs to the host
  202. computer.  No significant load should be taken from this node.
  203.  
  204. 20  AGND - Audio Ground
  205.       This is the zero volt return for ADOUT.  It should be used instead of
  206. the system zero volt connection to reduce audio noise.
  207.  
  208. 21  ADIN - Cartridge audio output
  209.       In the Electron:
  210.       This is merely a connection from one cartridge to the other.
  211.  
  212.       In the Master 128:
  213.       This is an output to the host computer audio circuitry.  It 'sees' an
  214. impedance of at least 1.0kOhms.  Two cartridges with audio output should not
  215. be inserted into the host computer at the same time.
  216.  
  217. 22  0V - Zero volts
  218.       This is the system earth return for digital signals.
  219.  
  220.  
  221. SIDE 'B'
  222.  
  223. 1    +5V - Power supply
  224.       This is the system logic supply rail.  No more than 150mA should be
  225. drawn by a cartridge in a fully configured Master 128 computer, ie with
  226. internal Second Processor fitted.  No more than 10mA should be drawn by a
  227. cartridge fitted to the Electron.
  228.  
  229. 2    A10 - Address line 10 : Input with TTL levels
  230.  
  231. 3    D3 - Data bus line 3 : Input/Output with TTL levels
  232.  
  233. 4    A11 - Address line 11 : Input with TTL levels
  234.  
  235. 5    A9 - Address line 9 : Input with TTL levels
  236.  
  237. 6    D7 - Most significant data bus line : Input/Output with TTL levels
  238.  
  239. 7    D6 - Data bus line 6 : Input/Output with TTL levels
  240.  
  241. 8    D5 - Data bus line 5 : Input/Output with TTL levels
  242.  
  243. 9    D4 - Data bus line 4 : Input/Output with TTL levels
  244.  
  245. 10  nOE2 - Output Enable : Input with TTL levels
  246.       This line provides an additional active low output enable for ROMs in
  247. the Electron.  This corresponds to ROM position 13 and consequently responds
  248. quickly to service calls.  it is low during the active low portion of PH12. 
  249. It is not guaranteed to be high at other times.
  250.  
  251.       LPSTB - Light pen strobe
  252.       A connection with a pull up to +5V is provided to the CRTC light pen
  253. strobe and system interrupt structure.  When an on-board link is removed,
  254. this connection is merely a link from one cartridge to the other.
  255.  
  256. 11  BA7 - Buffered address line 7 : Input with TTL levels
  257.       The buffered address lines hold addresses valid for 125ns after PH12
  258. goes low.  They are not buffered or held valid for an extended period in the
  259. Electron.
  260.  
  261. 12  BA6 - Buffered address line 6 : Input with TTL levels
  262.  
  263. 13  BA5 - Buffered address line 5 : Input with TTL levels
  264.  
  265. 14  BA4 - Buffered address line 4 : Input with TTL levels
  266.  
  267. 15  BA3 - Buffered address line 3 : Input with TTL levels
  268.  
  269. 16  BA2 - Buffered address line 2 : Input with TTL levels
  270.  
  271. 17  BA1 - Buffered address line 1 : Input with TTL levels
  272.  
  273. 18  BA0 - Buffered address line 0 : Input with TTL levels
  274.  
  275. 19  D0 - Data bus line 0 : Input/Output with TTL levels
  276.  
  277. 20  D2 - Data bus line 2 : Input/Output with TTL levels
  278.  
  279. 21  D1 - Data bus line 1 : Input/Output with TTL levels
  280.  
  281. 22  0V - Zero volts
  282.       This is the earth return for digital signals
  283.  
  284.       Where two or more cartridges are fitted, any host computer links
  285. affect ALL cartridges.
  286.  
  287.  
  288. 3.0  Memory Map
  289.  
  290. All accesses to the cartridges are performed at 2MHz.  The memory map within
  291. the area &FC00 to &FD00 differs between the Electron and the Master 128:
  292.  
  293.  
  294. 3.1  Master 128 Memory Map
  295.  
  296. At the time of writing the memory map within the areas INFC and INFD in the
  297. Master 128 computer are as follows:
  298.  
  299.         &FCFF           Paging register for memory in the &8000 to &BFFF
  300. region.                                                                                                                                                               
  301. Paging logic has to be implemented in each cartridge as necessary.
  302.         &FC82
  303.         &FC81           Speech system
  304.         &FC80 to &FCFE  Reserved for use by Acorn.
  305.  
  306.  
  307. 3.2  Electron Memory Map
  308.  
  309.         &FC18 to &FC1F  Reserved for use by Acorn
  310.         &FC28 to &FC2F  Reserved for Econet use
  311.         &FC30 to &FC3F  Reserved for use by Acorn
  312.         &FC60 to &FC6F  ACIA
  313.         &FC70           Analogue to digital converter
  314.         &FC71           Parallel printer port
  315.         &FC72           Status register
  316.         &FC73           ROM scrolling register
  317.         &FC78 to &FC7F  Laser Disc
  318.         &FC80 to &FC8F  Test Hardware
  319.         &FC90 to &FC9F  Sound/Speech
  320.         &FCB0 to &FCBF  VIA
  321.         &FCC0 to &FCCF  Floppy Disc Controller
  322.         &FCE0 to &FCEF  Tube
  323.         &FCFF           Paged RAM register
  324.  
  325.  
  326.  
  327.  
  328.