home *** CD-ROM | disk | FTP | other *** search
/ Columbia Kermit / kermit.zip / archives / packetdrivers.tar.gz / pd.tar / src / f965.inc < prev    next >
Text File  |  1995-06-25  |  7KB  |  244 lines
  1. ;
  2. ;   Copyright (C) 1993, RF Nets, Cupertino, CA 
  3. ;   All Rights Reserved
  4. ;   Author:kevinr@Solaris.com
  5. ;
  6. ;
  7. ;  f965.inc - definitions include for for Fujitsu 86965 EtherCoupler
  8. ;    
  9. ;  $Id$
  10. ;
  11. ;  $Log$
  12. ;
  13. ;
  14. ;  DLCR0 - Transmit Status - offset 0x00
  15. ;
  16. TX_DONE    Equ    10000000b    ;all packets in buffer transmitted <I>
  17. NET_BSY    Equ    01000000b    ;real time image of carrier detect line
  18. TX_PKT_RCD Equ    00100000b    ;no collison on last pkt xmitted
  19. CR_LOST    Equ    00010000b    ;carrier lost on last pkt xmitted (collison!)
  20. JABBER    Equ    00001000b    ;jabber timer expired <I>
  21. COL    Equ    00000100b    ;collision occurred <I>  
  22. COL16    Equ    00000010b    ;16 collisions occurred on one packet <I> 
  23. ;
  24. ;  DLCR1 - Receive Status - offset 0x01
  25. ;
  26. RX_PKT    Equ    10000000b    ;packet arrived in receive buffer <I>
  27. BUS_RD_ERR Equ    01000000b    ;bus read error - empty buffer <I>
  28. DMA_EOP    Equ    00100000b    ;host asserted DMA done. <I>
  29. RMT_0900 Equ    00010000b    ;pkt rcved with type field = 0900H <I>
  30. RUNT_PKT Equ    00001000b    ;packet less than 60 bytes rcved <I>
  31. ALIGN_ERR Equ    00000100b    ;last byte didn't have 8 bits <I>
  32. CRC_ERR    Equ    00000010b    ;last pkt rcved had incorrect CRC <I>
  33. RX_BUF_OVFL Equ    00000001b    ;rcv buffer overflow <I>
  34. ;
  35. ;  DLCR2 - Transmit Interrupt Enable - offset 0x02
  36. ;
  37. TX_DONE_IE    Equ    10000000b    ;generate interrupt on TX DONE
  38. JABBER_IE    Equ    00001000b    ;interrupt on JABBER
  39. COL_IE        Equ    00000100b    ;interrupt on 1 Collision
  40. COL16_IE    Equ    00000010b    ;interrupt on 16 Collisions
  41. ;
  42. ; DLCR3 - Receive interrupt enable - offset 0x03
  43. ;
  44. ;                     generate interrupt on:
  45. RX_PKT_IE    Equ    10000000b    ;rcv pkt
  46. BUS_RD_ERR_IE    Equ    01000000b    ;bus read error (buffer empty)
  47. DMA_EOP_IE    Equ    00100000b    ;host DMA assert done
  48. RMT_0900_IE    Equ    00010000b    ;remote link test pkt
  49. RUNT_PKT_IE    Equ    00001000b    ;runt pkacet received
  50. ALIGN_ERR_IE    Equ    00000100b    ;<8 bit byte received
  51. CRC_ERR_IE    Equ    00000010b    ;packet CRC incorrect
  52. RX_BUF_OVFL_IE    Equ    00000001b    ;rcv buffer overflow
  53. ;
  54. ;   DLCR4 - Transmit Mode - offset 0x04
  55. ;
  56. COL_CTR        Equ    11110000b    ;count of tx collisions (mask)
  57. CNTRL        Equ    00000100b    ;control output line
  58. LBC        Equ    00000010b    ;loopback (0)
  59. EN_TX_DEFER    Equ    00000001b    ;enable carrier sense before xmit
  60. ;
  61. ;   DLCR5 - Receive Mode - offset 0x05
  62. RX_BUF_EMPTY    Equ    01000000b    ;receive buffer empty
  63. ACPT_BAD_PKT    Equ    00100000b    ;accept pkts with CRC,alig,runt errors
  64. RX_SHORT_ADDR    Equ    00010000b    ;40 bit MAC address length
  65. ACPT_RUNT_PKT    Equ    00001000b    ;accept pkts <60 bytes in length
  66. RMT_RST        Equ    00000100b    ;enable remote reset of rcver
  67. AF1        Equ    00000010b    ;address filter mode bit 1
  68. AF0        Equ    00000001b    ;address filter mode bit 0
  69. ;
  70. ;   DLCR6 - Configuration 0 - offset 0x06
  71. ;
  72. DLC_EN        Equ    10000000b    ;DLC enable (0)
  73. SRAM_CYCLE_CLK    Equ    01000000b    ;SRAM cycle time 1=100ns;0=150ns
  74. SYSTEM_BUSW    Equ    00100000b    ;system bus width 1=8bit;0=16bit
  75. BUFFER_BUSW    Equ    00010000b    ;buffer bus width
  76. TX_BUF_SIZE    Equ    00001100b    ;Tx buffer size
  77. BUF_SIZE    Equ    00000011b    ;packet buffer size
  78. ;
  79. TBS_1_2        Equ    00000000b    ;Tx Buff count = 1, size = 2K
  80. TBS_2_2        Equ    00000100b    ;Tx Buff count = 2, size = 2K
  81. TBS_2_4        Equ    00001000b    ;Tx Buff count = 2, size = 4K
  82. TBS_2_8        Equ    00001100b    ;Tx Buff count = 2, size = 8K
  83. BS_32        Equ    00000010b    ;total buffer size = 32K
  84. ;
  85. ;   DLCR7 - Configuration 1 - offset 0x07
  86. ;
  87. ECID        Equ    11000000b    ;EtherCoupler Chip ID
  88. PWRON        Equ    00100000b    ;Powerdown Mode 1=on;0=down
  89. RDYPNSEL    Equ    00010000b    ;Ready Pin Polarity Select
  90. RBS        Equ    00001100b    ;register bank select
  91. RBS_DLCRH    Equ    00000000b    ;DLCR8-15
  92. RBS_HT        Equ    00000100b    ;Hash Table 8-15 (HT8-15)
  93. RBS_BMPR    Equ    00001000b    ;BMPR8-15
  94. EOPPOL        Equ    00000010b    ;DMA done polarity
  95. BYTE_ORDER    Equ    00000001b    ;Byte Ordering Control
  96. ;
  97. ;   TO acces any BMPR register, DLCR7.RBS must be set to RBS_BMPR
  98. ;
  99. ;   BMPR10 - Transmit Start - offset 0x0A 
  100. ;
  101. TX_START    Equ    10000000b    ;start transmitting a packet
  102. TX_PKT_CNT    Equ    01111111b    ;count of pkts to transmit
  103. ;
  104. ;   BMPR11 - 16 Collisions Control - offset 0x0B 
  105. ;
  106. COL_16_CTL2    Equ    00000100b    ;control 1 mask enable
  107. COL_16_CTL1    Equ    00000010b    ;control 0 mask enable
  108. COL_16_CTL     Equ    00000001b    ;re-xmit or discard after 16 col
  109. ;
  110. ;   BMPR12 - DMA Enable - offset 0x0C 
  111. ;
  112. RX_DMA_EN    Equ    00000010b    ;enable receive side DMA (READ)
  113. TX_DMA_EN    Equ    00000001b    ;enable transmit side DMA (WRITE)
  114. ;
  115. ;  BMPR13 - DMA Burst and Transceiver Mode - offset 0x0D
  116. ;
  117. IO_BASE_UNLOCK    Equ    10000000b    ;increment I/O Base Decode
  118. SQ_THLD        Equ    01000000b    ;reduce squelch threshold
  119. LINK_TEST_EN    Equ    00100000b    ;link integrity test
  120. AUI_TP_SEL    Equ    00010000b    ;select between AUI and TP
  121. AUTO_PORT_SEL    Equ    00001000b    ;manual or auto port select
  122. STP_UTP        Equ    00000100b    ;100 (UTP) or 150 (STP) ohm termination
  123. BURST_CTL    Equ    00000011b    ;burst length control
  124. BUSRT_LEN1    Equ    00000000b    ;    len = 1
  125. BUSRT_LEN4    Equ    00000001b    ;    len = 4
  126. BUSRT_LEN8    Equ    00000010b    ;    len = 8
  127. BUSRT_LEN12    Equ    00000011b    ;    len = 12
  128. ;
  129. ;   BMPR14 - Filter Self Receive - offset 0x0E
  130. ;
  131. RLD_IE        Equ    10000000b    ;RLD interrupt enable
  132. LLD_IE        Equ    01000000b    ;LLD    ""       "" 
  133. RJAB_IE        Equ    00100000b    ;RJAB interrupt enable
  134. SKIP_PKT    Equ    00000100b    ;Skip received Packet
  135. SQE_IE        Equ    00000010b    ;SQE error interrupt enable
  136. FILTER_SELF_RX    Equ    00000001b    ;Rcv transmitted packets
  137. ;
  138. ;   BMPR15 - Transceiver Status Register
  139. ;
  140. RLD        Equ    10000000b    ;Remote Link Down
  141. LLD        Equ    01000000b    ;Local Link Down
  142. RJAB        Equ    00100000b    ;Remote port in Jabber condx
  143. RMT_PORT    Equ    00010000b    ;remote port compatible
  144. RXI_POL_REV    Equ    00001000b    ;reverse receive polarity
  145. SQE        Equ    00000010b    ;SQE error
  146. ;
  147. ;   BMPR16 thru 19 can be addressed regardless of the DLCR7.RBS setting
  148. ;
  149. ;
  150. ;   BMPR16 - EEPROM Control - offset 0x10
  151. ;
  152. EEP_ESK        Equ    01000000b    ;EEPROM Shift Data Clock
  153. EEP_ECS        Equ    00100000b    ;EEPROM chip select
  154. ;
  155. ;   BMPR17 - EEPROM Data - offset 0x11
  156. ;
  157. EEP_EDIO    Equ    10000000b    ;EEPROM Data I/O port
  158. ;
  159. ;   BMPR19 - Jumperless Configuration
  160. ;
  161. INTSEL        Equ    11000000b    ;Interrupt Line selected
  162. INTSEL_0    Equ    00000000b    ;IRQ0 (wired to ?)
  163. INTSEL_1    Equ    01000000b    ;IRQ1 (wired to ?)
  164. INTSEL_2    Equ    10000000b    ;IRQ2 (wired to ?)
  165. INTSEL_3    Equ    11000000b    ;IRQ3 (wired to ?)
  166. MEMSEL        Equ    00111000b    ;Memory decode selection
  167. IOSEL        Equ    00000111b    ;I/O base decode selection
  168. IOSEL_0        Equ    00000000b    ;260-27f
  169. IOSEL_1        Equ    00000001b    ;280-29f
  170. IOSEL_2        Equ    00000010b    ;2A0-2Bf
  171. IOSEL_3        Equ    00000011b    ;240-25f
  172. IOSEL_4        Equ    00000100b    ;340-35f
  173. IOSEL_5        Equ    00000101b    ;320-33f
  174. IOSEL_6        Equ    00000110b    ;380-39f
  175. IOSEL_7        Equ    00000111b    ;300-31f
  176. ;
  177. ;-------------------------------------------------------------------
  178. ;
  179. ;  Register offset equates
  180. ;
  181. DLCR0    Equ    0
  182. DLCR1    Equ    1
  183. DLCR2    Equ    2
  184. DLCR3    Equ    3
  185. DLCR4    Equ    4
  186. DLCR5    Equ    5
  187. DLCR6    Equ    6
  188. DLCR7    Equ    7
  189. ;
  190. DLCR8    Equ    8
  191. DLCR9    Equ    9
  192. DLCR10    Equ    10
  193. DLCR11    Equ    11
  194. DLCR12    Equ    12
  195. DLCR13    Equ    13
  196. DLCR14    Equ    14
  197. DLCR15    Equ    15
  198. ;
  199. NID0    Equ    DLCR8
  200. NID1    Equ    DLCR9
  201. NID2    Equ    DLCR10
  202. NID3    Equ    DLCR11
  203. NID4    Equ    DLCR12
  204. NID5    Equ    DLCR13
  205. ;
  206. TDR0    Equ    DLCR14
  207. TDR1    Equ    DLCR15
  208. ;
  209. HT8    Equ    8
  210. HT9    Equ    9
  211. HT10    Equ    10
  212. HT11    Equ    11
  213. HT12    Equ    12
  214. HT13    Equ    13
  215. HT14    Equ    14
  216. HT15    Equ    15
  217. ;
  218. BMPR8    Equ    8
  219. BMPR9    Equ    9
  220. BMPR10    Equ    10
  221. BMPR11    Equ    11
  222. BMPR12    Equ    12
  223. BMPR13    Equ    13
  224. BMPR14    Equ    14
  225. BMPR15    Equ    15
  226. ;
  227. BMPR16    Equ    16
  228. BMPR17    Equ    17
  229. BMPR18    Equ    18
  230. BMPR19    Equ    19
  231. ;
  232. ;---------------------------------------------------------------------
  233. ;  EEPROM command codes
  234. ;---------------------------------------------------------------------
  235. EEP_CMD_READ    Equ    10000000b    ;read 16 bit register
  236. ;
  237. ;---------------------------------------------------------------------
  238. ;  EEPROM register layout
  239. ;---------------------------------------------------------------------
  240. EEP_CONFIG_R0    Equ    0
  241. ;
  242. ;   -- end --  f965.inc
  243. ;
  244.