home *** CD-ROM | disk | FTP | other *** search
/ SuperHack / SuperHack CD.bin / Hack / MISC / POCSAG.ZIP / POCSAG.TXT
Encoding:
Text File  |  1996-08-05  |  5.8 KB  |  130 lines
  1.    ______________________________________________________________________
  2.                                       
  3.    
  4.                 POCSAG PAGING FORMAT, CODE AND CODE CAPACITY
  5.                                       
  6.    ______________________________________________________________________
  7.                                       
  8.    
  9.     A. General
  10.     
  11.    The basic signaling pattern used in many pagers is a sequence of coded
  12.    binary data using the Post Office Code Standardization Advisory Group
  13.    (POCSAG) code. The POCSAG code is a synchronous paging format that
  14.    allows pages to be transmitted in a single-batch structure. The POCSAG
  15.    code provides improved battery-saving capability and an increased code
  16.    capacity.
  17.    
  18.    The POCSAG code format consists of a preamble and one or more batches
  19.    of codewords. Each batch comprises a 32-bit frame synchronization code
  20.    and eight 64-bit address frames of two 32-bit addresses or idle
  21.    codewords each. The frame synchronization code marks the start of the
  22.    batch of codewords.
  23.    
  24.     B. Preamble Structure
  25.     
  26.                                   [INLINE]
  27.                                       
  28.    
  29.                                   Figure 1
  30.                                       
  31.    The preamble shown in Figure 1, consists of 576 bits of an alternating
  32.    101010 pattern transmitted at a bit rate of 512, 1200, or 2400 bps.
  33.    The decoder uses the preamble both to determine if the data received
  34.    is a POCSAG signal and for synchronization with the stream of data.
  35.    
  36.                                 POCSAG Words
  37.                                       
  38.    
  39.                                   Figure 2
  40.                                       
  41.    
  42.     C. Batch Structure
  43.     
  44.    A batch consists of a frame synchronization code followed by 8 frames
  45.    of two address codewords per frames (16 address codewords per batch).
  46.    In order to maintain the proper batch structure, each frame is filled
  47.    with two address codewords, or two idle codewords, or two message
  48.    codewords, or any appropriate combination of the three codeword types.
  49.    
  50.     D. Frame Synchronization Code Structure
  51.     
  52.    The frame synchronization (FS) code in a unique reserved word that is
  53.    used to identify the beginning of each batch. The FS code comprises
  54.    the 32 bits:
  55.    
  56.                       01111100110100100001010111011000
  57.                                       
  58.            E. Optional Alternate Frame Synchronization Codewords
  59.                                       
  60.    An alternate frame synchronization (AFS) code can be selected to
  61.    support special systems or systems that require increased coding
  62.    capability. The AFS is generated in the same manner as an address
  63.    codeword (i.e., BCH codeword with parity bits). The POCSAG signaling
  64.    standard has reserved special codewords for the AFS from 2,000,000 to
  65.    2,097,151. The use of the AFS requires the paging system to support
  66.    the AFS. The AFS will change to frame 0 on the programmer since no
  67.    frame information is included in the AFS. The AFS should use address 1
  68.    so that bits 20 and 21 are 0.
  69.    
  70.     F. Address Codeword Structure
  71.     
  72.    The structure of an address code word is shown in Figure 3. An address
  73.    codeword's first bit (bit 1) is always a zero. Bits 2 through 19 are
  74.    the address bits, The pager looks at these bits to find its own unique
  75.    address. Each POCSAG codeword is capable of providing address
  76.    information for four different paging sources (Address 1 through
  77.    Address 4). These addresses are determined by combinations of the
  78.    values of bits 20 and 21 (the source identifier bits); these
  79.    combinations are shown in Figure 3. Bits 22 through 31 are the parity
  80.    check bits, and bit 32 is the even parity bit.
  81.    
  82.                                 POCSAG Codes
  83.                                       
  84.                                   Figure 3
  85.                                       
  86.    Precoded into the code plug are three bits which designate the frame
  87.    location, within each batch, at which the pager's address is to be
  88.    received; the decoder will look at the code words in this frame for
  89.    its address.
  90.    
  91.    Power is removed from the receiver during all frames other than the
  92.    precoded one, thus extending pager battery life.
  93.    
  94.     G. Optional Dual-Frame Operation
  95.     
  96.    Two different frames can be selected on the ADVISOR pager. Each frame
  97.    has two corresponding codes which provide a total of 16 addresses
  98.    (sources) for POCSAG pagers. Selecting this option reduces battery
  99.    life by about 30% in batch (synchronous) mode. The frame of codes A
  100.    and B must be less than the frame of codes C and D. (The frame is the
  101.    remainder of the address divided by 8).
  102.    
  103.     H. Code Capacity
  104.     
  105.    The combination of the code plug's three precoded frame location bits
  106.    and the address codeword's 18 address bits provides over two million
  107.    different assignable codes. In this combination, the frame location
  108.    bits are the least-significant bits, and the address bits are the
  109.    most-significant bits.
  110.    
  111.     I. Message Codeword Structure
  112.     
  113.    The structure of a message codeword is shown in Figure 2. A message
  114.    codeword always starts with a 1 in bit 1 and always follows directly
  115.    after the address. Each message codeword replaces an address codeword
  116.    in the batch.
  117.    
  118.     J. Idle Codeword Structure
  119.     
  120.    The idle codeword is a unique, reserved codeword used to take the
  121.    place of an address in any frame that would not otherwise be filled
  122.    with 64 bits.
  123.    
  124.    Thus, if a frame contains only an address, an idle codeword will be
  125.    added to complete the 64-bit frame. The idle codeword comprises the 32
  126.    bits:
  127.    
  128.                       01111010100010011100000110010111
  129.                                       
  130.