hackzapple.com

home *** CD-ROM | disk | FTP | other *** search

/ hackzapple.com / www.hackzapple.com.tar / www.hackzapple.com / DISKII / DISKIITECH06B.HTM.orig < prev next >

Wrap

Text File | 2010-10-06 | 24KB | 839 lines

<!DOCTYPE HTML PUBLIC "-//W3C//DTD HTML 4.01 Frameset//EN" "http://www.w3.org/TR/html4/frameset.dtd"> <HTML> <HEAD> <TITLE>HACK Z APPLE, Collection Apple II</TITLE> <link rel="shortcut icon" type="image/x-icon" href="http://www.hackzapple.com/favicon.ico"> <meta http-equiv="imagetoolbar" content="no"> <meta name="author" content="JPL"> <meta name="KEYWORDS" content="HACK Z APPLE, JPL, Cracking, Hacking, DISK II, DRIVES, DISQUETTES, Collection APPLE II, APPLE, Apple II, APPLE II Plus, 2+, Europlus, 2e, //e, enhanced, Platinium, Stealth, Cortland, GS, IIGS, WOZ, IIGS WOZ, ROM 0, ROM 1, ROM 4, IIc, IIc Plus,Apple III, LISA, MAC XL, DARK VADOR, ITT 2020, APPLE BF,APPLE REV0, REVISION 0, RFI, NON RFI"> <meta name="TITLE" content="Apple II standard"> <meta name="OWNER" content="HACKZAPPLE.COM"> <meta name="SUBJECT" content="Collection Apple II"> <meta name="REVISIT-AFTER" content="10 DAYS"> <meta name="LANGUAGE" content="FR"> <meta name="ROBOTS" content="All"> <link href="../BASIC.CSS" rel="stylesheet" type="text/css"> </HEAD> <BODY> <CENTER> <A NAME="DISK06"></A> <TABLE border="0" cellspacing="0" cellpadding="0" width="700"> <TR> <TD WIDTH="40"></TD> <TD WIDTH="120"></TD> <TD WIDTH="340"></TD> <TD WIDTH="200"></TD> </TR> <TR> <TD COLSPAN="4" valign="TOP" > <img src="../THEMAS/M3/XDISK6B.PNG" BORDER=0></TD> </TR> <TR> <TD COLSPAN="4" CLASS="PARAG1K"> Voici le source de la routine d'Θcriture de la zone de donnΘes en DOS 3.3, elle se trouve α l'adresse $B82A. Il s'agit d'Θcrire : <IMG SRC="../THEMAS/DIVERS/BULLET.GIF">les marqueurs (markers) $D5 $AA $AD, <IMG SRC="../THEMAS/DIVERS/BULLET.GIF">puis les 342 nibbles, <IMG SRC="../THEMAS/DIVERS/BULLET.GIF">puis le checksum, <IMG SRC="../THEMAS/DIVERS/BULLET.GIF">puis les marqueurs finaux $DE $AA $EB et enfin un dernier $FF (enfin ... pas tout α fait, on le verra plus loin). <IMG SRC="SECTEUR.PNG"> Nous avons vu comment le buffer de donnΘes (une PAGE de 256 octets) Θtait transformΘ en deux buffers NBUF1 et NBUF2 pour obtenir les 342 valeurs de la forme 00xx.xxxx dans la routine de <A HREF="DISKIITECH05A.HTM">PRENIBBILIZATION</A> </TD></TR> <TR> <TD COLSPAN="4" BGCOLOR="#003030" CLASS="PARAG1K"> TRES IMPORTANT : L'Θcriture de ces 342 valeurs n'est pas une Θvidence biblique. 1. Les buffers sont enregistrΘs dans un ordre prΘcis : NBUF2 puis NBUF1. 2. Les valeurs prises dans les buffers sont prises dans l'ordre DECROISSANT POUR NBUF2 et CROISSANT pour NBUF1. 3. Ce ne sont pas ces valeurs qui sont translatΘes en nibble mais le rΘsultat d'une opΘration EOR entre chaque valeur et celle qui la prΘcΦde. Dans le cas de la premiΦre valeur l'EOR se fait sur elle-mΩme. Le dΘtail des opΘrations EOR est dΘcrite dans la rubrique <A HREF="DISKIITECH06D.HTM">EORING DES VALEURS</A> afin de bien comprendre la rΘelle symΘtrie entre Θcriture et lecture. Le dΘtail du fonctionnement des tables est dΘcrit dans la rubrique <A HREF="DISKIITECH06C.HTM">TABLES DE TRANSLATION DES NIBBLES</A>. Plus fort : PRODOS Θcrit des secteurs absolument identiques α ceux du DOS 3.3 mais avec des routines totalement diffΘrentes mais surtout beaucoup plus rapides... voir la rubrique <A HREF="DISKIITECH06E.HTM">LA METHODE PRODOS</A> </TD></TR> <TR> <TD COLSPAN="4" CLASS="PARAG1K"> <IMG SRC="SECTEUR1.PNG"> <IMG SRC="EORNIBL3.PNG"> </TD></TR> <TR> <TD COLSPAN="4" CLASS="TITRE1">LA ROUTINE D'ECRITURE</TD></TR> <TR> <TD COLSPAN="4" CLASS="PARAG1K"> </TD></TR> <TR> <TD CLASS="PARAG1K"> WRIT16 WSYNC WDATA1 L1 WDATA2 WEXIT WNIBL9 WNIBL7 WNIBBLE </TD> <TD CLASS="PARAG1K"> SEC STY SLOTABS LDA $C08D,X LDA $C08E,X BMI WEXIT LDA NBUF2 STA WTEMP LDA #$FF STA $C08F,X ORA $C08C,X PHA PLA NOP LDA #$04 PHA PLA JSR WNIBL7 DEY BNE WSYNC LDA #$D5 JSR WNIBL9 LDA #$AA JSR WNIBL9 LDA #$AD JSR WNIBL9 TYA LDY #$56 BNE L1 LDA NBUF2,Y EOR NBUF2-1,Y TAX LDA NIBL,X LDX SLOTZ STA $C08D,X LDA $C08C,X DEY BNE WDATA1 LDA WTEMP NOP EOR NBUF1,Y TAX LDA NIBL,X LDX SLOTABS STA $C08D,X LDA $C08C,X LDA NBUF1,Y INY BNE WDATA2 TAX LDA NIBL,X LDX SLOTZ JSR WNIBBLE LDA #$DE JSR WNIBL9 LDA #$AA JSR WNIBL9 LDA #$EB JSR WNIBL9 LDA #$FF JSR WNIBL9 LDA $C08E,X LDA $C08C,X RTS CLC PHA PLA LDA $C08D,X ORA $C08C,X RTS </TD> <TD COLSPAN="2" CLASS="PARAG1K"> ; anticipe une erreur de Write Protect ; sauve le n░ de slot l'adresse $678 ; TEST WRITE PROTECT ; Erreur la disquette est protΘgΘe contre l'Θcriture ; Charge en A le 1er nibble du buffer auxiliaire NBUF2 ; sauvegarde le pour calcul ultΘrieur $BC00 EOR $BB00 ; la valeur des nibbles de synchronisation sera $FF. ; 5 cycles - Enclenche l'Θcriture ; 4 cycles - Shift ; 3 cycles juste pour timing ; 4 cycles juste pour timing ; 2 cycles juste pour timing ; 2 cycles - Nombre de nibbles de synchronisation (5) ; 3 cycles juste pour timing ; 4 cycles juste pour timing ; 6 cycles + 7 cycles VOIR NOTE 1 ci -dessous ; 2 cycles ; 3 cycles si on boucle et 2 cycles si on continue ; 2 cycles ; 6 cycles + 9 cycles VOIR NOTE 2 ci-dessous ; VOIR NOTE 2 ci-dessous ; VOIR NOTE 2 ci-dessous ; Y=0 donc A =0 ; initialise la borne supΘrieure de l'index pour NBUF2 ; 3 cycles : LE BRANCHEMENT SE FAIT TOUJOURS ! ; <--- boucle d'Θcriture de NBUF2 sur le disque ; <- ; <- ; <- ; <- ; <- ; <- ; <- ; <--- boucle d'Θcriture de NBUF2 sur le disque ; valeur de $BC00 en page 0 (cf. dΘbut de routine) ; juste pour le timing des 32 cycles ; <--- boucle d'Θcriture de NBUF1 sur le disque ; <- ; <- ; <- ; <- ; <- ; <- ; <- ; <--- boucle d'Θcriture de NBUF1 sur le disque ; checksum ; marqueurs finaux $DE AA EB ; 2 cycles juste pour timing et enlever l'erreur ; 3 cycles juste pour timing ; 4 cycles juste pour timing ; 5 cycles Chargement DATA REGISTER ; 4 cycles Shift DATA REGISTER ; 6 cycles </TD> </TR> <TR> <TD COLSPAN="4" CLASS="TITRE1">NOTES EXPLICATIVES DETAILLANT LE CODE EN DEROULE</TD></TR> <TR> <TD COLSPAN="4" height="10"></TD> </tr> <TR> <TD COLSPAN="4" CLASS="PARAG1R" BGCOLOR="#202020"> NOTE 1 : ECRITURE DES $FF DE SYNCHRONISATION</TD></TR> <TR> <TD COLSPAN="4" CLASS="PARAG1K">Ecriture du premier $FF de synchronisation Voici le code qui se dΘroule pour cette Θcriture... comptons les cycles</TD></TR> <TR> <TD CLASS="PARAG1K"> WNIBL7 </TD> <TD CLASS="PARAG1K"> STA $C08F,X ORA $C08C,X PHA PLA NOP LDA #$04 PHA PLA JSR WNIBL7 PHA PLA </TD> <TD COLSPAN="2" CLASS="PARAG1K"> ; 5 cycles - Enclenche l'Θcriture ; 4 cycles - Shift ; 3 cycles juste pour timing ; 4 cycles juste pour timing ; 2 cycles juste pour timing ; 2 cycles - Nombre de nibbles de synchronisation (5) ; 3 cycles juste pour timing ; 4 cycles juste pour timing ; 6 cycles ; 3 cycles juste pour timing ; 4 cycles juste pour timing -- TOTAL 40 CYCLES ------------- </TD> </TR> <TR> <TD COLSPAN="4" CLASS="PARAG1K">ECRITURE DES $FF DE SYNCHRONISATION DANS LA BOUCLE Voici le code qui se dΘroule pour cette Θcriture... comptons les cycles en repartant de la suite de WNIBL7 (qui correspond en fait WNIBBLE). </TD> </TR> <TR> <TD CLASS="PARAG1K"> WNIBBLE WSYNC WNIBL7 </TD> <TD CLASS="PARAG1K"> LDA $C08D,X ORA $C08C,X RTS DEY BNE WSYNC PHA PLA JSR WNIBL7 PHA PLA </TD> <TD COLSPAN="2" CLASS="PARAG1K"> ; 5 cycles Chargement DATA REGISTER ; 4 cycles Shift DATA REGISTER ; 6 cycles ; 2 cycles ; 3 cycles car on boucle ; 3 cycles juste pour timing ; 4 cycles juste pour timing ; 6 cycles ; 3 cycles juste pour timing ; 4 cycles juste pour timing -- TOTAL 40 CYCLES ------------- </TD> </TR> <TR> <TD COLSPAN="4" CLASS="PARAG1K"> ECRITURE DU DERNIER $FF DE SYNCHRONISATION : IL SORT DE LA BOUCLE Voici le code qui se dΘroule pour cette Θcriture, il faut bien comprendre qu'encore une fois nous comptons les cycles en repartant de la suite de WNIBL7 (qui correspond en fait WNIBBLE). </TD> </TR> <TR> <TD CLASS="PARAG1K"> WNIBBLE WNIBL9 </TD> <TD CLASS="PARAG1K"> LDA $C08D,X ORA $C08C,X RTS DEY BNE WSYNC LDA #$D5 JSR WNIBL9 CLC PHA PLA </TD> <TD COLSPAN="2" CLASS="PARAG1K"> ; 5 cycles Chargement DATA REGISTER ; 4 cycles Shift DATA REGISTER ; 6 cycles ; 2 cycles ; 2 cycles car ON NE BOUCLE PAS ; 2 cycles ; 6 cycles ; 2 cycles juste pour timing ; 3 cycles juste pour timing ; 4 cycles juste pour timing -- TOTAL 36 CYCLES ------------- SacrΘ DOS 3.3, toujours pas fichu d'Θcrire 40 cycles ici... mais ce n'est pas un rΘel problΦme car nous sommes synchronisΘs avec 4 $FF. Ne perdons pas de vue que nous avons dΘcodΘ le champ adresse et qu'en bonne logique le programme 6502 a admis qu'il fallait lire les donnΘes. La synchronisation est donc largement aisΘe α obtenir. </TD> </TR> <TR> <TD COLSPAN="4" CLASS="PARAG1">Pendant cette routine A est chargΘ avec $D5 de faτon α ce que cette valeur soit prΩte α Ωtre placΘe dans le DATA REGISTER dΦs le dΘbut de routine suivante. </TD></TR> <TR> <TD COLSPAN="4" CLASS="PARAG1R" BGCOLOR="#202020"> NOTE 2 : ECRITURE DU CHAMP $D5 $AA $AD</TD></TR> <TR> <TD COLSPAN="4" CLASS="PARAG1K">ECRITURE DU MARKER $D5 Voici le code qui se dΘroule pour cette Θcriture, il faut bien comprendre qu'encore une fois nous comptons les cycles en repartant de la suite de WNIBL9 (qui est d'ailleurs commun α NIBL7 et correspond en fait WNIBBLE). </TD> </TR> <TR> <TD CLASS="PARAG1K"> WNIBBLE WNIBL9 </TD> <TD CLASS="PARAG1K"> LDA $C08D,X ORA $C08C,X RTS LDA #$AA JSR WNIBL9 CLC PHA PLA </TD> <TD COLSPAN="2" CLASS="PARAG1K"> ; 5 cycles Chargement DATA REGISTER ; 4 cycles Shift DATA REGISTER ; 6 cycles ; 2 cycles ; 6 cycles ; 2 cycles juste pour timing ; 3 cycles juste pour timing ; 4 cycles juste pour timing -- TOTAL 32 CYCLES ------------- </TD> </TR> <TR> <TD COLSPAN="4" CLASS="PARAG1">Pendant cette routine A est chargΘ avec $AA de faτon α ce que cette valeur soit prΩte α Ωtre placΘe dans le DATA REGISTER dΦs le dΘbut de routine suivante. </TD></TR> <TR> <TD COLSPAN="4" CLASS="PARAG1K">ECRITURE DU MARKER $AA Voici le code qui se dΘroule pour cette Θcriture, il est absolument identique α celui dΘroulΘ pour $D5. </TD> </TR> <TR> <TD CLASS="PARAG1K"> WNIBBLE WNIBL9 </TD> <TD CLASS="PARAG1K"> LDA $C08D,X ORA $C08C,X RTS LDA #$AD JSR WNIBL9 CLC PHA PLA </TD> <TD COLSPAN="2" CLASS="PARAG1K"> ; 5 cycles Chargement DATA REGISTER ; 4 cycles Shift DATA REGISTER ; 6 cycles ; 2 cycles ; 6 cycles ; 2 cycles juste pour timing ; 3 cycles juste pour timing ; 4 cycles juste pour timing -- TOTAL 32 CYCLES ------------- </TD> </TR> <TR> <TD COLSPAN="4" CLASS="PARAG1">Pendant cette routine A est chargΘ avec $AD de faτon α ce que cette valeur soit prΩte α Ωtre placΘe dans le DATA REGISTER dΦs le dΘbut de routine suivante. </TD></TR> <TR> <TD COLSPAN="4" CLASS="PARAG1K">ECRITURE DU MARKER $AD Voici le code qui se dΘroule pour cette Θcriture. </TD> </TR> <TR> <TD CLASS="PARAG1K"> WNIBBLE L1 </TD> <TD CLASS="PARAG1K"> LDA $C08D,X ORA $C08C,X RTS TYA LDY #$56 BNE L1 EOR NBUF2-1,Y TAX LDA NIBL,X LDX SLOTZ </TD> <TD COLSPAN="2" CLASS="PARAG1K"> ; 5 cycles Chargement DATA REGISTER ; 4 cycles Shift DATA REGISTER ; 6 cycles ; 2 cycles ; 2 cycles ; 3 cycles car le branchement se fait OBLIGATOIREMENT ; 5 cycles : 4 cycles + 1 pour changement de page !!! ; 2 cycles juste pour timing ; 4 cycles ; 3 cycles (c'est un chargement en page 0) -- TOTAL 36 CYCLES ------------- DΘcidΘment ce DOS Θcrit bizarrement mais c'est correct et en fait la routine est optimale pour la suite. </TD> </TR> <TR> <TD COLSPAN="4" CLASS="PARAG1">Pendant cette routine A est chargΘ avec la premiΦre valeur de NBUF2 de faτon α ce que cette valeur soit prΩte α Ωtre placΘe dans le DATA REGISTER dΦs le dΘbut de routine suivante. NOTA TRES IMPORTANT : Remarquez avec attention que c'est ici que dΘmarre le calcul du checksum et que le premier EOR se fait entre A=0 et la valeur de NBUF2 qui est bien la derniΦre car l'index Y=$56 et on prend cette derniΦre valeur en se basant sur l'adresse NBUF2-1 ... ce qui au passage ajoute un cycle car on change de page. Pour plus de dΘtails sur les opΘrations EOR voir la rubrique <A HREF="DISKIITECH06D.HTM">LE CALCUL D'EOR</A> et pour l'utilisation des tables de translataion voir la rubrique <A HREF="DISKIITECH06C.HTM">TABLES DE TRANSLATION</A> </TD></TR> <TR> <TD COLSPAN="4" CLASS="PARAG1R" BGCOLOR="#202020"> NOTE 3 : ECRITURE DES 342 NIBBLES</TD></TR> <TR> <TD COLSPAN="4" CLASS="PARAG1K">Le secteur Θcrit sur la disquette contient d'abord NBUF2 puis NBUF1. </TD></TR> <TR> <TD COLSPAN="4" CLASS="PARAG1K">ECRITURE DE NBUF2 NBUF2 est le petit buffer auxiliaire de $56 octets dans lequel on a placΘ les bits 0 et 1 des octets de donnΘes du buffer. principal sous la forme 00xx.xxxx. Cette opΘration Θtait rΘalisΘe par la <A HREF="DISKIITECH05A.HTM">PRENIBBILIZATION</A> </TD> </TR> <TR> <TD CLASS="PARAG1K"> WDATA1 </TD> <TD CLASS="PARAG1K"> STA $C08D,X LDA $C08C,X DEY BNE WDATA1 LDA NBUF2,Y EOR NBUF2-1,Y TAX LDA NIBL,X LDX SLOTZ </TD> <TD COLSPAN="2" CLASS="PARAG1K"> ; 5 cycles Chargement DATA REGISTER ; 4 cycles Shift DATA REGISTER ; 2 cycles Y avait ΘtΘ initialisΘ α $56 limite de NBUF2 ; 3 cycles Le branchement se fait toujours pour l'instant ; 4 cycles ; 5 cycles : 4 cycles + 1 pour changement de page !!! ; 2 cycles ; 4 cycles ; 3 cycles (c'est un chargement en page 0) -- TOTAL 32 CYCLES ------------- </TD> </TR> <TR> <TD COLSPAN="4" CLASS="PARAG1">NOTA TRES IMPORTANT : Remarquez maintenant que ce qui sert de valeur d'index pour aller chercher le nibble dans la table de translation est le rΘsultat d'un EOR entre deux valeurs successives du buffer. Par ailleurs faites attention ici le code est prΘsentΘ en dΘroulΘ pour faciliter le comptage des cycles et qu'il boucle plusieurs fois sur lui mΩme mais que la sortie se fait effectivement sur le teste BNE qui malheureusement se trouve au beau milieu du dΘroulΘ... </TD></TR> <TR> <TD COLSPAN="4" CLASS="PARAG1K">ECRITURE DU DERNIER ELEMENT DE NBUF2 Il s'agit du cas ou Y = 0, le branchement sur WDATA1 ne se fait donc plus. </TD> </TR> <TR> <TD CLASS="PARAG1K"> </TD> <TD CLASS="PARAG1K"> STA $C08D,X LDA $C08C,X DEY BNE WDATA1 LDA WTEMP NOP EOR NBUF1,Y TAX LDA NIBL,X LDX SLOTABS </TD> <TD COLSPAN="2" CLASS="PARAG1K"> ; 5 cycles Chargement DATA REGISTER ; 4 cycles Shift DATA REGISTER ; 2 cycles Y avait ΘtΘ initialisΘ α $56 limite de NBUF2 ; 2 cycles le branchement vient de s'arrΩter ; 3 cycles chargement α partir de la page 0 (valeur de $BC00) ; 2 cycles juste pour le timing ; 4 cycles (mΩme page) ; 2 cycles ; 4 cycles ; 4 cycles (adresse $678) -- TOTAL 32 CYCLES ------------- </TD> </TR> <TR> <TD COLSPAN="4" CLASS="PARAG1">NOTA TRES IMPORTANT : Admirez la grande astuce qui a consistΘ α sauvegarder la valeur de $BC00 en page zΘro tout en dΘbut de routine d'Θcriture (juste aprΦs le test de write protect) et de le reprendre ici pour faciliter le timing. </TD></TR> <TR> <TD COLSPAN="4" CLASS="PARAG1K">ECRITURE DE NBUF1 NBUF1 est le buffer auxiliaire de $100 octets dans lequel on a placΘ les bits 7 α 2 des octets de donnΘes du buffer. principal sous la forme 00xx.xxxx. Cette opΘration Θtait rΘalisΘe par la <A HREF="DISKIITECH05A.HTM">PRENIBBILIZATION</A> </TD> </TR> <TR> <TD CLASS="PARAG1K"> WDATA2 </TD> <TD CLASS="PARAG1K"> STA $C08D,X LDA $C08C,X LDA NBUF1,Y INY BNE WDATA2 EOR NBUF1,Y TAX LDA NIBL,X LDX SLOTABS </TD> <TD COLSPAN="2" CLASS="PARAG1K"> ; 5 cycles Chargement DATA REGISTER ; 4 cycles Shift DATA REGISTER ; 4 cycles ; 2 cycles (Y ira maintenant jusqu'α $FF puis $00 pour la fin de test) ; 3 cycles car LE BRANCHEMENT SE FAIT ; 4 cycles (mΩme page) ; 2 cycles ; 4 cycles ; 4 cycles (adresse $678) -- TOTAL 32 CYCLES ------------- </TD> </TR> <TR> <TD COLSPAN="4" CLASS="PARAG1K">ECRITURE DU DERNIER ELEMENT DE NBUF1 Il s'agit du cas ou Y = 0, le branchement sur WDATA2 ne se fait donc plus. </TD> </TR> <TR> <TD CLASS="PARAG1K"> </TD> <TD CLASS="PARAG1K"> STA $C08D,X LDA $C08C,X LDA NBUF1,Y INY BNE WDATA2 TAX LDA NIBL,X LDX SLOTZ JSR WNIBBLE </TD> <TD COLSPAN="2" CLASS="PARAG1K"> ; 5 cycles Chargement DATA REGISTER ; 4 cycles Shift DATA REGISTER ; 4 cycles ; 2 cycles ; 2 cycles le branchement vient de s'arrΩter ; 2 cycles ; 4 cycles ; 3 cycles (chargement en page 0) ; 6 cycles -- TOTAL 32 CYCLES ------------- </TD> </TR> <TR> <TD COLSPAN="4" CLASS="PARAG1">Pendant cette routine A est chargΘ avec le checksum. </TD></TR> <TR> <TD COLSPAN="4" CLASS="PARAG1R" BGCOLOR="#202020"> NOTE 4 : ECRITURE DU CHECKSUM</TD></TR> <TR> <TD CLASS="PARAG1K"> WNIBL9 </TD> <TD CLASS="PARAG1K"> STA $C08D,X ORA $C08C,X RTS LDA #$DE JSR WNIBL9 CLC PHA PLA </TD> <TD CLASS="PARAG1K"> ; 5 cycles Chargement DATA REGISTER ; 4 cycles Shift DATA REGISTER ; 6 cycles ; 2 cycles ; 6 cycles ; 2 cycles ; 3 cycles ; 4 cycles -- TOTAL 32 CYCLES ------------- </TD> </TR> <TR> <TD COLSPAN="4" CLASS="PARAG1">Pendant cette routine A est chargΘ avec le premier close marker : $DE. </TD></TR> <TR> <TD COLSPAN="4" CLASS="PARAG1R" BGCOLOR="#202020"> NOTE 5 : ECRITURE DES MARQUEURS DE FIN</TD></TR> <TR> <TD COLSPAN="4" CLASS="PARAG1K">ECRITURE DE $DE </TD> </TR> <TR> <TD CLASS="PARAG1K"> WNIBL9 </TD> <TD CLASS="PARAG1K"> STA $C08D,X ORA $C08C,X RTS LDA #$DE JSR WNIBL9 CLC PHA PLA </TD> <TD CLASS="PARAG1K"> ; 5 cycles Chargement DATA REGISTER ; 4 cycles Shift DATA REGISTER ; 6 cycles ; 2 cycles ; 6 cycles ; 2 cycles ; 3 cycles ; 4 cycles -- TOTAL 32 CYCLES ------------- </TD> </TR> <TR> <TD COLSPAN="4" CLASS="PARAG1">Pendant cette routine A est chargΘ avec le second close marker : $AA. </TD></TR> <TR> <TD COLSPAN="4" CLASS="PARAG1K">ECRITURE DE $AA </TD> </TR> <TR> <TD CLASS="PARAG1K"> WNIBL9 </TD> <TD CLASS="PARAG1K"> STA $C08D,X ORA $C08C,X RTS LDA #$EB JSR WNIBL9 CLC PHA PLA </TD> <TD CLASS="PARAG1K"> ; 5 cycles Chargement DATA REGISTER ; 4 cycles Shift DATA REGISTER ; 6 cycles ; 2 cycles ; 6 cycles ; 2 cycles ; 3 cycles ; 4 cycles -- TOTAL 32 CYCLES ------------- </TD> </TR> <TR> <TD COLSPAN="4" CLASS="PARAG1">Pendant cette routine A est chargΘ avec le dernier close marker : $EB. </TD></TR> <TR> <TD COLSPAN="4" CLASS="PARAG1K">ECRITURE DE $EB </TD> </TR> <TR> <TD CLASS="PARAG1K"> WNIBL9 </TD> <TD CLASS="PARAG1K"> STA $C08D,X ORA $C08C,X RTS LDA #$EB JSR WNIBL9 CLC PHA PLA </TD> <TD CLASS="PARAG1K"> ; 5 cycles Chargement DATA REGISTER ; 4 cycles Shift DATA REGISTER ; 6 cycles ; 2 cycles ; 6 cycles ; 2 cycles ; 3 cycles ; 4 cycles -- TOTAL 32 CYCLES ------------- </TD> </TR> <TR> <TD COLSPAN="4" CLASS="PARAG1">Pendant cette routine A est chargΘ avec $FF. </TD></TR> <TR> <TD COLSPAN="4" CLASS="PARAG1K">ECRITURE D'UN $FF TERMINAL (enfin presque...) </TD> </TR> <TR> <TD CLASS="PARAG1K"> </TD> <TD CLASS="PARAG1K"> STA $C08D,X ORA $C08C,X RTS LDA C08E,X LDA C08C,X RTS </TD> <TD CLASS="PARAG1K"> ; 5 cycles Chargement DATA REGISTER ; 4 cycles Shift DATA REGISTER ; 6 cycles ; ArrΩt de l'Θcriture -- TOTAL 15 CYCLES !!! ------------- </TD> </TR> <TR> <TD COLSPAN="4" CLASS="PARAG1">Lα encore on constate que ce $FF n'est pas Θcrit en 32 cycles, mais cela n'a aucune importance car il n'est pas testΘ en relecture. Etonnant ce DOS 3.3 !?. </TD></TR> <TR> <TD COLSPAN="4" height="10"></TD> </tr> <TR><TD COLSPAN="4" > <HR color="BLUE"></td> </TR> <TR> <TD COLSPAN="4"> <CENTER> <A HREF="javascript:history.back()"> <IMG SRC="../THEMAS/DIVERS/JSBACK.PNG"></A> <A HREF="DISKIITECH.HTM" > <IMG SRC="../THEMAS/DIVERS/HOMESITE.PNG"></A> </CENTER></TD> </TR> </TABLE></CENTER> </BODY> </HTML>