home *** CD-ROM | disk | FTP | other *** search
/ Education Sampler 1992 [NeXTSTEP] / Education_1992_Sampler.iso / NeXT / GnuSource / cc-61.0.1 / cc / config / tahoe.md < prev    next >
Text File  |  1991-06-03  |  55KB  |  2,179 lines
  1. ;;- Machine description for GNU compiler
  2. ;;- Tahoe version
  3. ;;   Copyright (C) 1989 Free Software Foundation, Inc.
  4.  
  5. ;; This file is part of GNU CC.
  6.  
  7. ;; GNU CC is free software; you can redistribute it and/or modify
  8. ;; it under the terms of the GNU General Public License as published by
  9. ;; the Free Software Foundation; either version 2, or (at your option)
  10. ;; any later version.
  11.  
  12. ;; GNU CC is distributed in the hope that it will be useful,
  13. ;; but WITHOUT ANY WARRANTY; without even the implied warranty of
  14. ;; MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15. ;; GNU General Public License for more details.
  16.  
  17. ;; You should have received a copy of the GNU General Public License
  18. ;; along with GNU CC; see the file COPYING.  If not, write to
  19. ;; the Free Software Foundation, 675 Mass Ave, Cambridge, MA 02139, USA.
  20.  
  21.  
  22. ; File: tahoe.md
  23. ;
  24. ; Original port made at the University of Buffalo by Devon Bowen,
  25. ; Dale Wiles and Kevin Zachmann.
  26. ;
  27. ; Piet van Oostrum (piet@cs.ruu.nl) made adaptions for HCX/UX, fixed
  28. ; some bugs and made some improvements (hopefully).
  29. ;
  30. ; Mail bugs reports or fixes to:    gcc@cs.buffalo.edu
  31.  
  32.  
  33. ; movdi must call the output_move_double routine to move it around since
  34. ; the tahoe doesn't efficiently support 8 bit moves.
  35.  
  36. (define_insn "movdi"
  37.   [(set (match_operand:DI 0 "general_operand" "=g")
  38.     (match_operand:DI 1 "general_operand" "g"))]
  39.   ""
  40.   "*
  41. {
  42.   CC_STATUS_INIT;
  43.   return output_move_double (operands);
  44. }")
  45.  
  46.  
  47. ; the trick in the movsi is accessing the contents of the sp register.  The
  48. ; tahoe doesn't allow you to access it directly so you have to access the
  49. ; address of the top of the stack instead.
  50.  
  51. (define_insn "movsi"
  52.   [(set (match_operand:SI 0 "general_operand" "=g")
  53.     (match_operand:SI 1 "general_operand" "g"))]
  54.   ""
  55.   "*
  56. {
  57.    rtx link;
  58.    if (operands[1] == const1_rtx
  59.       && (link = find_reg_note (insn, REG_WAS_0, 0))
  60.       && ! XEXP (link, 0)->volatil
  61.       && GET_CODE (XEXP (link, 0)) != NOTE
  62.       && no_labels_between_p (XEXP (link, 0), insn))
  63.     return \"incl %0\";
  64.    if (GET_CODE (operands[1]) == SYMBOL_REF || GET_CODE (operands[1]) == CONST)
  65.     {
  66.       if (push_operand (operands[0], SImode))
  67.     return \"pushab %a1\";
  68.       return \"movab %a1,%0\";
  69.     }
  70.   if (operands[1] == const0_rtx)
  71.     return \"clrl %0\";
  72.   if (push_operand (operands[0], SImode))
  73.     return \"pushl %1\";
  74.   if (GET_CODE(operands[1]) == REG && REGNO(operands[1]) == 14)
  75.     return \"moval (sp),%0\";
  76.   return \"movl %1,%0\";
  77. }")
  78.  
  79.  
  80. (define_insn "movhi"
  81.   [(set (match_operand:HI 0 "general_operand" "=g")
  82.     (match_operand:HI 1 "general_operand" "g"))]
  83.   ""
  84.   "*
  85. {
  86.  rtx link;
  87.  if (operands[1] == const1_rtx
  88.      && (link = find_reg_note (insn, REG_WAS_0, 0))
  89.      && ! XEXP (link, 0)->volatil
  90.      && GET_CODE (XEXP (link, 0)) != NOTE
  91.      && no_labels_between_p (XEXP (link, 0), insn))
  92.     return \"incw %0\";
  93.   if (operands[1] == const0_rtx)
  94.     return \"clrw %0\";
  95.   return \"movw %1,%0\";
  96. }")
  97.  
  98.  
  99. (define_insn "movqi"
  100.   [(set (match_operand:QI 0 "general_operand" "=g")
  101.     (match_operand:QI 1 "general_operand" "g"))]
  102.   ""
  103.   "*
  104. {
  105.   if (operands[1] == const0_rtx)
  106.     return \"clrb %0\";
  107.   return \"movb %1,%0\";
  108. }")
  109.  
  110.  
  111. ; movsf has three cases since they can move from one place to another
  112. ; or to/from the fpp and since different instructions are needed for
  113. ; each case.  The fpp related instructions don't set the flags properly.
  114.  
  115. (define_insn "movsf"
  116.   [(set (match_operand:SF 0 "general_operand" "=g,=a,=g")
  117.     (match_operand:SF 1 "general_operand" "g,g,a"))]
  118.   ""
  119.   "*
  120. {
  121.   CC_STATUS_INIT;
  122.   switch (which_alternative)
  123.     {
  124.     case 0: return \"movl %1,%0\";
  125.     case 1: return \"ldf %1\";
  126.     case 2: return \"stf %0\";
  127.    }
  128. }")
  129.  
  130.  
  131. ; movdf has a number of different cases.  If it's going to or from
  132. ; the fpp, use the special instructions to do it.  If not, use the
  133. ; output_move_double function.
  134.  
  135. (define_insn "movdf"
  136.   [(set (match_operand:DF 0 "general_operand" "=a,=g,?=g")
  137.     (match_operand:DF 1 "general_operand" "g,a,g"))]
  138.   ""
  139.   "*
  140. {
  141.   CC_STATUS_INIT;
  142.   switch (which_alternative)
  143.     {
  144.     case 0:
  145.       return \"ldd %1\";
  146.     case 1:
  147.       if (push_operand (operands[0], DFmode))
  148.         return \"pushd\";
  149.       else
  150.         return \"std %0\";
  151.     case 2:
  152.       return output_move_double (operands);
  153.    }
  154. }")
  155.  
  156.  
  157. ;========================================================================
  158. ; The tahoe has the following semantics for byte (and similar for word)
  159. ; operands: if the operand is a register or immediate, it takes the full 32
  160. ; bit operand, if the operand is memory, it sign-extends the byte.  The
  161. ; operation is performed on the 32 bit values.  If the destination is a
  162. ; register, the full 32 bit result is stored, if the destination is memory,
  163. ; of course only the low part is stored.  The condition code is based on the
  164. ; 32 bit operation.  Only on the movz instructions the byte from memory is
  165. ; zero-extended rather than sign-extended.
  166.  
  167. ; This means that for arithmetic instructions we can use addb etc.  to
  168. ; perform a long add from a signed byte from memory to a register.  Of
  169. ; course this would also work for logical operations, but that doesn't seem
  170. ; very useful.
  171.  
  172. (define_insn ""
  173.   [(set (match_operand:SI 0 "register_operand" "=r")
  174.     (plus:SI (sign_extend:SI (match_operand:QI 1 "memory_operand" "m"))
  175.          (sign_extend:SI (match_operand:QI 2 "memory_operand" "m"))))]
  176.   ""
  177.   "addb3 %1,%2,%0")
  178.  
  179. (define_insn ""
  180.   [(set (match_operand:SI 0 "register_operand" "=r")
  181.     (plus:SI (match_operand:SI 1 "nonmemory_operand" "%ri")
  182.          (sign_extend:SI (match_operand:QI 2 "memory_operand" "m"))))]
  183.   ""
  184.   "*
  185. {
  186.   if (rtx_equal_p (operands[0], operands[1]))
  187.     return \"addb2 %2,%0\";
  188.   return \"addb3 %1,%2,%0\";
  189. }")
  190.  
  191. ; We can also consider the result to be a half integer
  192.  
  193. (define_insn ""
  194.   [(set (match_operand:HI 0 "register_operand" "=r")
  195.     (plus:HI (sign_extend:HI (match_operand:QI 1 "memory_operand" "m"))
  196.          (sign_extend:HI (match_operand:QI 2 "memory_operand" "m"))))]
  197.   ""
  198.   "addb3 %1,%2,%0")
  199.  
  200. (define_insn ""
  201.   [(set (match_operand:HI 0 "register_operand" "=r")
  202.     (plus:HI (match_operand:HI 1 "nonmemory_operand" "%ri")
  203.          (sign_extend:HI (match_operand:QI 2 "memory_operand" "m"))))]
  204.   ""
  205.   "*
  206. {
  207.   if (rtx_equal_p (operands[0], operands[1]))
  208.     return \"addb2 %2,%0\";
  209.   return \"addb3 %1,%2,%0\";
  210. }")
  211.  
  212. ; The same applies to words (HI)
  213.  
  214. (define_insn ""
  215.   [(set (match_operand:SI 0 "register_operand" "=r")
  216.     (plus:SI (sign_extend:SI (match_operand:HI 1 "memory_operand" "m"))
  217.          (sign_extend:SI (match_operand:HI 2 "memory_operand" "m"))))]
  218.   ""
  219.   "addw3 %1,%2,%0")
  220.  
  221. (define_insn ""
  222.   [(set (match_operand:SI 0 "register_operand" "=r")
  223.     (plus:SI (match_operand:SI 1 "nonmemory_operand" "%ri")
  224.          (sign_extend:SI (match_operand:HI 2 "memory_operand" "m"))))]
  225.   ""
  226.   "*
  227. {
  228.   if (rtx_equal_p (operands[0], operands[1]))
  229.     return \"addw2 %2,%0\";
  230.   return \"addw3 %1,%2,%0\";
  231. }")
  232.  
  233. ; ======================= Now for subtract ==============================
  234.  
  235. (define_insn ""
  236.   [(set (match_operand:SI 0 "register_operand" "=r")
  237.     (minus:SI (sign_extend:SI (match_operand:QI 1 "memory_operand" "m"))
  238.           (sign_extend:SI (match_operand:QI 2 "memory_operand" "m"))))]
  239.   ""
  240.   "subb3 %2,%1,%0")
  241.  
  242. (define_insn ""
  243.   [(set (match_operand:SI 0 "register_operand" "=r")
  244.     (minus:SI (match_operand:SI 1 "nonmemory_operand" "ri")
  245.           (sign_extend:SI (match_operand:QI 2 "memory_operand" "m"))))]
  246.   ""
  247.   "*
  248. {
  249.   if (rtx_equal_p (operands[0], operands[1]))
  250.     return \"subb2 %2,%0\";
  251.   return \"subb3 %2,%1,%0\";
  252. }")
  253.  
  254. (define_insn ""
  255.   [(set (match_operand:SI 0 "register_operand" "=r")
  256.     (minus:SI (sign_extend:SI (match_operand:QI 1 "memory_operand" "m"))
  257.           (match_operand:SI 2 "nonmemory_operand" "ri")))]
  258.   ""
  259.   "subb3 %2,%1,%0")
  260.  
  261. ; We can also consider the result to be a half integer
  262.  
  263. (define_insn ""
  264.   [(set (match_operand:HI 0 "register_operand" "=r")
  265.     (minus:HI (sign_extend:HI (match_operand:QI 1 "memory_operand" "m"))
  266.          (sign_extend:HI (match_operand:QI 2 "memory_operand" "m"))))]
  267.   ""
  268.   "subb3 %2,%1,%0")
  269.  
  270. (define_insn ""
  271.   [(set (match_operand:HI 0 "register_operand" "=r")
  272.     (minus:HI (match_operand:HI 1 "nonmemory_operand" "%ri")
  273.          (sign_extend:HI (match_operand:QI 2 "memory_operand" "m"))))]
  274.   ""
  275.   "*
  276. {
  277.   if (rtx_equal_p (operands[0], operands[1]))
  278.     return \"subb2 %2,%0\";
  279.   return \"subb3 %2,%1,%0\";
  280. }")
  281.  
  282. (define_insn ""
  283.   [(set (match_operand:HI 0 "register_operand" "=r")
  284.     (minus:HI (sign_extend:HI (match_operand:QI 1 "memory_operand" "m"))
  285.          (match_operand:HI 2 "nonmemory_operand" "ri")))]
  286.   ""
  287.   "subb3 %2,%1,%0")
  288.  
  289. ; The same applies to words (HI)
  290.  
  291. (define_insn ""
  292.   [(set (match_operand:SI 0 "register_operand" "=r")
  293.     (minus:SI (sign_extend:SI (match_operand:HI 1 "memory_operand" "m"))
  294.           (sign_extend:SI (match_operand:HI 2 "memory_operand" "m"))))]
  295.   ""
  296.   "subw3 %2,%1,%0")
  297.  
  298. (define_insn ""
  299.   [(set (match_operand:SI 0 "register_operand" "=r")
  300.     (minus:SI (match_operand:SI 1 "nonmemory_operand" "ri")
  301.          (sign_extend:SI (match_operand:HI 2 "memory_operand" "m"))))]
  302.   ""
  303.   "*
  304. {
  305.   if (rtx_equal_p (operands[0], operands[1]))
  306.     return \"subw2 %2,%0\";
  307.   return \"subw3 %2,%1,%0\";
  308. }")
  309.  
  310. (define_insn ""
  311.   [(set (match_operand:SI 0 "register_operand" "=r")
  312.     (minus:SI (sign_extend:SI (match_operand:HI 1 "memory_operand" "m"))
  313.           (match_operand:SI 2 "nonmemory_operand" "ri")))]
  314.   ""
  315.   "subw3 %2,%1,%0")
  316.  
  317. ; ======================= Now for neg ==============================
  318.  
  319. (define_insn ""
  320.   [(set (match_operand:SI 0 "register_operand" "=r")
  321.     (neg:SI (sign_extend:SI (match_operand:QI 1 "memory_operand" "m"))))]
  322.   ""
  323.   "mnegb %1,%0")
  324.  
  325. (define_insn ""
  326.   [(set (match_operand:HI 0 "register_operand" "=r")
  327.     (neg:HI (sign_extend:HI (match_operand:QI 1 "memory_operand" "m"))))]
  328.   ""
  329.   "mnegb %1,%0")
  330.  
  331. (define_insn ""
  332.   [(set (match_operand:SI 0 "register_operand" "=r")
  333.     (neg:SI (sign_extend:SI (match_operand:HI 1 "memory_operand" "m"))))]
  334.   ""
  335.   "mnegw %1,%0")
  336.  
  337. ;========================================================================
  338.  
  339.  
  340. (define_insn "addsi3"
  341.   [(set (match_operand:SI 0 "general_operand" "=g")
  342.     (plus:SI (match_operand:SI 1 "general_operand" "g")
  343.          (match_operand:SI 2 "general_operand" "g")))]
  344.   ""
  345.   "*
  346. {
  347.   if (rtx_equal_p (operands[0], operands[1]))
  348.     {
  349.       if (operands[2] == const1_rtx)
  350.     return \"incl %0\";
  351.       if (GET_CODE (operands[2]) == CONST_INT
  352.       && INTVAL (operands[2]) == -1)
  353.     return \"decl %0\";
  354.       if (GET_CODE (operands[2]) == CONST_INT
  355.       && (unsigned) (- INTVAL (operands[2])) < 64)
  356.     return \"subl2 $%n2,%0\";
  357.       return \"addl2 %2,%0\";
  358.     }
  359.   if (rtx_equal_p (operands[0], operands[2]))
  360.     return \"addl2 %1,%0\";
  361.   if (GET_CODE (operands[2]) == CONST_INT
  362.       && GET_CODE (operands[1]) == REG)
  363.     {
  364.       if (push_operand (operands[0], SImode))
  365.         return \"pushab %c2(%1)\";
  366.       return \"movab %c2(%1),%0\";
  367.     }
  368.   if (GET_CODE (operands[2]) == CONST_INT
  369.       && (unsigned) (- INTVAL (operands[2])) < 64)
  370.     return \"subl3 $%n2,%1,%0\";
  371.   return \"addl3 %1,%2,%0\";
  372. }")
  373.  
  374.  
  375. (define_insn "addhi3"
  376.   [(set (match_operand:HI 0 "general_operand" "=g")
  377.     (plus:HI (match_operand:HI 1 "general_operand" "g")
  378.          (match_operand:HI 2 "general_operand" "g")))]
  379.   ""
  380.   "*
  381. {
  382.   if (rtx_equal_p (operands[0], operands[1]))
  383.     {
  384.       if (operands[2] == const1_rtx)
  385.     return \"incw %0\";
  386.       if (GET_CODE (operands[2]) == CONST_INT
  387.       && INTVAL (operands[2]) == -1)
  388.     return \"decw %0\";
  389.       if (GET_CODE (operands[2]) == CONST_INT
  390.       && (unsigned) (- INTVAL (operands[2])) < 64)
  391.     return \"subw2 $%n2,%0\";
  392.       return \"addw2 %2,%0\";
  393.     }
  394.   if (rtx_equal_p (operands[0], operands[2]))
  395.     return \"addw2 %1,%0\";
  396.   if (GET_CODE (operands[2]) == CONST_INT
  397.       && (unsigned) (- INTVAL (operands[2])) < 64)
  398.     return \"subw3 $%n2,%1,%0\";
  399.   return \"addw3 %1,%2,%0\";
  400. }")
  401.  
  402.  
  403. (define_insn "addqi3"
  404.   [(set (match_operand:QI 0 "general_operand" "=g")
  405.     (plus:QI (match_operand:QI 1 "general_operand" "g")
  406.          (match_operand:QI 2 "general_operand" "g")))]
  407.   ""
  408.   "*
  409. {
  410.   if (rtx_equal_p (operands[0], operands[1]))
  411.     {
  412.       if (operands[2] == const1_rtx)
  413.     return \"incb %0\";
  414.       if (GET_CODE (operands[2]) == CONST_INT
  415.       && INTVAL (operands[2]) == -1)
  416.     return \"decb %0\";
  417.       if (GET_CODE (operands[2]) == CONST_INT
  418.       && (unsigned) (- INTVAL (operands[2])) < 64)
  419.     return \"subb2 $%n2,%0\";
  420.       return \"addb2 %2,%0\";
  421.     }
  422.   if (rtx_equal_p (operands[0], operands[2]))
  423.     return \"addb2 %1,%0\";
  424.   if (GET_CODE (operands[2]) == CONST_INT
  425.       && (unsigned) (- INTVAL (operands[2])) < 64)
  426.     return \"subb3 $%n2,%1,%0\";
  427.   return \"addb3 %1,%2,%0\";
  428. }")
  429.  
  430. ; addsf3 can only add into the fpp register since the fpp is treated
  431. ; as a separate unit in the machine.  It also doesn't set the flags at
  432. ; all.
  433.  
  434. (define_insn "addsf3"
  435.   [(set (match_operand:SF 0 "register_operand" "=a")
  436.     (plus:SF (match_operand:SF 1 "register_operand" "%0")
  437.          (match_operand:SF 2 "general_operand" "g")))]
  438.   ""
  439.   "*
  440. {
  441.   CC_STATUS_INIT;
  442.   return \"addf %2\";
  443. }")
  444.  
  445.  
  446. ; adddf3 can only add into the fpp reg since the fpp is treated as a
  447. ; separate entity.  Doubles can only be read from a register or memory
  448. ; since a double is not an immediate mode.  Flags are not set by this
  449. ; instruction.
  450.  
  451. (define_insn "adddf3"
  452.   [(set (match_operand:DF 0 "register_operand" "=a")
  453.     (plus:DF (match_operand:DF 1 "register_operand" "%0")
  454.          (match_operand:DF 2 "general_operand" "rm")))]
  455.   ""
  456.   "*
  457. {
  458.   CC_STATUS_INIT;
  459.   return \"addd %2\";
  460. }")
  461.  
  462.  
  463. ; Subtraction from the sp (needed by the built in alloc funtion) needs
  464. ; to be different since the sp cannot be directly read on the tahoe.
  465. ; If it's a simple constant, you just use displacment.  Otherwise, you
  466. ; push the sp, and then do the subtraction off the stack.
  467.  
  468. (define_insn "subsi3"
  469.   [(set (match_operand:SI 0 "general_operand" "=g")
  470.     (minus:SI (match_operand:SI 1 "general_operand" "g")
  471.           (match_operand:SI 2 "general_operand" "g")))]
  472.   ""
  473.   "*
  474. {
  475.   if (rtx_equal_p (operands[0], operands[1]))
  476.     {
  477.       if (operands[2] == const1_rtx)
  478.     return \"decl %0\";
  479.       if (GET_CODE(operands[0]) == REG && REGNO(operands[0]) == 14)
  480.         {
  481.       if (GET_CODE(operands[2]) == CONST_INT)
  482.         return \"movab %n2(sp),sp\";
  483.       else
  484.         return \"pushab (sp)\;subl3 %2,(sp),sp\";
  485.     }
  486.       return \"subl2 %2,%0\";
  487.     }
  488.   if (rtx_equal_p (operands[1], operands[2]))
  489.     return \"clrl %0\";
  490.   return \"subl3 %2,%1,%0\";
  491. }")
  492.  
  493.  
  494. (define_insn "subhi3"
  495.   [(set (match_operand:HI 0 "general_operand" "=g")
  496.     (minus:HI (match_operand:HI 1 "general_operand" "g")
  497.           (match_operand:HI 2 "general_operand" "g")))]
  498.   ""
  499.   "*
  500. {
  501.   if (rtx_equal_p (operands[0], operands[1]))
  502.     {
  503.       if (operands[2] == const1_rtx)
  504.     return \"decw %0\";
  505.       return \"subw2 %2,%0\";
  506.     }
  507.   if (rtx_equal_p (operands[1], operands[2]))
  508.     return \"clrw %0\";
  509.   return \"subw3 %2,%1,%0\";
  510. }")
  511.  
  512.  
  513. (define_insn "subqi3"
  514.   [(set (match_operand:QI 0 "general_operand" "=g")
  515.     (minus:QI (match_operand:QI 1 "general_operand" "g")
  516.           (match_operand:QI 2 "general_operand" "g")))]
  517.   ""
  518.   "*
  519. {
  520.   if (rtx_equal_p (operands[0], operands[1]))
  521.     {
  522.       if (operands[2] == const1_rtx)
  523.     return \"decb %0\";
  524.       return \"subb2 %2,%0\";
  525.     }
  526.   if (rtx_equal_p (operands[1], operands[2]))
  527.     return \"clrb %0\";
  528.   return \"subb3 %2,%1,%0\";
  529. }")
  530.  
  531.  
  532. ; subsf3 can only subtract into the fpp accumulator due to the way
  533. ; the fpp reg is limited by the instruction set.  This also doesn't
  534. ; bother setting up flags.
  535.  
  536. (define_insn "subsf3"
  537.   [(set (match_operand:SF 0 "register_operand" "=a")
  538.     (minus:SF (match_operand:SF 1 "register_operand" "0")
  539.           (match_operand:SF 2 "general_operand" "g")))]
  540.   ""
  541.   "*
  542. {
  543.   CC_STATUS_INIT;
  544.   return \"subf %2\";
  545. }")
  546.  
  547.  
  548. ; subdf3 is set up to subtract into the fpp reg due to limitations
  549. ; of the fpp instruction set.  Doubles can not be immediate.  This
  550. ; instruction does not set the flags.
  551.  
  552. (define_insn "subdf3"
  553.   [(set (match_operand:DF 0 "register_operand" "=a")
  554.     (minus:DF (match_operand:DF 1 "register_operand" "0")
  555.           (match_operand:DF 2 "general_operand" "rm")))]
  556.   ""
  557.   "*
  558. {
  559.   CC_STATUS_INIT;
  560.   return \"subd %2\";
  561. }")
  562.  
  563.  
  564. (define_insn "mulsi3"
  565.   [(set (match_operand:SI 0 "general_operand" "=g")
  566.     (mult:SI (match_operand:SI 1 "general_operand" "g")
  567.          (match_operand:SI 2 "general_operand" "g")))]
  568.   ""
  569.   "*
  570. {
  571.   if (rtx_equal_p (operands[0], operands[1]))
  572.     return \"mull2 %2,%0\";
  573.   if (rtx_equal_p (operands[0], operands[2]))
  574.     return \"mull2 %1,%0\";
  575.   return \"mull3 %1,%2,%0\";
  576. }")
  577.  
  578.  
  579. ; mulsf3 can only multiply into the fpp accumulator due to limitations
  580. ; of the fpp.  It also does not set the condition codes properly.
  581.  
  582. (define_insn "mulsf3"
  583.   [(set (match_operand:SF 0 "register_operand" "=a")
  584.     (mult:SF (match_operand:SF 1 "register_operand" "%0")
  585.          (match_operand:SF 2 "general_operand" "g")))]
  586.   ""
  587.   "*
  588. {
  589.   CC_STATUS_INIT;
  590.   return \"mulf %2\";
  591. }")
  592.  
  593.  
  594. ; muldf3 can only multiply into the fpp reg since the fpp is limited
  595. ; from the rest.  Doubles may not be immediate mode.  This does not set
  596. ; the flags like gcc would expect.
  597.  
  598. (define_insn "muldf3"
  599.   [(set (match_operand:DF 0 "register_operand" "=a")
  600.     (mult:DF (match_operand:DF 1 "register_operand" "%0")
  601.          (match_operand:DF 2 "general_operand" "rm")))]
  602.   ""
  603.   "*
  604. {
  605.   CC_STATUS_INIT;
  606.   return \"muld %2\";
  607. }")
  608.  
  609.  
  610.  
  611. (define_insn "divsi3"
  612.   [(set (match_operand:SI 0 "general_operand" "=g")
  613.     (div:SI (match_operand:SI 1 "general_operand" "g")
  614.         (match_operand:SI 2 "general_operand" "g")))]
  615.   ""
  616.   "*
  617. {
  618.   if (rtx_equal_p (operands[1], operands[2]))
  619.     return \"movl $1,%0\";
  620.   if (operands[1] == const0_rtx)
  621.     return \"clrl %0\";
  622.   if (GET_CODE (operands[2]) == CONST_INT
  623.       && INTVAL (operands[2]) == -1)
  624.     return \"mnegl %1,%0\";
  625.   if (rtx_equal_p (operands[0], operands[1]))
  626.     return \"divl2 %2,%0\";
  627.   return \"divl3 %2,%1,%0\";
  628. }")
  629.  
  630.  
  631. ; divsf3 must divide into the fpp accumulator.  Flags are not set by
  632. ; this instruction, so they are cleared.
  633.  
  634. (define_insn "divsf3"
  635.   [(set (match_operand:SF 0 "register_operand" "=a")
  636.     (div:SF (match_operand:SF 1 "register_operand" "0")
  637.         (match_operand:SF 2 "general_operand" "g")))]
  638.   ""
  639.   "*
  640. {
  641.   CC_STATUS_INIT;
  642.   return \"divf %2\";
  643. }")
  644.  
  645.  
  646. ; divdf3 also must divide into the fpp reg so optimization isn't
  647. ; possible.  Note that doubles cannot be immediate.  The flags here
  648. ; are not set correctly so they must be ignored.
  649.  
  650. (define_insn "divdf3"
  651.   [(set (match_operand:DF 0 "register_operand" "=a")
  652.     (div:DF (match_operand:DF 1 "register_operand" "0")
  653.         (match_operand:DF 2 "general_operand" "rm")))]
  654.   ""
  655.   "*
  656. {
  657.   CC_STATUS_INIT;
  658.   return \"divd %2\";
  659. }")
  660.  
  661.  
  662.  
  663. (define_insn "andsi3"
  664.   [(set (match_operand:SI 0 "general_operand" "=g")
  665.     (and:SI (match_operand:SI 1 "general_operand" "g")
  666.         (match_operand:SI 2 "general_operand" "g")))]
  667.   ""
  668.   "*
  669. {
  670.   if (rtx_equal_p (operands[0], operands[1]))
  671.     return \"andl2 %2,%0\";
  672.   if (rtx_equal_p (operands[0], operands[2]))
  673.     return \"andl2 %1,%0\";
  674.   return \"andl3 %2,%1,%0\";
  675. }")
  676.  
  677.  
  678.  
  679. (define_insn "andhi3"
  680.   [(set (match_operand:HI 0 "general_operand" "=g")
  681.     (and:HI (match_operand:HI 1 "general_operand" "g")
  682.         (match_operand:HI 2 "general_operand" "g")))]
  683.   ""
  684.   "*
  685. {
  686.   if (rtx_equal_p (operands[0], operands[1]))
  687.     return \"andw2 %2,%0\";
  688.   if (rtx_equal_p (operands[0], operands[2]))
  689.     return \"andw2 %1,%0\";
  690.   return \"andw3 %2,%1,%0\";
  691. }")
  692.  
  693.  
  694. (define_insn "andqi3"
  695.   [(set (match_operand:QI 0 "general_operand" "=g")
  696.     (and:QI (match_operand:QI 1 "general_operand" "g")
  697.         (match_operand:QI 2 "general_operand" "g")))]
  698.   ""
  699.   "*
  700. {
  701.   if (rtx_equal_p (operands[0], operands[1]))
  702.     return \"andb2 %2,%0\";
  703.   if (rtx_equal_p (operands[0], operands[2]))
  704.     return \"andb2 %1,%0\";
  705.   return \"andb3 %2,%1,%0\";
  706. }")
  707.  
  708.  
  709. (define_insn "iorsi3"
  710.   [(set (match_operand:SI 0 "general_operand" "=g")
  711.     (ior:SI (match_operand:SI 1 "general_operand" "g")
  712.         (match_operand:SI 2 "general_operand" "g")))]
  713.   ""
  714.   "*
  715. {
  716.   if (rtx_equal_p (operands[0], operands[1]))
  717.     return \"orl2 %2,%0\";
  718.   if (rtx_equal_p (operands[0], operands[2]))
  719.     return \"orl2 %1,%0\";
  720.   return \"orl3 %2,%1,%0\";
  721. }")
  722.  
  723.  
  724.  
  725. (define_insn "iorhi3"
  726.   [(set (match_operand:HI 0 "general_operand" "=g")
  727.     (ior:HI (match_operand:HI 1 "general_operand" "g")
  728.         (match_operand:HI 2 "general_operand" "g")))]
  729.   ""
  730.   "*
  731. {
  732.   if (rtx_equal_p (operands[0], operands[1]))
  733.     return \"orw2 %2,%0\";
  734.   if (rtx_equal_p (operands[0], operands[2]))
  735.     return \"orw2 %1,%0\";
  736.   return \"orw3 %2,%1,%0\";
  737. }")
  738.  
  739.  
  740.  
  741. (define_insn "iorqi3"
  742.   [(set (match_operand:QI 0 "general_operand" "=g")
  743.     (ior:QI (match_operand:QI 1 "general_operand" "g")
  744.         (match_operand:QI 2 "general_operand" "g")))]
  745.   ""
  746.   "*
  747. {
  748.   if (rtx_equal_p (operands[0], operands[1]))
  749.     return \"orb2 %2,%0\";
  750.   if (rtx_equal_p (operands[0], operands[2]))
  751.     return \"orb2 %1,%0\";
  752.   return \"orb3 %2,%1,%0\";
  753. }")
  754.  
  755.  
  756. (define_insn "xorsi3"
  757.   [(set (match_operand:SI 0 "general_operand" "=g")
  758.     (xor:SI (match_operand:SI 1 "general_operand" "g")
  759.         (match_operand:SI 2 "general_operand" "g")))]
  760.   ""
  761.   "*
  762. {
  763.   if (rtx_equal_p (operands[0], operands[1]))
  764.     return \"xorl2 %2,%0\";
  765.   if (rtx_equal_p (operands[0], operands[2]))
  766.     return \"xorl2 %1,%0\";
  767.   return \"xorl3 %2,%1,%0\";
  768. }")
  769.  
  770.  
  771. (define_insn "xorhi3"
  772.   [(set (match_operand:HI 0 "general_operand" "=g")
  773.     (xor:HI (match_operand:HI 1 "general_operand" "g")
  774.         (match_operand:HI 2 "general_operand" "g")))]
  775.   ""
  776.   "*
  777. {
  778.   if (rtx_equal_p (operands[0], operands[1]))
  779.     return \"xorw2 %2,%0\";
  780.   if (rtx_equal_p (operands[0], operands[2]))
  781.     return \"xorw2 %1,%0\";
  782.   return \"xorw3 %2,%1,%0\";
  783. }")
  784.  
  785.  
  786. (define_insn "xorqi3"
  787.   [(set (match_operand:QI 0 "general_operand" "=g")
  788.     (xor:QI (match_operand:QI 1 "general_operand" "g")
  789.         (match_operand:QI 2 "general_operand" "g")))]
  790.   ""
  791.   "*
  792. {
  793.   if (rtx_equal_p (operands[0], operands[1]))
  794.     return \"xorb2 %2,%0\";
  795.   if (rtx_equal_p (operands[0], operands[2]))
  796.     return \"xorb2 %1,%0\";
  797.   return \"xorb3 %2,%1,%0\";
  798. }")
  799.  
  800.  
  801. ; shifts on the tahoe are expensive, try some magic first...
  802.  
  803. (define_insn "ashlsi3"
  804.   [(set (match_operand:SI 0 "general_operand" "=g")
  805.     (ashift:SI (match_operand:SI 1 "general_operand" "g")
  806.            (match_operand:QI 2 "general_operand" "g")))]
  807.   ""
  808.   "*
  809. {
  810.   if (GET_CODE(operands[2]) == REG)
  811.       return \"mull3 ___shtab[%2],%1,%0\";
  812.   /* if (GET_CODE(operands[2]) == REG)
  813.     if (rtx_equal_p (operands[0], operands[1]))
  814.       return \"mull2 ___shtab[%2],%1\";
  815.     else
  816.       return \"mull3 ___shtab[%2],%1,%0\"; */
  817.   if (GET_CODE(operands[1]) == REG)
  818.     {
  819.       if (operands[2] == const1_rtx)
  820.     {
  821.       CC_STATUS_INIT;
  822.       return \"movaw 0[%1],%0\";
  823.     }
  824.       if (GET_CODE(operands[2]) == CONST_INT && INTVAL(operands[2]) == 2)
  825.     {
  826.       CC_STATUS_INIT;
  827.       return \"moval 0[%1],%0\";
  828.     }
  829.     }
  830.   if (GET_CODE(operands[2]) != CONST_INT || INTVAL(operands[2]) == 1)
  831.     return \"shal %2,%1,%0\";
  832.   if (rtx_equal_p (operands[0], operands[1]))
  833.     return \"mull2 %s2,%1\";
  834.   else
  835.     return \"mull3 %s2,%1,%0\";
  836. }")
  837.  
  838.  
  839. (define_insn "ashrsi3"
  840.   [(set (match_operand:SI 0 "general_operand" "=g")
  841.     (ashiftrt:SI (match_operand:SI 1 "general_operand" "g")
  842.            (match_operand:QI 2 "general_operand" "g")))]
  843.   ""
  844.   "shar %2,%1,%0")
  845.  
  846.  
  847. ; shifts are very expensive, try some magic first...
  848.  
  849. (define_insn "lshlsi3"
  850.   [(set (match_operand:SI 0 "general_operand" "=g")
  851.     (lshift:SI (match_operand:SI 1 "general_operand" "g")
  852.            (match_operand:QI 2 "general_operand" "g")))]
  853.   ""
  854.   "*
  855. {
  856.   if (GET_CODE(operands[2]) == REG)
  857.       return \"mull3 ___shtab[%2],%1,%0\";
  858.   /* if (GET_CODE(operands[2]) == REG)
  859.   if (rtx_equal_p (operands[0], operands[1]))
  860.     return \"mull2 ___shtab[%2],%1\";
  861.   else
  862.     return \"mull3 ___shtab[%2],%1,%0\"; */
  863.   if (GET_CODE(operands[1]) == REG)
  864.     {
  865.       if (operands[2] == const1_rtx)
  866.         {
  867.       CC_STATUS_INIT;
  868.       return \"movaw 0[%1],%0\";
  869.     }
  870.       if (GET_CODE(operands[2]) == CONST_INT && INTVAL(operands[2]) == 2)
  871.         {
  872.       CC_STATUS_INIT;
  873.       return \"moval 0[%1],%0\";
  874.     }
  875.     }
  876.   if (GET_CODE(operands[2]) != CONST_INT || INTVAL(operands[2]) == 1)
  877.     return \"shll %2,%1,%0\";
  878.   if (rtx_equal_p (operands[0], operands[1]))
  879.     return \"mull2 %s2,%1\";
  880.   else
  881.     return \"mull3 %s2,%1,%0\";
  882. }")
  883.  
  884.  
  885. (define_insn "lshrsi3"
  886.   [(set (match_operand:SI 0 "general_operand" "=g")
  887.     (lshiftrt:SI (match_operand:SI 1 "general_operand" "g")
  888.            (match_operand:QI 2 "general_operand" "g")))]
  889.   ""
  890.   "shrl %2,%1,%0")
  891.  
  892.  
  893. (define_insn "negsi2"
  894.   [(set (match_operand:SI 0 "general_operand" "=g")
  895.     (neg:SI (match_operand:SI 1 "general_operand" "g")))]
  896.   ""
  897.   "mnegl %1,%0")
  898.  
  899.  
  900. (define_insn "neghi2"
  901.   [(set (match_operand:HI 0 "general_operand" "=g")
  902.     (neg:HI (match_operand:HI 1 "general_operand" "g")))]
  903.   ""
  904.   "mnegw %1,%0")
  905.  
  906.  
  907. (define_insn "negqi2"
  908.   [(set (match_operand:QI 0 "general_operand" "=g")
  909.     (neg:QI (match_operand:QI 1 "general_operand" "g")))]
  910.   ""
  911.   "mnegb %1,%0")
  912.  
  913.  
  914. ; negsf2 can only negate the value already in the fpp accumulator.
  915. ; The value remains in the fpp accumulator.  No flags are set.
  916.  
  917. (define_insn "negsf2"
  918.   [(set (match_operand:SF 0 "register_operand" "=a,=a")
  919.     (neg:SF (match_operand:SF 1 "register_operand" "a,g")))]
  920.   ""
  921.   "*
  922. {
  923.   CC_STATUS_INIT;
  924.   switch (which_alternative)
  925.     {
  926.     case 0: return \"negf\";
  927.     case 1: return \"lnf %1\";
  928.     }
  929. }")
  930.  
  931.  
  932. ; negdf2 can only negate the value already in the fpp accumulator.
  933. ; The value remains in the fpp accumulator.  No flags are set.
  934.  
  935. (define_insn "negdf2"
  936.   [(set (match_operand:DF 0 "register_operand" "=a,=a")
  937.     (neg:DF (match_operand:DF 1 "register_operand" "a,g")))]
  938.   ""
  939.   "*
  940. {
  941.   CC_STATUS_INIT;
  942.   switch (which_alternative)
  943.     {
  944.     case 0: return \"negd\";
  945.     case 1: return \"lnd %1\";
  946.     }
  947. }")
  948.  
  949.  
  950. ; sqrtsf2 tahoe can calculate the square root of a float in the
  951. ; fpp accumulator.  The answer remains in the fpp accumulator.  No
  952. ; flags are set by this function.
  953.  
  954. (define_insn "sqrtsf2"
  955.   [(set (match_operand:SF 0 "register_operand" "=a")
  956.     (sqrt:SF (match_operand:SF 1 "register_operand" "0")))]
  957.   ""
  958.   "*
  959. {
  960.   CC_STATUS_INIT;
  961.   return \"sqrtf\";
  962. }")
  963.  
  964.  
  965. ; ffssi2 tahoe instruction gives one less than gcc desired result for
  966. ; any given input.  So the increment is necessary here.
  967.  
  968. (define_insn "ffssi2"
  969.   [(set (match_operand:SI 0 "general_operand" "=g")
  970.     (ffs:SI (match_operand:SI 1 "general_operand" "g")))]
  971.   ""
  972.   "*
  973. {
  974.   if (push_operand(operands[0], SImode))
  975.     return \"ffs %1,%0\;incl (sp)\";
  976.   return \"ffs %1,%0\;incl %0\";
  977. }")
  978.  
  979.  
  980. (define_insn "one_cmplsi2"
  981.   [(set (match_operand:SI 0 "general_operand" "=g")
  982.     (not:SI (match_operand:SI 1 "general_operand" "g")))]
  983.   ""
  984.   "mcoml %1,%0")
  985.  
  986.  
  987. (define_insn "one_cmplhi2"
  988.   [(set (match_operand:HI 0 "general_operand" "=g")
  989.     (not:HI (match_operand:HI 1 "general_operand" "g")))]
  990.   ""
  991.   "mcomw %1,%0")
  992.  
  993.  
  994. (define_insn "one_cmplqi2"
  995.   [(set (match_operand:QI 0 "general_operand" "=g")
  996.     (not:QI (match_operand:QI 1 "general_operand" "g")))]
  997.   ""
  998.   "mcomb %1,%0")
  999.  
  1000.  
  1001. ; cmpsi works fine, but due to microcode problems, the tahoe doesn't
  1002. ; properly compare hi's and qi's.  Leaving them out seems to be acceptable
  1003. ; to the compiler, so they were left out.  Compares of the stack are
  1004. ; possible, though.
  1005.  
  1006. ; There are optimized cases possible, however.  These follow first.
  1007.  
  1008. (define_insn ""
  1009.   [(set (cc0)
  1010.     (compare (sign_extend:SI (match_operand:HI 0 "memory_operand" "m"))
  1011.            (sign_extend:SI (match_operand:HI 1 "memory_operand" "m"))))]
  1012.   ""
  1013.   "cmpw %0,%1")
  1014.  
  1015. (define_insn ""
  1016.   [(set (cc0)
  1017.     (compare (match_operand:SI 0 "nonmemory_operand" "ri")
  1018.            (sign_extend:SI (match_operand:HI 1 "memory_operand" "m"))))]
  1019.   ""
  1020.   "cmpw %0,%1")
  1021.  
  1022. (define_insn ""
  1023.   [(set (cc0)
  1024.     (compare (sign_extend:SI (match_operand:HI 0 "memory_operand" "m"))
  1025.            (match_operand:SI 1 "nonmemory_operand" "ri")))]
  1026.   ""
  1027.   "cmpw %0,%1")
  1028.  
  1029. ; zero-extended compares give the same result as sign-extended compares, if
  1030. ; the compare is unsigned.  Just see: if both operands are <65536 they are the
  1031. ; same in both cases.  If both are >=65536 the you effectively compare x+D
  1032. ; with y+D, where D=2**32-2**16, so the result is the same.  if x<65536 and
  1033. ; y>=65536 then you compare x with y+D, and in both cases the result is x<y.
  1034.  
  1035. (define_insn ""
  1036.   [(set (cc0)
  1037.     (compare (zero_extend:SI (match_operand:HI 0 "memory_operand" "m"))
  1038.            (zero_extend:SI (match_operand:HI 1 "memory_operand" "m"))))]
  1039.   "tahoe_cmp_check (insn, operands[0], 0)"
  1040.   "cmpw %0,%1")
  1041.  
  1042. (define_insn ""
  1043.   [(set (cc0)
  1044.     (compare (match_operand:SI 0 "immediate_operand" "i")
  1045.            (zero_extend:SI (match_operand:HI 1 "memory_operand" "m"))))]
  1046.   "tahoe_cmp_check(insn, operands[0], 65535)"
  1047.   "*
  1048. {
  1049.   if (INTVAL (operands[0]) > 32767)
  1050.     operands[0] = gen_rtx (CONST_INT, VOIDmode, INTVAL (operands[0]) + 0xffff0000);
  1051.   return \"cmpw %0,%1\";
  1052. }")
  1053.  
  1054. (define_insn ""
  1055.   [(set (cc0)
  1056.     (compare (zero_extend:SI (match_operand:HI 0 "memory_operand" "m"))
  1057.            (match_operand:SI 1 "immediate_operand" "i")))]
  1058.   "tahoe_cmp_check(insn, operands[1], 65535)"
  1059.   "*
  1060. {
  1061.   if (INTVAL (operands[1]) > 32767)
  1062.     operands[1] = gen_rtx (CONST_INT, VOIDmode, INTVAL (operands[1]) + 0xffff0000);
  1063.   return \"cmpw %0,%1\";
  1064. }")
  1065.  
  1066.  
  1067. (define_insn ""
  1068.   [(set (cc0)
  1069.     (compare (sign_extend:SI (match_operand:QI 0 "memory_operand" "m"))
  1070.            (sign_extend:SI (match_operand:QI 1 "memory_operand" "m"))))]
  1071.   ""
  1072.   "cmpb %0,%1")
  1073.  
  1074. (define_insn ""
  1075.   [(set (cc0)
  1076.     (compare (match_operand:SI 0 "nonmemory_operand" "ri")
  1077.            (sign_extend:SI (match_operand:QI 1 "memory_operand" "m"))))]
  1078.   ""
  1079.   "cmpb %0,%1")
  1080.  
  1081. (define_insn ""
  1082.   [(set (cc0)
  1083.     (compare (sign_extend:SI (match_operand:QI 0 "memory_operand" "m"))
  1084.            (match_operand:SI 1 "nonmemory_operand" "ri")))]
  1085.   ""
  1086.   "cmpb %0,%1")
  1087.  
  1088. ; zero-extended compares give the same result as sign-extended compares, if
  1089. ; the compare is unsigned.  Just see: if both operands are <128 they are the
  1090. ; same in both cases.  If both are >=128 the you effectively compare x+D
  1091. ; with y+D, where D=2**32-2**8, so the result is the same.  if x<128 and
  1092. ; y>=128 then you compare x with y+D, and in both cases the result is x<y.
  1093.  
  1094. (define_insn ""
  1095.   [(set (cc0)
  1096.     (compare (zero_extend:SI (match_operand:QI 0 "memory_operand" "m"))
  1097.            (zero_extend:SI (match_operand:QI 1 "memory_operand" "m"))))]
  1098.   "tahoe_cmp_check (insn, operands[0], 0)"
  1099.   "cmpb %0,%1")
  1100.  
  1101. (define_insn ""
  1102.   [(set (cc0)
  1103.     (compare (match_operand:SI 0 "immediate_operand" "i")
  1104.            (zero_extend:SI (match_operand:QI 1 "memory_operand" "m"))))]
  1105.   "tahoe_cmp_check(insn, operands[0], 255)"
  1106.   "*
  1107. {
  1108.   if (INTVAL (operands[0]) > 127)
  1109.     operands[0] = gen_rtx (CONST_INT, VOIDmode, INTVAL (operands[0]) + 0xffffff00);
  1110.   return \"cmpb %0,%1\";
  1111. }")
  1112.  
  1113. (define_insn ""
  1114.   [(set (cc0)
  1115.     (compare (zero_extend:SI (match_operand:QI 0 "memory_operand" "m"))
  1116.            (match_operand:SI 1 "immediate_operand" "i")))]
  1117.   "tahoe_cmp_check(insn, operands[1], 255)"
  1118.   "*
  1119. {
  1120.   if (INTVAL (operands[1]) > 127)
  1121.     operands[1] = gen_rtx (CONST_INT, VOIDmode, INTVAL (operands[1]) + 0xffffff00);
  1122.   return \"cmpb %0,%1\";
  1123. }")
  1124.  
  1125.  
  1126. (define_insn "cmpsi"
  1127.   [(set (cc0)
  1128.     (compare (match_operand:SI 0 "general_operand" "g")
  1129.              (match_operand:SI 1 "general_operand" "g")))]
  1130.   ""
  1131.   "cmpl %0,%1")
  1132.  
  1133.  
  1134. ; cmpsf similar to vax, but first operand is expected to be in the
  1135. ; fpp accumulator.
  1136.  
  1137. (define_insn "cmpsf"
  1138.   [(set (cc0)
  1139.     (compare (match_operand:SF 0 "general_operand" "a,g")
  1140.            (match_operand:SF 1 "general_operand" "g,g")))]
  1141.   ""
  1142.   "*
  1143. {
  1144.   switch (which_alternative)
  1145.     {
  1146.     case 0: return \"cmpf %1\";
  1147.     case 1: return \"cmpf2 %0,%1\";
  1148.     }
  1149. }")
  1150.  
  1151.  
  1152. ; cmpdf similar to vax, but first operand is expected to be in the
  1153. ; fpp accumulator.  Immediate doubles not allowed.
  1154.  
  1155. (define_insn "cmpdf"
  1156.   [(set (cc0)
  1157.     (compare (match_operand:DF 0 "general_operand" "a,rm")
  1158.            (match_operand:DF 1 "general_operand" "rm,rm")))]
  1159.   ""
  1160.   "*
  1161. {
  1162.   switch (which_alternative)
  1163.     {
  1164.     case 0: return \"cmpd %1\";
  1165.     case 1: return \"cmpd2 %0,%1\";
  1166.     }
  1167. }")
  1168.  
  1169.  
  1170.  
  1171. (define_insn "tstsi"
  1172.   [(set (cc0)
  1173.     (match_operand:SI 0 "general_operand" "g"))]
  1174.   ""
  1175.   "tstl %0")
  1176.  
  1177.  
  1178. ; small tests from memory are normal, but testing from registers doesn't
  1179. ; expand the data properly.  So test in this case does a convert and tests
  1180. ; the new register data from the stack.
  1181.  
  1182. ; First some special cases that do work
  1183.  
  1184.  
  1185. (define_insn ""
  1186.   [(set (cc0)
  1187.     (sign_extend:SI (match_operand:HI 0 "memory_operand" "m")))]
  1188.   ""
  1189.   "tstw %0")
  1190.  
  1191. (define_insn ""
  1192.   [(set (cc0)
  1193.     (zero_extend:SI (match_operand:HI 0 "memory_operand" "m")))]
  1194.   "tahoe_cmp_check (insn, operands[0], 0)"
  1195.   "tstw %0")
  1196.  
  1197.  
  1198. (define_insn "tsthi"
  1199.   [(set (cc0)
  1200.     (match_operand:HI 0 "extendable_operand" "m,!r"))]
  1201.   ""
  1202.   "*
  1203. {
  1204.   rtx xoperands[2];
  1205.   extern rtx tahoe_reg_conversion_loc;
  1206.   switch (which_alternative)
  1207.     {
  1208.     case 0:
  1209.       return \"tstw %0\";
  1210.     case 1:
  1211.       xoperands[0] = operands[0];
  1212.       xoperands[1] = tahoe_reg_conversion_loc;
  1213.       output_asm_insn (\"movl %0,%1\", xoperands);
  1214.       xoperands[1] = plus_constant (XEXP (tahoe_reg_conversion_loc, 0), 2);
  1215.       output_asm_insn (\"tstw %a1\", xoperands);
  1216.       return \"\";
  1217.     }
  1218. }")
  1219.  
  1220.  
  1221. (define_insn ""
  1222.   [(set (cc0)
  1223.     (sign_extend:SI (match_operand:QI 0 "memory_operand" "m")))]
  1224.   ""
  1225.   "tstb %0")
  1226.  
  1227. (define_insn ""
  1228.   [(set (cc0)
  1229.     (zero_extend:SI (match_operand:QI 0 "memory_operand" "m")))]
  1230.   "tahoe_cmp_check (insn, operands[0], 0)"
  1231.   "tstb %0")
  1232.  
  1233.  
  1234. (define_insn "tstqi"
  1235.   [(set (cc0)
  1236.     (match_operand:QI 0 "extendable_operand" "m,!r"))]
  1237.   ""
  1238.   "*
  1239. {
  1240.   rtx xoperands[2];
  1241.   extern rtx tahoe_reg_conversion_loc;
  1242.   switch (which_alternative)
  1243.     {
  1244.     case 0:
  1245.       return \"tstb %0\";
  1246.     case 1:
  1247.       xoperands[0] = operands[0];
  1248.       xoperands[1] = tahoe_reg_conversion_loc;
  1249.       output_asm_insn (\"movl %0,%1\", xoperands);
  1250.       xoperands[1] = plus_constant (XEXP (tahoe_reg_conversion_loc, 0), 3);
  1251.       output_asm_insn (\"tstb %a1\", xoperands);
  1252.       return \"\";
  1253.     }
  1254. }")
  1255.  
  1256. ; tstsf compares a given value to a value already in the fpp accumulator.
  1257. ; No flags are set by this so ignore them.
  1258.  
  1259. (define_insn "tstsf"
  1260.   [(set (cc0)
  1261.     (match_operand:SF 0 "register_operand" "a"))]
  1262.   ""
  1263.   "tstf")
  1264.  
  1265.  
  1266. ; tstdf compares a given value to a value already in the fpp accumulator.
  1267. ; immediate doubles not allowed.  Flags are ignored after this.
  1268.  
  1269. (define_insn "tstdf"
  1270.   [(set (cc0)
  1271.     (match_operand:DF 0 "register_operand" "a"))]
  1272.   ""
  1273.   "tstd")
  1274.  
  1275.  
  1276.  
  1277. ; movstrhi tahoe instruction does not load registers by itself like
  1278. ; the vax counterpart does.  registers 0-2 must be primed by hand.
  1279. ; we have loaded the registers in the order: dst, src, count.
  1280.  
  1281. (define_insn "movstrhi"
  1282.   [(set (match_operand:BLK 0 "general_operand" "p")
  1283.      (match_operand:BLK 1 "general_operand" "p"))
  1284.    (use (match_operand:HI 2 "general_operand" "g"))
  1285.    (clobber (reg:SI 0))
  1286.    (clobber (reg:SI 1))
  1287.    (clobber (reg:SI 2))]
  1288.   ""
  1289.   "movab %0,r1\;movab %1,r0\;movl %2,r2\;movblk")
  1290.  
  1291.  
  1292. ; floatsisf2 on tahoe converts the long from reg/mem into the fpp
  1293. ; accumulator.  There are no hi and qi counterparts.  Flags are not
  1294. ; set correctly here.
  1295.  
  1296. (define_insn "floatsisf2"
  1297.   [(set (match_operand:SF 0 "register_operand" "=a")
  1298.     (float:SF (match_operand:SI 1 "general_operand" "g")))]
  1299.   ""
  1300.   "*
  1301. {
  1302.   CC_STATUS_INIT;
  1303.   return \"cvlf %1\";
  1304. }")
  1305.  
  1306.  
  1307. ; floatsidf2 on tahoe converts the long from reg/mem into the fpp
  1308. ; accumulator.  There are no hi and qi counterparts.  Flags are not
  1309. ; set correctly here.
  1310.  
  1311. (define_insn "floatsidf2"
  1312.   [(set (match_operand:DF 0 "register_operand" "=a")
  1313.     (float:DF (match_operand:SI 1 "general_operand" "g")))]
  1314.   ""
  1315.   "*
  1316. {
  1317.   CC_STATUS_INIT;
  1318.   return \"cvld %1\";
  1319. }")
  1320.  
  1321.  
  1322. ; fix_truncsfsi2 to convert a float to long, tahoe must have the float
  1323. ; in the fpp accumulator.  Flags are not set here.
  1324.  
  1325. (define_insn "fix_truncsfsi2"
  1326.   [(set (match_operand:SI 0 "general_operand" "=g")
  1327.     (fix:SI (fix:SF (match_operand:SF 1 "register_operand" "a"))))]
  1328.   ""
  1329.   "*
  1330. {
  1331.   CC_STATUS_INIT;
  1332.   return \"cvfl %0\";
  1333. }")
  1334.  
  1335.  
  1336. ; fix_truncsfsi2 to convert a double to long, tahoe must have the double
  1337. ; in the fpp accumulator.  Flags are not set here.
  1338.  
  1339. (define_insn "fix_truncdfsi2"
  1340.   [(set (match_operand:SI 0 "general_operand" "=g")
  1341.     (fix:SI (fix:DF (match_operand:DF 1 "register_operand" "a"))))]
  1342.   ""
  1343.   "*
  1344. {
  1345.   CC_STATUS_INIT;
  1346.   return \"cvdl %0\";
  1347. }")
  1348.  
  1349.  
  1350. (define_insn "truncsihi2"
  1351.   [(set (match_operand:HI 0 "general_operand" "=g")
  1352.     (truncate:HI (match_operand:SI 1 "general_operand" "g")))]
  1353.   ""
  1354.   "cvtlw %1,%0")
  1355.  
  1356.  
  1357. (define_insn "truncsiqi2"
  1358.   [(set (match_operand:QI 0 "general_operand" "=g")
  1359.     (truncate:QI (match_operand:SI 1 "general_operand" "g")))]
  1360.   ""
  1361.   "cvtlb %1,%0")
  1362.  
  1363.  
  1364. (define_insn "trunchiqi2"
  1365.   [(set (match_operand:QI 0 "general_operand" "=g")
  1366.     (truncate:QI (match_operand:HI 1 "general_operand" "g")))]
  1367.   ""
  1368.   "cvtwb %1,%0")
  1369.  
  1370.  
  1371. ; The fpp related instructions don't set flags, so ignore them
  1372. ; after this instruction.
  1373.  
  1374. (define_insn "truncdfsf2"
  1375.   [(set (match_operand:SF 0 "register_operand" "=a")
  1376.     (float_truncate:SF (match_operand:DF 1 "register_operand" "0")))]
  1377.   ""
  1378.   "*
  1379. {
  1380.   CC_STATUS_INIT;
  1381.   return \"cvdf\";
  1382. }")
  1383.  
  1384.  
  1385. ; This monster is to cover for the Tahoe's nasty habit of not extending
  1386. ; a number if the source is in a register.  (It just moves it!) Case 0 is
  1387. ; a normal extend from memory.  Case 1 does the extension from the top of
  1388. ; the stack.  Extension from the stack doesn't set the flags right since
  1389. ; the moval changes them.
  1390.  
  1391. (define_insn "extendhisi2"
  1392.   [(set (match_operand:SI 0 "general_operand" "=g,?=g")
  1393.     (sign_extend:SI (match_operand:HI 1 "general_operand" "m,r")))]
  1394.   ""
  1395.   "*
  1396. {
  1397.   switch (which_alternative)
  1398.     {
  1399.     case 0:
  1400.       return \"cvtwl %1,%0\";
  1401.     case 1:
  1402.       if (push_operand (operands[0], SImode))
  1403.     return \"pushl %1\;cvtwl 2(sp),(sp)\";
  1404.       else
  1405.     {
  1406.           CC_STATUS_INIT;
  1407.       return \"pushl %1\;cvtwl 2(sp),%0\;moval 4(sp),sp\";
  1408.     }
  1409.     }
  1410. }")
  1411.  
  1412. ; This monster is to cover for the Tahoe's nasty habit of not extending
  1413. ; a number if the source is in a register.  (It just moves it!) Case 0 is
  1414. ; a normal extend from memory.  Case 1 does the extension from the top of
  1415. ; the stack.  Extension from the stack doesn't set the flags right since
  1416. ; the moval changes them.
  1417.  
  1418. (define_insn "extendqisi2"
  1419.   [(set (match_operand:SI 0 "general_operand" "=g,?=g")
  1420.     (sign_extend:SI (match_operand:QI 1 "general_operand" "m,r")))]
  1421.   ""
  1422.   "*
  1423. {
  1424.   switch (which_alternative)
  1425.     {
  1426.     case 0:
  1427.       return \"cvtbl %1,%0\";
  1428.     case 1:
  1429.       if (push_operand (operands[0], SImode))
  1430.     return \"pushl %1\;cvtbl 3(sp),(sp)\";
  1431.       else
  1432.     {
  1433.       CC_STATUS_INIT;
  1434.       return \"pushl %1\;cvtbl 3(sp),%0\;moval 4(sp),sp\";
  1435.     }
  1436.     }
  1437. }")
  1438.  
  1439.  
  1440. ; This monster is to cover for the Tahoe's nasty habit of not extending
  1441. ; a number if the source is in a register.  (It just moves it!) Case 0 is
  1442. ; a normal extend from memory.  Case 1 does the extension from the top of
  1443. ; the stack.  Extension from the stack doesn't set the flags right since
  1444. ; the moval changes them.
  1445.  
  1446. (define_insn "extendqihi2"
  1447.   [(set (match_operand:HI 0 "general_operand" "=g,?=g")
  1448.     (sign_extend:HI (match_operand:QI 1 "general_operand" "m,r")))]
  1449.   ""
  1450.   "*
  1451. {
  1452.   switch (which_alternative)
  1453.     {
  1454.     case 0:
  1455.       return \"cvtbw %1,%0\";
  1456.     case 1:
  1457.       if (push_operand (operands[0], SImode))
  1458.     return \"pushl %1\;cvtbw 3(sp),(sp)\";
  1459.       else
  1460.     {
  1461.       CC_STATUS_INIT;
  1462.       return \"pushl %1\;cvtbw 3(sp),%0\;moval 4(sp),sp\";
  1463.     }
  1464.      }
  1465. }")
  1466.  
  1467.  
  1468. ; extendsfdf2 tahoe uses the fpp accumulator to do the extension.
  1469. ; It takes a float and loads it up directly as a double.
  1470.  
  1471. (define_insn "extendsfdf2"
  1472.   [(set (match_operand:DF 0 "register_operand" "=a")
  1473.     (float_extend:DF (match_operand:SF 1 "general_operand" "g")))]
  1474.   ""
  1475.   "*
  1476. {
  1477.   CC_STATUS_INIT;
  1478.   return \"ldfd %1\";
  1479. }")
  1480.  
  1481.  
  1482. ; movz works fine from memory but not from register for the same reasons
  1483. ; the cvt instructions don't work right.  So we use the normal instruction
  1484. ; from memory and we use an and to simulate it from register.  This is faster
  1485. ; than pulling it off the stack.
  1486.  
  1487.  
  1488. (define_insn "zero_extendhisi2"
  1489.   [(set (match_operand:SI 0 "general_operand" "=g,?=g")
  1490.     (zero_extend:SI (match_operand:HI 1 "general_operand" "m,r")))]
  1491.   ""
  1492.   "*
  1493. {
  1494.   switch (which_alternative)
  1495.     {
  1496.     case 0: return \"movzwl %1,%0\";
  1497.     case 1: return \"andl3 $0xffff,%1,%0\";
  1498.     }
  1499. }")
  1500.  
  1501. ; movz works fine from memory but not from register for the same reasons
  1502. ; the cvt instructions don't work right.  So we use the normal instruction
  1503. ; from memory and we use an and to simulate it from register.  This is faster
  1504. ; than pulling it off the stack.
  1505.  
  1506. (define_insn "zero_extendqihi2"
  1507.   [(set (match_operand:HI 0 "general_operand" "=g,?=g")
  1508.     (zero_extend:HI (match_operand:QI 1 "general_operand" "m,r")))]
  1509.   ""
  1510.   "*
  1511. {
  1512.   switch (which_alternative)
  1513.     {
  1514.     case 0: return \"movzbw %1,%0\";
  1515.     case 1: return \"andw3 $0xff,%1,%0\";
  1516.     }
  1517. }")
  1518.  
  1519.  
  1520. ; movz works fine from memory but not from register for the same reasons
  1521. ; the cvt instructions don't work right.  So we use the normal instruction
  1522. ; from memory and we use an and to simulate it from register.  This is faster
  1523. ; than pulling it off the stack.
  1524.  
  1525. (define_insn "zero_extendqisi2"
  1526.   [(set (match_operand:SI 0 "general_operand" "=g,?=g")
  1527.     (zero_extend:SI (match_operand:QI 1 "general_operand" "m,r")))]
  1528.   ""
  1529.   "*
  1530. {
  1531.   switch (which_alternative)
  1532.     {
  1533.     case 0: return \"movzbl %1,%0\";
  1534.     case 1: return \"andl3 $0xff,%1,%0\";
  1535.     }
  1536. }")
  1537.  
  1538.  
  1539. (define_insn "beq"
  1540.   [(set (pc)
  1541.     (if_then_else (eq (cc0)
  1542.               (const_int 0))
  1543.               (label_ref (match_operand 0 "" ""))
  1544.               (pc)))]
  1545.   ""
  1546.   "jeql %l0")
  1547.  
  1548.  
  1549. (define_insn "bne"
  1550.   [(set (pc)
  1551.     (if_then_else (ne (cc0)
  1552.               (const_int 0))
  1553.               (label_ref (match_operand 0 "" ""))
  1554.               (pc)))]
  1555.   ""
  1556.   "jneq %l0")
  1557.  
  1558.  
  1559. (define_insn "bgt"
  1560.   [(set (pc)
  1561.     (if_then_else (gt (cc0)
  1562.               (const_int 0))
  1563.               (label_ref (match_operand 0 "" ""))
  1564.               (pc)))]
  1565.   ""
  1566.   "jgtr %l0")
  1567.  
  1568.  
  1569. (define_insn "bgtu"
  1570.   [(set (pc)
  1571.     (if_then_else (gtu (cc0)
  1572.                (const_int 0))
  1573.               (label_ref (match_operand 0 "" ""))
  1574.               (pc)))]
  1575.   ""
  1576.   "jgtru %l0")
  1577.  
  1578.  
  1579. (define_insn "blt"
  1580.   [(set (pc)
  1581.     (if_then_else (lt (cc0)
  1582.               (const_int 0))
  1583.               (label_ref (match_operand 0 "" ""))
  1584.               (pc)))]
  1585.   ""
  1586.   "jlss %l0")
  1587.  
  1588.  
  1589. (define_insn "bltu"
  1590.   [(set (pc)
  1591.     (if_then_else (ltu (cc0)
  1592.                (const_int 0))
  1593.               (label_ref (match_operand 0 "" ""))
  1594.               (pc)))]
  1595.   ""
  1596.   "jlssu %l0")
  1597.  
  1598.  
  1599. (define_insn "bge"
  1600.   [(set (pc)
  1601.     (if_then_else (ge (cc0)
  1602.               (const_int 0))
  1603.               (label_ref (match_operand 0 "" ""))
  1604.               (pc)))]
  1605.   ""
  1606.   "jgeq %l0")
  1607.  
  1608.  
  1609. (define_insn "bgeu"
  1610.   [(set (pc)
  1611.     (if_then_else (geu (cc0)
  1612.                (const_int 0))
  1613.               (label_ref (match_operand 0 "" ""))
  1614.               (pc)))]
  1615.   ""
  1616.   "jgequ %l0")
  1617.  
  1618.  
  1619. (define_insn "ble"
  1620.   [(set (pc)
  1621.     (if_then_else (le (cc0)
  1622.               (const_int 0))
  1623.               (label_ref (match_operand 0 "" ""))
  1624.               (pc)))]
  1625.   ""
  1626.   "jleq %l0")
  1627.  
  1628.  
  1629. (define_insn "bleu"
  1630.   [(set (pc)
  1631.     (if_then_else (leu (cc0)
  1632.                (const_int 0))
  1633.               (label_ref (match_operand 0 "" ""))
  1634.               (pc)))]
  1635.   ""
  1636.   "jlequ %l0")
  1637.  
  1638.  
  1639. ; gcc does not account for register mask/argc longword.  Thus the number
  1640. ; for the call = number bytes for args + 4
  1641.  
  1642. (define_insn "call"
  1643.   [(call (match_operand:QI 0 "memory_operand" "m")
  1644.      (match_operand:QI 1 "general_operand" "g"))]
  1645.   ""
  1646.   "*
  1647. {
  1648.   operands[1] = gen_rtx (CONST_INT, VOIDmode, (INTVAL (operands[1]) + 4));
  1649.   if (GET_CODE(operands[0]) == MEM
  1650.       && CONSTANT_ADDRESS_P (XEXP(operands[0], 0))
  1651.       && INTVAL (operands[1]) < 64)
  1652.     return \"callf %1,%0\"; /* this is much faster */   
  1653.   return \"calls %1,%0\";
  1654. }")
  1655.  
  1656. ; gcc does not account for register mask/argc longword.  Thus the number
  1657. ; for the call = number bytes for args + 4
  1658.  
  1659. (define_insn "call_value"
  1660.   [(set (match_operand 0 "" "g")
  1661.     (call (match_operand:QI 1 "memory_operand" "m")
  1662.           (match_operand:QI 2 "general_operand" "g")))]
  1663.   ""
  1664.   "*
  1665. {
  1666.   operands[2] = gen_rtx (CONST_INT, VOIDmode, (INTVAL (operands[2]) + 4));
  1667.   if (GET_CODE(operands[1]) == MEM
  1668.       && CONSTANT_ADDRESS_P (XEXP(operands[1], 0))
  1669.       && INTVAL (operands[2]) < 64)
  1670.     return \"callf %2,%1\"; /* this is much faster */   
  1671.   return \"calls %2,%1\";
  1672. }")
  1673.  
  1674.  
  1675. (define_insn "return"
  1676.   [(return)]
  1677.   ""
  1678.   "ret")
  1679.  
  1680. (define_insn "nop"
  1681.   [(const_int 0)]
  1682.   ""
  1683.   "nop")
  1684.  
  1685. ; casesi this code extracted from the vax code.  The instructions are
  1686. ; very similar.  Tahoe requires that the table be word aligned.  GCC
  1687. ; places the table immediately after, thus the alignment directive.
  1688.  
  1689. (define_insn "casesi"
  1690.   [(set (pc)
  1691.     (if_then_else (le (minus:SI (match_operand:SI 0 "general_operand" "g")
  1692.                     (match_operand:SI 1 "general_operand" "g"))
  1693.               (match_operand:SI 2 "general_operand" "g"))
  1694.               (plus:SI (sign_extend:SI
  1695.                 (mem:HI (plus:SI (pc)
  1696.                          (minus:SI (match_dup 0)
  1697.                                (match_dup 1)))))
  1698.                    (label_ref:SI (match_operand 3 "" "")))
  1699.               (pc)))]
  1700.   ""
  1701.   "casel %0,%1,%2\;.align %@")
  1702.  
  1703.  
  1704. (define_insn "jump"
  1705.   [(set (pc)
  1706.     (label_ref (match_operand 0 "" "")))]
  1707.   ""
  1708.   "jbr %l0")
  1709.  
  1710.  
  1711. ;; This is the list of all the non-standard insn patterns
  1712.  
  1713.  
  1714. ; This is used to access the address of a byte.  This is similar to
  1715. ; movqi, but the second operand had to be "address_operand" type, so
  1716. ; it had to be an unnamed one.
  1717.  
  1718. (define_insn ""
  1719.   [(set (match_operand:SI 0 "general_operand" "=g")
  1720.     (match_operand:QI 1 "address_operand" "p"))]
  1721.   ""
  1722.   "*
  1723. {
  1724.   if (push_operand (operands[0], SImode))
  1725.     return \"pushab %a1\";
  1726.   return \"movab %a1,%0\";
  1727. }")
  1728.  
  1729. ; This is used to access the address of a word.  This is similar to
  1730. ; movhi, but the second operand had to be "address_operand" type, so
  1731. ; it had to be an unnamed one.
  1732.  
  1733. (define_insn ""
  1734.   [(set (match_operand:SI 0 "general_operand" "=g")
  1735.     (match_operand:HI 1 "address_operand" "p"))]
  1736.   ""
  1737.   "*
  1738. {
  1739.   if (push_operand (operands[0], SImode))
  1740.     return \"pushaw %a1\";
  1741.   return \"movaw %a1,%0\";
  1742. }")
  1743.  
  1744. ; This is used to access the address of a long.  This is similar to
  1745. ; movsi, but the second operand had to be "address_operand" type, so
  1746. ; it had to be an unnamed one.
  1747.  
  1748. (define_insn ""
  1749.   [(set (match_operand:SI 0 "general_operand" "=g")
  1750.     (match_operand:SI 1 "address_operand" "p"))]
  1751.   ""
  1752.   "*
  1753. {
  1754.   if (push_operand (operands[0], SImode))
  1755.     return \"pushal %a1\";
  1756.   return \"moval %a1,%0\";
  1757. }")
  1758.  
  1759.  
  1760. ; bit test longword instruction, same as vax
  1761.  
  1762. (define_insn ""
  1763.   [(set (cc0)
  1764.     (and:SI (match_operand:SI 0 "general_operand" "g")
  1765.         (match_operand:SI 1 "general_operand" "g")))]
  1766.   ""
  1767.   "bitl %0,%1")
  1768.  
  1769.  
  1770. ; bit test word instructions, same as vax
  1771.  
  1772. (define_insn ""
  1773.   [(set (cc0)
  1774.     (and:HI (match_operand:HI 0 "general_operand" "g")
  1775.         (match_operand:HI 1 "general_operand" "g")))]
  1776.   ""
  1777.   "bitw %0,%1")
  1778.  
  1779.  
  1780. ; bit test instructions, same as vax
  1781.  
  1782. (define_insn ""
  1783.   [(set (cc0)
  1784.     (and:QI (match_operand:QI 0 "general_operand" "g")
  1785.         (match_operand:QI 1 "general_operand" "g")))]
  1786.   ""
  1787.   "bitb %0,%1")
  1788.  
  1789.  
  1790. ; bne counterpart.  in case gcc reverses the conditional.
  1791.  
  1792. (define_insn ""
  1793.   [(set (pc)
  1794.     (if_then_else (eq (cc0)
  1795.               (const_int 0))
  1796.               (pc)
  1797.               (label_ref (match_operand 0 "" ""))))]
  1798.   ""
  1799.   "jneq %l0")
  1800.  
  1801.  
  1802. ; beq counterpart.  in case gcc reverses the conditional.
  1803.  
  1804. (define_insn ""
  1805.   [(set (pc)
  1806.     (if_then_else (ne (cc0)
  1807.               (const_int 0))
  1808.               (pc)
  1809.               (label_ref (match_operand 0 "" ""))))]
  1810.   ""
  1811.   "jeql %l0")
  1812.  
  1813.  
  1814. ; ble counterpart.  in case gcc reverses the conditional.
  1815.  
  1816. (define_insn ""
  1817.   [(set (pc)
  1818.     (if_then_else (gt (cc0)
  1819.               (const_int 0))
  1820.               (pc)
  1821.               (label_ref (match_operand 0 "" ""))))]
  1822.   ""
  1823.   "jleq %l0")
  1824.  
  1825.  
  1826. ; bleu counterpart.  in case gcc reverses the conditional.
  1827.  
  1828. (define_insn ""
  1829.   [(set (pc)
  1830.     (if_then_else (gtu (cc0)
  1831.                (const_int 0))
  1832.               (pc)
  1833.               (label_ref (match_operand 0 "" ""))))]
  1834.   ""
  1835.   "jlequ %l0")
  1836.  
  1837.  
  1838. ; bge counterpart.  in case gcc reverses the conditional.
  1839.  
  1840. (define_insn ""
  1841.   [(set (pc)
  1842.     (if_then_else (lt (cc0)
  1843.               (const_int 0))
  1844.               (pc)
  1845.               (label_ref (match_operand 0 "" ""))))]
  1846.   ""
  1847.   "jgeq %l0")
  1848.  
  1849.  
  1850. ; bgeu counterpart.  in case gcc reverses the conditional.
  1851.  
  1852. (define_insn ""
  1853.   [(set (pc)
  1854.     (if_then_else (ltu (cc0)
  1855.                (const_int 0))
  1856.               (pc)
  1857.               (label_ref (match_operand 0 "" ""))))]
  1858.   ""
  1859.   "jgequ %l0")
  1860.  
  1861.  
  1862. ; blt counterpart.  in case gcc reverses the conditional.
  1863.  
  1864. (define_insn ""
  1865.   [(set (pc)
  1866.     (if_then_else (ge (cc0)
  1867.               (const_int 0))
  1868.               (pc)
  1869.               (label_ref (match_operand 0 "" ""))))]
  1870.   ""
  1871.   "jlss %l0")
  1872.  
  1873.  
  1874. ; bltu counterpart.  in case gcc reverses the conditional.
  1875.  
  1876. (define_insn ""
  1877.   [(set (pc)
  1878.     (if_then_else (geu (cc0)
  1879.                (const_int 0))
  1880.               (pc)
  1881.               (label_ref (match_operand 0 "" ""))))]
  1882.   ""
  1883.   "jlssu %l0")
  1884.  
  1885.  
  1886. ; bgt counterpart.  in case gcc reverses the conditional.
  1887.  
  1888. (define_insn ""
  1889.   [(set (pc)
  1890.     (if_then_else (le (cc0)
  1891.               (const_int 0))
  1892.               (pc)
  1893.               (label_ref (match_operand 0 "" ""))))]
  1894.   ""
  1895.   "jgtr %l0")
  1896.  
  1897.  
  1898. ; bgtu counterpart.  in case gcc reverses the conditional.
  1899.  
  1900. (define_insn ""
  1901.   [(set (pc)
  1902.     (if_then_else (leu (cc0)
  1903.                (const_int 0))
  1904.               (pc)
  1905.               (label_ref (match_operand 0 "" ""))))]
  1906.   ""
  1907.   "jgtru %l0")
  1908.  
  1909.  
  1910. ; casesi alternate form as found in vax code.  this form is to
  1911. ; compensate for the table's offset being no distance (0 displacement)
  1912.  
  1913. (define_insn ""
  1914.   [(set (pc)
  1915.     (if_then_else (le (match_operand:SI 0 "general_operand" "g")
  1916.               (match_operand:SI 1 "general_operand" "g"))
  1917.               (plus:SI (sign_extend:SI
  1918.                 (mem:HI (plus:SI (pc)
  1919.                          (minus:SI (match_dup 0)
  1920.                                (const_int 0)))))
  1921.                    (label_ref:SI (match_operand 3 "" "")))
  1922.               (pc)))]
  1923.   ""
  1924.   "casel %0,$0,%1\;.align %@")
  1925.  
  1926.  
  1927. ; casesi alternate form as found in vax code.  another form to
  1928. ; compensate for the table's offset being no distance (0 displacement)
  1929.  
  1930. (define_insn ""
  1931.   [(set (pc)
  1932.     (if_then_else (le (match_operand:SI 0 "general_operand" "g")
  1933.               (match_operand:SI 1 "general_operand" "g"))
  1934.               (plus:SI (sign_extend:SI
  1935.                 (mem:HI (plus:SI (pc)
  1936.                          (match_dup 0))))
  1937.                    (label_ref:SI (match_operand 3 "" "")))
  1938.               (pc)))]
  1939.   ""
  1940.   "casel %0,$0,%1 \;.align %@")
  1941.  
  1942. (define_insn ""
  1943.   [(set (pc)
  1944.     (if_then_else
  1945.      (lt (plus:SI (match_operand:SI 0 "general_operand" "+g")
  1946.               (const_int 1))
  1947.          (match_operand:SI 1 "general_operand" "g"))
  1948.      (label_ref (match_operand 2 "" ""))
  1949.      (pc)))
  1950.    (set (match_dup 0)
  1951.     (plus:SI (match_dup 0)
  1952.          (const_int 1)))]
  1953.   ""
  1954.   "aoblss %1,%0,%l2")
  1955.  
  1956. (define_insn ""
  1957.   [(set (pc)
  1958.     (if_then_else
  1959.      (le (plus:SI (match_operand:SI 0 "general_operand" "+g")
  1960.               (const_int 1))
  1961.          (match_operand:SI 1 "general_operand" "g"))
  1962.      (label_ref (match_operand 2 "" ""))
  1963.      (pc)))
  1964.    (set (match_dup 0)
  1965.     (plus:SI (match_dup 0)
  1966.          (const_int 1)))]
  1967.   ""
  1968.   "aobleq %1,%0,%l2")
  1969.  
  1970. (define_insn ""
  1971.   [(set (pc)
  1972.     (if_then_else
  1973.      (ge (plus:SI (match_operand:SI 0 "general_operand" "+g")
  1974.               (const_int 1))
  1975.          (match_operand:SI 1 "general_operand" "g"))
  1976.      (pc)
  1977.      (label_ref (match_operand 2 "" ""))))
  1978.    (set (match_dup 0)
  1979.     (plus:SI (match_dup 0)
  1980.          (const_int 1)))]
  1981.   ""
  1982.   "aoblss %1,%0,%l2")
  1983.  
  1984. (define_insn ""
  1985.   [(set (pc)
  1986.     (if_then_else
  1987.      (gt (plus:SI (match_operand:SI 0 "general_operand" "+g")
  1988.               (const_int 1))
  1989.          (match_operand:SI 1 "general_operand" "g"))
  1990.      (pc)
  1991.      (label_ref (match_operand 2 "" ""))))
  1992.    (set (match_dup 0)
  1993.     (plus:SI (match_dup 0)
  1994.          (const_int 1)))]
  1995.   ""
  1996.   "aobleq %1,%0,%l2")
  1997.  
  1998. ; bbs/bbc
  1999.  
  2000. (define_insn ""
  2001.   [(set (pc)
  2002.     (if_then_else
  2003.      (ne (sign_extract:SI (match_operand:SI 0 "nonimmediate_operand" "rm")
  2004.                   (const_int 1)
  2005.               (subreg:QI (match_operand:SI 1 "general_operand" "g") 0))
  2006.          (const_int 0))
  2007.      (label_ref (match_operand 2 "" ""))
  2008.      (pc)))]
  2009.   ""
  2010.   "bbs %1,%0,%l2")
  2011.  
  2012. (define_insn ""
  2013.   [(set (pc)
  2014.     (if_then_else
  2015.      (eq (sign_extract:SI (match_operand:SI 0 "nonimmediate_operand" "rm")
  2016.                   (const_int 1)
  2017.               (subreg:QI (match_operand:SI 1 "general_operand" "g") 0))
  2018.          (const_int 0))
  2019.      (label_ref (match_operand 2 "" ""))
  2020.      (pc)))]
  2021.   ""
  2022.   "bbc %1,%0,%l2")
  2023.  
  2024. (define_insn ""
  2025.   [(set (pc)
  2026.     (if_then_else
  2027.      (ne (sign_extract:SI (match_operand:SI 0 "nonimmediate_operand" "rm")
  2028.                   (const_int 1)
  2029.               (subreg:QI (match_operand:SI 1 "general_operand" "g") 0))
  2030.          (const_int 0))
  2031.      (pc)
  2032.      (label_ref (match_operand 2 "" ""))))]
  2033.   ""
  2034.   "bbc %1,%0,%l2")
  2035.  
  2036. (define_insn ""
  2037.   [(set (pc)
  2038.     (if_then_else
  2039.      (eq (sign_extract:SI (match_operand:SI 0 "nonimmediate_operand" "rm")
  2040.                   (const_int 1)
  2041.               (subreg:QI (match_operand:SI 1 "general_operand" "g") 0))
  2042.          (const_int 0))
  2043.      (pc)
  2044.      (label_ref (match_operand 2 "" ""))))]
  2045.   ""
  2046.   "bbs %1,%0,%l2")
  2047.  
  2048. ; if the shift count is a byte in a register we can use it as a long
  2049.  
  2050. (define_insn ""
  2051.   [(set (pc)
  2052.     (if_then_else
  2053.      (ne (sign_extract:SI (match_operand:SI 0 "nonimmediate_operand" "rm")
  2054.                   (const_int 1)
  2055.                   (match_operand:QI 1 "register_operand" "r"))
  2056.          (const_int 0))
  2057.      (label_ref (match_operand 2 "" ""))
  2058.      (pc)))]
  2059.   ""
  2060.   "bbs %1,%0,%l2")
  2061.  
  2062. (define_insn ""
  2063.   [(set (pc)
  2064.     (if_then_else
  2065.      (eq (sign_extract:SI (match_operand:SI 0 "nonimmediate_operand" "rm")
  2066.                   (const_int 1)
  2067.                   (match_operand:QI 1 "register_operand" "r"))
  2068.          (const_int 0))
  2069.      (label_ref (match_operand 2 "" ""))
  2070.      (pc)))]
  2071.   ""
  2072.   "bbc %1,%0,%l2")
  2073.  
  2074. (define_insn ""
  2075.   [(set (pc)
  2076.     (if_then_else
  2077.      (ne (sign_extract:SI (match_operand:SI 0 "nonimmediate_operand" "rm")
  2078.                   (const_int 1)
  2079.                   (match_operand:QI 1 "register_operand" "r"))
  2080.          (const_int 0))
  2081.      (pc)
  2082.      (label_ref (match_operand 2 "" ""))))]
  2083.   ""
  2084.   "bbc %1,%0,%l2")
  2085.  
  2086. (define_insn ""
  2087.   [(set (pc)
  2088.     (if_then_else
  2089.      (eq (sign_extract:SI (match_operand:SI 0 "nonimmediate_operand" "rm")
  2090.                   (const_int 1)
  2091.                   (match_operand:QI 1 "register_operand" "r"))
  2092.          (const_int 0))
  2093.      (pc)
  2094.      (label_ref (match_operand 2 "" ""))))]
  2095.   ""
  2096.   "bbs %1,%0,%l2")
  2097.  
  2098. ; special case for 1 << constant.  We don't do these because they are slower
  2099. ; than the bitl instruction
  2100.  
  2101. ;(define_insn ""
  2102. ;  [(set (pc)
  2103. ;    (if_then_else
  2104. ;     (ne (and:SI (match_operand:SI 0 "nonimmediate_operand" "%rm")
  2105. ;             (match_operand:SI 1 "immediate_operand" "i"))
  2106. ;         (const_int 0))
  2107. ;     (label_ref (match_operand 2 "" ""))
  2108. ;     (pc)))]
  2109. ;  "GET_CODE (operands[1]) == CONST_INT
  2110. ;   && exact_log2 (INTVAL (operands[1])) >= 0"
  2111. ;  "*
  2112. ;{
  2113. ;  operands[1]
  2114. ;    = gen_rtx (CONST_INT, VOIDmode, exact_log2 (INTVAL (operands[1])));
  2115. ;  return \"bbs %1,%0,%l2\";
  2116. ;}")
  2117. ;
  2118. ;(define_insn ""
  2119. ;  [(set (pc)
  2120. ;    (if_then_else
  2121. ;     (eq (and:SI (match_operand:SI 0 "nonimmediate_operand" "%rm")
  2122. ;             (match_operand:SI 1 "immediate_operand" "i"))
  2123. ;         (const_int 0))
  2124. ;     (label_ref (match_operand 2 "" ""))
  2125. ;     (pc)))]
  2126. ;  "GET_CODE (operands[1]) == CONST_INT
  2127. ;   && exact_log2 (INTVAL (operands[1])) >= 0"
  2128. ;  "*
  2129. ;{
  2130. ;  operands[1]
  2131. ;    = gen_rtx (CONST_INT, VOIDmode, exact_log2 (INTVAL (operands[1])));
  2132. ;  return \"bbc %1,%0,%l2\";
  2133. ;}")
  2134. ;
  2135. ;(define_insn ""
  2136. ;  [(set (pc)
  2137. ;    (if_then_else
  2138. ;     (ne (and:SI (match_operand:SI 0 "nonimmediate_operand" "%rm")
  2139. ;             (match_operand:SI 1 "immediate_operand" "i"))
  2140. ;         (const_int 0))
  2141. ;     (pc)
  2142. ;     (label_ref (match_operand 2 "" ""))))]
  2143. ;  "GET_CODE (operands[1]) == CONST_INT
  2144. ;   && exact_log2 (INTVAL (operands[1])) >= 0"
  2145. ;  "*
  2146. ;{
  2147. ;  operands[1]
  2148. ;    = gen_rtx (CONST_INT, VOIDmode, exact_log2 (INTVAL (operands[1])));
  2149. ;  return \"bbc %1,%0,%l2\";
  2150. ;}")
  2151. ;
  2152. ;(define_insn ""
  2153. ;  [(set (pc)
  2154. ;    (if_then_else
  2155. ;     (eq (and:SI (match_operand:SI 0 "nonimmediate_operand" "%rm")
  2156. ;             (match_operand:SI 1 "immediate_operand" "i"))
  2157. ;         (const_int 0))
  2158. ;     (pc)
  2159. ;     (label_ref (match_operand 2 "" ""))))]
  2160. ;  "GET_CODE (operands[1]) == CONST_INT
  2161. ;   && exact_log2 (INTVAL (operands[1])) >= 0"
  2162. ;  "*
  2163. ;{
  2164. ;  operands[1]
  2165. ;    = gen_rtx (CONST_INT, VOIDmode, exact_log2 (INTVAL (operands[1])));
  2166. ;  return \"bbs %1,%0,%l2\";
  2167. ;}")
  2168.  
  2169.  
  2170. ;;- Local variables:
  2171. ;;- mode:emacs-lisp
  2172. ;;- comment-start: ";;- "
  2173. ;;- eval: (set-syntax-table (copy-sequence (syntax-table)))
  2174. ;;- eval: (modify-syntax-entry ?[ "(]")
  2175. ;;- eval: (modify-syntax-entry ?] ")[")
  2176. ;;- eval: (modify-syntax-entry ?{ "(}")
  2177. ;;- eval: (modify-syntax-entry ?} "){")
  2178. ;;- End:
  2179.