home *** CD-ROM | disk | FTP | other *** search
/ Education Sampler 1992 [NeXTSTEP] / Education_1992_Sampler.iso / NeXT / GnuSource / cc-61.0.1 / cc / config / out-pyr.c < prev    next >
C/C++ Source or Header  |  1991-06-03  |  22KB  |  858 lines
  1. /* Subroutines for insn-output.c for Pyramid 90x, 9000, and MIServer Series.
  2.    Copyright (C) 1989, 1991 Free Software Foundation, Inc.
  3.  
  4. This file is part of GNU CC.
  5.  
  6. GNU CC is free software; you can redistribute it and/or modify
  7. it under the terms of the GNU General Public License as published by
  8. the Free Software Foundation; either version 2, or (at your option)
  9. any later version.
  10.  
  11. GNU CC is distributed in the hope that it will be useful,
  12. but WITHOUT ANY WARRANTY; without even the implied warranty of
  13. MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14. GNU General Public License for more details.
  15.  
  16. You should have received a copy of the GNU General Public License
  17. along with GNU CC; see the file COPYING.  If not, write to
  18. the Free Software Foundation, 675 Mass Ave, Cambridge, MA 02139, USA.  */
  19.  
  20. /* Some output-actions in pyr.md need these.  */
  21. #include <stdio.h>
  22. #include "config.h"
  23. #include "rtl.h"
  24. #include "regs.h"
  25. #include "hard-reg-set.h"
  26. #include "real.h"
  27. #include "insn-config.h"
  28. #include "conditions.h"
  29. #include "insn-flags.h"
  30. #include "output.h"
  31. #include "insn-attr.h"
  32. #include "tree.h"
  33.  
  34. /*
  35.  * Do FUNCTION_ARG.
  36.  * This cannot be defined as a macro on pyramids, because Pyramid Technology's
  37.  * C compiler dies on (several equivalent definitions of) this macro.
  38.  * The only way around this cc bug was to make this a function.
  39.  * While it would be possible to use a macro version for gcc, it seems
  40.  * more reliable to have a single version of the code.
  41.  */
  42. void *
  43. pyr_function_arg(cum, mode, type, named)
  44.   CUMULATIVE_ARGS cum;
  45.   enum machine_mode mode;
  46.   tree type;
  47. {
  48.   return (void *)(FUNCTION_ARG_HELPER (cum, mode,type,named));
  49. }
  50.  
  51. /* Do the hard part of PARAM_SAFE_FOR_REG_P.
  52.  * This cannot be defined as a macro on pyramids, because Pyramid Technology's
  53.  * C compiler dies on (several equivalent definitions of) this macro.
  54.  * The only way around this cc bug was to make this a function.
  55.  */
  56. int
  57. inner_param_safe_helper (type)
  58.     tree type;
  59. {
  60.   return (INNER_PARAM_SAFE_HELPER(type));
  61. }
  62.  
  63.  
  64. /* Return 1 if OP is a non-indexed operand of mode MODE.
  65.    This is either a register reference, a memory reference,
  66.    or a constant.  In the case of a memory reference, the address
  67.    is checked to make sure it isn't indexed.
  68.  
  69.    Register and memory references must have mode MODE in order to be valid,
  70.    but some constants have no machine mode and are valid for any mode.
  71.  
  72.    If MODE is VOIDmode, OP is checked for validity for whatever mode
  73.    it has.
  74.  
  75.    The main use of this function is as a predicate in match_operand
  76.    expressions in the machine description.
  77.  
  78.    It is  useful to compare this with general_operand().  They should
  79.    be identical except for one line.
  80.  
  81.    This function seems necessary because of the non-orthogonality of
  82.    Pyramid insns.
  83.    For any 2-operand insn, and any combination of operand modes,
  84.    if indexing is valid for the isn's second operand, it is invalid
  85.    for the first operand to be indexed. */
  86.  
  87. extern int volatile_ok;
  88.  
  89. int
  90. nonindexed_operand (op, mode)
  91.     register rtx op;
  92.     enum machine_mode mode;
  93. {
  94.   register RTX_CODE code = GET_CODE (op);
  95.   int mode_altering_drug = 0;
  96.  
  97.   if (mode == VOIDmode)
  98.     mode = GET_MODE (op);
  99.  
  100.   if (CONSTANT_P (op))
  101.     return ((GET_MODE (op) == VOIDmode || GET_MODE (op) == mode)
  102.         && LEGITIMATE_CONSTANT_P (op));
  103.  
  104.   /* Except for certain constants with VOIDmode, already checked for,
  105.      OP's mode must match MODE if MODE specifies a mode.  */
  106.  
  107.   if (GET_MODE (op) != mode)
  108.     return 0;
  109.  
  110.   while (code == SUBREG)
  111.     {
  112.       op = SUBREG_REG (op);
  113.       code = GET_CODE (op);
  114. #if 0
  115.       /* No longer needed, since (SUBREG (MEM...))
  116.      will load the MEM into a reload reg in the MEM's own mode.  */
  117.       mode_altering_drug = 1;
  118. #endif
  119.     }
  120.   if (code == REG)
  121.     return 1;
  122.   if (code == CONST_DOUBLE)
  123.     return LEGITIMATE_CONSTANT_P (op);
  124.   if (code == MEM)
  125.     {
  126.       register rtx y = XEXP (op, 0);
  127.       if (! volatile_ok && MEM_VOLATILE_P (op))
  128.     return 0;
  129.     GO_IF_NONINDEXED_ADDRESS (y, win);
  130.     }
  131.   return 0;
  132.  
  133.  win:
  134.   if (mode_altering_drug)
  135.     return ! mode_dependent_address_p (XEXP (op, 0));
  136.   return 1;
  137. }
  138.  
  139. /* Return non-zero if the rtx OP has an immediate component.  An
  140.    immediate component or additive term equal to zero is rejected
  141.    due to assembler problems.  */
  142.  
  143. int
  144. has_direct_base (op)
  145.      rtx op;
  146. {
  147.   if ((CONSTANT_ADDRESS_P (op)
  148.        && op != const0_rtx)
  149.       || (GET_CODE (op) == PLUS
  150.       && ((CONSTANT_ADDRESS_P (XEXP (op, 1))
  151.            && XEXP (op, 1) != const0_rtx)
  152.           || (CONSTANT_ADDRESS_P (XEXP (op, 0))
  153.           && XEXP (op, 0) != const0_rtx))))
  154.     return 1;
  155.  
  156.   return 0;
  157. }
  158.  
  159. /* Return zero if the rtx OP has a (scaled) index.  */
  160.  
  161. int
  162. has_index (op)
  163.      rtx op;
  164. {
  165.   if (GET_CODE (op) == PLUS
  166.       && (GET_CODE (XEXP (op, 0)) == MULT
  167.       || (GET_CODE (XEXP (op, 1)) == MULT)))
  168.     return 1;
  169.   else
  170.     return 0;
  171. }
  172.  
  173. int swap_operands;
  174.  
  175. /* weird_memory_memory -- return 1 if OP1 and OP2 can be compared (or
  176.    exchanged with xchw) with one instruction.  If the operands need to
  177.    be swapped, set the global variable SWAP_OPERANDS.  This function
  178.    silently assumes that both OP0 and OP1 are valid memory references.
  179.    */
  180.  
  181. int
  182. weird_memory_memory (op0, op1)
  183.      rtx op0, op1;
  184. {
  185.   RTX_CODE code0, code1;
  186.  
  187.   op0 = XEXP (op0, 0);
  188.   op1 = XEXP (op1, 0);
  189.   code0 = GET_CODE (op0);
  190.   code1 = GET_CODE (op1);
  191.  
  192.   swap_operands = 0;
  193.  
  194.   if (code1 == REG || code1 == SUBREG)
  195.     {
  196.       return 1;
  197.     }
  198.   if (code0 == REG || code0 == SUBREG)
  199.     {
  200.       swap_operands = 1;
  201.       return 1;
  202.     }
  203.   if (has_direct_base (op0) && has_direct_base (op1))
  204.     {
  205.       if (has_index (op1))
  206.     {
  207.       if (has_index (op0))
  208.         return 0;
  209.       swap_operands = 1;
  210.     }
  211.  
  212.       return 1;
  213.     }
  214.   return 0;
  215. }
  216.  
  217. int
  218. signed_comparison (x, mode)
  219.      rtx x;
  220.      enum machine_mode mode;
  221. {
  222.   return ! TRULY_UNSIGNED_COMPARE_P (GET_CODE (x));
  223. }
  224.  
  225. extern rtx force_reg ();
  226. rtx test_op0, test_op1;
  227. enum machine_mode test_mode;
  228.  
  229. /* Sign-extend or zero-extend constant X from FROM_MODE to TO_MODE.  */
  230.  
  231. rtx
  232. extend_const (x, extop, from_mode, to_mode)
  233.     rtx x;
  234.     RTX_CODE extop;
  235.     enum machine_mode from_mode, to_mode;
  236. {
  237.   int val;
  238.   int negative;
  239.   if (from_mode == to_mode)
  240.     return x;
  241.   if (GET_CODE (x) != CONST_INT)
  242.     abort ();
  243.   val = INTVAL (x);
  244.   negative = val & (1 << (GET_MODE_BITSIZE (from_mode) - 1));
  245.   if (GET_MODE_BITSIZE (from_mode) == HOST_BITS_PER_INT)
  246.     abort ();
  247.   if (negative && extop == SIGN_EXTEND)
  248.     val = val | ((-1) << (GET_MODE_BITSIZE (from_mode)));
  249.   else
  250.     val = val & ~((-1) << (GET_MODE_BITSIZE (from_mode)));
  251.   if (GET_MODE_BITSIZE (to_mode) == HOST_BITS_PER_INT)
  252.     return gen_rtx (CONST_INT, VOIDmode, val);
  253.   return gen_rtx (CONST_INT, VOIDmode,
  254.           val & ~((-1) << (GET_MODE_BITSIZE (to_mode))));
  255. }
  256.  
  257. rtx
  258. ensure_extended (op, extop, from_mode)
  259.      rtx op;
  260.      RTX_CODE extop;
  261.      enum machine_mode from_mode;
  262. {
  263.   if (GET_CODE (op) == CONST_INT)
  264.     return extend_const (op, extop, from_mode, SImode);
  265.   else
  266.     return force_reg (SImode, gen_rtx (extop, SImode, op));
  267. }
  268.  
  269. /* Emit rtl for a branch, as well as any delayed (integer) compare insns.
  270.    The compare insn to perform is determined by the global variables
  271.    test_op0 and test_op1.  */
  272.  
  273. void
  274. extend_and_branch (extop)
  275.      RTX_CODE extop;
  276. {
  277.   rtx op0, op1;
  278.   RTX_CODE code0, code1;
  279.  
  280.   op0 = test_op0, op1 = test_op1;
  281.   if (op0 == 0)
  282.     return;
  283.  
  284.   code0 = GET_CODE (op0);
  285.   if (op1 != 0)
  286.     code1 = GET_CODE (op1);
  287.   test_op0 = test_op1 = 0;
  288.  
  289.   if (op1 == 0)
  290.     {
  291.       op0 = ensure_extended (op0, extop, test_mode);
  292.       emit_insn (gen_rtx (SET, VOIDmode, cc0_rtx, op0));
  293.     }
  294.   else
  295.     {
  296.       if (CONSTANT_P (op0) && CONSTANT_P (op1))
  297.     {
  298.       op0 = ensure_extended (op0, extop, test_mode);
  299.       op1 = ensure_extended (op1, extop, test_mode);
  300.     }
  301.       else if (extop == ZERO_EXTEND && test_mode == HImode)
  302.     {
  303.       /* Pyramids have no unsigned "cmphi" instructions.  We need to
  304.          zero extend unsigned halfwords into temporary registers. */
  305.       op0 = ensure_extended (op0, extop, test_mode);
  306.       op1 = ensure_extended (op1, extop, test_mode);
  307.     }
  308.       else if (CONSTANT_P (op0))
  309.     {
  310.       op0 = ensure_extended (op0, extop, test_mode);
  311.       op1 = ensure_extended (op1, extop, test_mode);
  312.     }
  313.       else if (CONSTANT_P (op1))
  314.     {
  315.       op1 = ensure_extended (op1, extop, test_mode);
  316.       op0 = ensure_extended (op0, extop, test_mode);
  317.     }
  318.       else if ((code0 == REG || code0 == SUBREG)
  319.            && (code1 == REG || code1 == SUBREG))
  320.     {
  321.       /* I could do this case without extension, by using the virtual
  322.          register address (but that would lose for global regs).  */
  323.       op0 = ensure_extended (op0, extop, test_mode);
  324.       op1 = ensure_extended (op1, extop, test_mode);
  325.     }
  326.       else if (code0 == MEM && code1 == MEM)
  327.     {
  328.       /* Load into a reg if the address combination can't be handled
  329.          directly.  */
  330.       if (! weird_memory_memory (op0, op1))
  331.         op0 = force_reg (test_mode, op0);
  332.     }
  333.  
  334.       emit_insn (gen_rtx (SET, VOIDmode, cc0_rtx,
  335.               gen_rtx (COMPARE, VOIDmode, op0, op1)));
  336.     }
  337. }
  338.  
  339. /* Return non-zero if the two single-word moves with operands[0]
  340.    and operands[1] for the first single-word move, and operands[2]
  341.    and operands[3] for the second single-word move, is possible to
  342.    combine to a double word move.
  343.  
  344.    The criterion is whether the operands are in consecutive memory cells,
  345.    registers, etc.  */
  346.  
  347. int
  348. movdi_possible (operands)
  349.      rtx operands[];
  350. {
  351.   int cnst_diff0, cnst_diff1;
  352.   RTX_CODE code0 = GET_CODE (operands[0]);
  353.   RTX_CODE code1 = GET_CODE (operands[1]);
  354.  
  355.   /* Don't dare to combine (possibly overlapping) memory -> memory moves.  */
  356.   /* It would be possible to detect the cases where we dare, by using
  357.      constant_diff (operands[0], operands[1])!!!  */
  358.   if (code0 == MEM && code1 == MEM)
  359.     return 0;
  360.  
  361.   cnst_diff0 = consecutive_operands (operands[0], operands[2]);
  362.   if (cnst_diff0 == 0)
  363.     return 0;
  364.  
  365.   cnst_diff1 = consecutive_operands (operands[1], operands[3]);
  366.   if (cnst_diff1 == 0)
  367.     return 0;
  368.  
  369.   if (cnst_diff0 & cnst_diff1)
  370.     {
  371.       /* The source and destination operands are consecutive.  */
  372.  
  373.       /* If the first move writes into the source of the second move,
  374.      we cannot combine.  */
  375.       if ((code0 == REG
  376.        && reg_overlap_mentioned_p (operands[0], operands[3]))
  377.       || (code0 == SUBREG
  378.           && subreg_overlap_mentioned_p (operands[0], operands[3])))
  379.       return 0;
  380.  
  381.       if (cnst_diff0 & 1)
  382.     /* operands[0],[1] has higher addresses than operands[2],[3].  */
  383.     swap_operands = 0;
  384.       else
  385.     /* operands[0],[1] has lower addresses than operands[2],[3].  */
  386.     swap_operands = 1;
  387.       return 1;
  388.     }
  389.   return 0;
  390. }
  391.  
  392. /* Like reg_overlap_mentioned_p, but accepts a subreg rtx instead
  393.    of a reg.  */
  394.  
  395. int
  396. subreg_overlap_mentioned_p (subreg, x)
  397.      rtx subreg, x;
  398. {
  399.   rtx reg = SUBREG_REG (subreg);
  400.   int regno = REGNO (reg) + SUBREG_WORD (subreg);
  401.   int endregno = regno + HARD_REGNO_NREGS (regno, GET_MODE (subreg));
  402.   return refers_to_regno_p (regno, endregno, x, 0);
  403. }
  404.  
  405. /* Return 1 if OP0 is a consecutive operand to OP1, 2 if OP1 is a
  406.    consecutive operand to OP0.
  407.  
  408.    This function is used to determine if addresses are consecutive,
  409.    and therefore possible to combine to fewer instructions.  */
  410.  
  411. int
  412. consecutive_operands (op0, op1)
  413.      rtx op0, op1;
  414. {
  415.   RTX_CODE code0, code1;
  416.   int cnst_diff;
  417.   int regno_off0, regno_off1;
  418.  
  419.   code0 = GET_CODE (op0);
  420.   code1 = GET_CODE (op1);
  421.  
  422.   regno_off0 = 0;
  423.   if (code0 == SUBREG)
  424.     {
  425.       if (GET_MODE_SIZE (GET_MODE (SUBREG_REG (op0))) <= UNITS_PER_WORD)
  426.     return 0;
  427.       regno_off0 = SUBREG_WORD (op0);
  428.       op0 = SUBREG_REG (op0);
  429.       code0 = REG;
  430.     }
  431.  
  432.   regno_off1 = 0;
  433.   if (code1 == SUBREG)
  434.     {
  435.       if (GET_MODE_SIZE (GET_MODE (SUBREG_REG (op1))) <= UNITS_PER_WORD)
  436.     return 0;
  437.       regno_off1 = SUBREG_WORD (op1);
  438.       op1 = SUBREG_REG (op1);
  439.       code1 = REG;
  440.     }
  441.  
  442.   if (code0 != code1)
  443.     return 0;
  444.  
  445.   switch (code0)
  446.     {
  447.     case CONST_INT:
  448.       /* Cannot permit any symbolic constants, even if the consecutive
  449.      operand is 0, since a movl really performs sign extension.  */
  450.       if (code1 != CONST_INT)
  451.     return 0;
  452.       if ((INTVAL (op0) == 0 && INTVAL (op1) == 0)
  453.       || (INTVAL (op0) == -1 && INTVAL (op1) == -1))
  454.     return 3;
  455.       if ((INTVAL (op0) == 0 && INTVAL (op1) > 0)
  456.       || (INTVAL (op0) == -1 && INTVAL (op1) < 0))
  457.     return 2;
  458.       if ((INTVAL (op1) == 0 && INTVAL (op0) > 0)
  459.       || (INTVAL (op1) == -1 && INTVAL (op0) < 0))
  460.     return 1;
  461.       break;
  462.  
  463.     case REG:
  464.       regno_off0 = REGNO (op0) + regno_off0;
  465.       regno_off1 = REGNO (op1) + regno_off1;
  466.  
  467.       cnst_diff = regno_off0 - regno_off1;
  468.       if (cnst_diff == 1)
  469.     {
  470.       /* movl with the highest numbered parameter (local) register as
  471.          source or destination, doesn't wrap to the lowest numbered local
  472.          (temporary) register.  */
  473.  
  474.       if (regno_off0 % 16 != 0)
  475.         return 1;
  476.       else
  477.         return 0;
  478.     }
  479.       else if (cnst_diff == -1)
  480.     {
  481.       if (regno_off1 % 16 != 0)
  482.         return 2;
  483.       else
  484.         return 0;
  485.     }
  486.       break;
  487.  
  488.     case MEM:
  489.       op0 = XEXP (op0, 0);
  490.       op1 = XEXP (op1, 0);
  491.       if (GET_CODE (op0) == CONST)
  492.     op0 = XEXP (op0, 0);
  493.       if (GET_CODE (op1) == CONST)
  494.     op1 = XEXP (op1, 0);
  495.  
  496.       cnst_diff = constant_diff (op0, op1);
  497.       if (cnst_diff)
  498.     {
  499.       if (cnst_diff == 4)
  500.         return 1;
  501.       else if (cnst_diff == -4)
  502.         return 2;
  503.     }
  504.       break;
  505.     }
  506.   return 0;
  507. }
  508.  
  509. /* Return the constant difference of the rtx expressions OP0 and OP1,
  510.    or 0 if they don't have a constant difference.
  511.  
  512.    This function is used to determine if addresses are consecutive,
  513.    and therefore possible to combine to fewer instructions.  */
  514.  
  515. int
  516. constant_diff (op0, op1)
  517.      rtx op0, op1;
  518. {
  519.   RTX_CODE code0, code1;
  520.   int cnst_diff;
  521.  
  522.   code0 = GET_CODE (op0);
  523.   code1 = GET_CODE (op1);
  524.  
  525.   if (code0 != code1)
  526.     {
  527.       if (code0 == PLUS)
  528.     {
  529.       if (GET_CODE (XEXP (op0, 1)) == CONST_INT
  530.           && rtx_equal_p (op1, XEXP (op0, 0)))
  531.         return INTVAL (XEXP (op0, 1));
  532.     }
  533.       else if (code1 == PLUS)
  534.     {
  535.       if (GET_CODE (XEXP (op1, 1)) == CONST_INT
  536.           && rtx_equal_p (op0, XEXP (op1, 0)))
  537.         return -INTVAL (XEXP (op1, 1));
  538.     }
  539.       return 0;
  540.     }
  541.  
  542.   if (code0 == CONST_INT)
  543.     return INTVAL (op0) - INTVAL (op1);
  544.  
  545.   if (code0 == PLUS)
  546.     {
  547.       cnst_diff = constant_diff (XEXP (op0, 0), XEXP (op1, 0));
  548.       if (cnst_diff)
  549.     return (rtx_equal_p (XEXP (op0, 1), XEXP (op1, 1)))
  550.       ? cnst_diff : 0;
  551.       cnst_diff = constant_diff (XEXP (op0, 1), XEXP (op1, 1));
  552.       if (cnst_diff)
  553.     return (rtx_equal_p (XEXP (op0, 0), XEXP (op1, 0)))
  554.       ? cnst_diff : 0;
  555.     }
  556.  
  557.   return 0;
  558. }
  559.  
  560. int
  561. already_sign_extended (insn, from_mode, op)
  562.      rtx insn;
  563.      enum machine_mode from_mode;
  564.      rtx op;
  565. {
  566.   rtx xinsn, xdest, xsrc;
  567.  
  568.   for (;;)
  569.     {
  570.       insn = PREV_INSN (insn);
  571.       if (insn == 0)
  572.     return 0;
  573.       if (GET_CODE (insn) == NOTE || GET_CODE (insn) == JUMP_INSN)
  574.     continue;
  575.       if (GET_CODE (insn) == CALL_INSN && ! call_used_regs[REGNO (op)])
  576.     continue;
  577.       if (GET_CODE (insn) != INSN)
  578.     return 0;
  579.       xinsn = PATTERN (insn);
  580.  
  581.       if (GET_CODE (xinsn) != SET)
  582.     return 0;
  583.  
  584.       xdest = SET_DEST (xinsn);
  585.       xsrc = SET_SRC (xinsn);
  586.  
  587.       if (GET_CODE (xdest) == SUBREG)
  588.     abort ();
  589.  
  590.       if ( ! REG_P (xdest))
  591.     continue;
  592.  
  593.       if (REGNO (op) == REGNO (xdest)
  594.       && ((GET_CODE (xsrc) == SIGN_EXTEND
  595.        && GET_MODE (XEXP (xsrc, 0)) == from_mode)
  596.       || (GET_CODE (xsrc) == MEM
  597.           && GET_MODE (xsrc) == from_mode)))
  598.     return 1;
  599.  
  600.       /* The register is modified by another operation.  */
  601.       if (reg_overlap_mentioned_p (xdest, op))
  602.     return 0;
  603.     }
  604. }
  605.  
  606. char *
  607. output_move_double (operands)
  608.      rtx *operands;
  609. {
  610.   if (GET_CODE (operands[1]) == CONST_DOUBLE)
  611.     {
  612.       if (GET_MODE_CLASS (GET_MODE (operands[1])) == MODE_INT)
  613.     {
  614.       /* In an integer, the low-order word is in CONST_DOUBLE_LOW.  */
  615.       rtx const_op = operands[1];
  616.       if ((CONST_DOUBLE_HIGH (const_op) == 0
  617.            && CONST_DOUBLE_LOW (const_op) >= 0)
  618.           || (CONST_DOUBLE_HIGH (const_op) == -1
  619.           && CONST_DOUBLE_LOW (const_op) < 0))
  620.         {
  621.           operands[1] = gen_rtx (CONST_INT, VOIDmode,
  622.                      CONST_DOUBLE_LOW (const_op));
  623.           return "movl %1,%0";
  624.         }
  625.       operands[1] = gen_rtx (CONST_INT, VOIDmode,
  626.                  CONST_DOUBLE_HIGH (const_op));
  627.       output_asm_insn ("movw %1,%0", operands);
  628.       operands[0] = gen_rtx (REG, SImode, REGNO (operands[0]) + 1);
  629.       operands[1] = gen_rtx (CONST_INT, VOIDmode,
  630.                  CONST_DOUBLE_LOW (const_op));
  631.       return "movw %1,%0";
  632.     }
  633.       else
  634.     {
  635.       /* In a real, the low-address word is in CONST_DOUBLE_LOW.  */
  636.       rtx const_op = operands[1];
  637.       if ((CONST_DOUBLE_LOW (const_op) == 0
  638.            && CONST_DOUBLE_HIGH (const_op) >= 0)
  639.           || (CONST_DOUBLE_LOW (const_op) == -1
  640.           && CONST_DOUBLE_HIGH (const_op) < 0))
  641.         {
  642.           operands[1] = gen_rtx (CONST_INT, VOIDmode,
  643.                      CONST_DOUBLE_HIGH (const_op));
  644.           return "movl %1,%0";
  645.         }
  646.       operands[1] = gen_rtx (CONST_INT, VOIDmode,
  647.                  CONST_DOUBLE_LOW (const_op));
  648.       output_asm_insn ("movw %1,%0", operands);
  649.       operands[0] = gen_rtx (REG, SImode, REGNO (operands[0]) + 1);
  650.       operands[1] = gen_rtx (CONST_INT, VOIDmode,
  651.                  CONST_DOUBLE_HIGH (const_op));
  652.       return "movw %1,%0";
  653.     }
  654.     }
  655.  
  656.   return "movl %1,%0";
  657. }
  658.  
  659. /* Output a shift insns, after having reduced integer arguments to
  660.    avoid as warnings.  */
  661.  
  662. char *
  663. output_shift (pattern, op2, mod)
  664.      char *pattern;
  665.      rtx op2;
  666.      int mod;
  667. {
  668.   if (GET_CODE (op2) == CONST_INT)
  669.     {
  670.       int cnt = INTVAL (op2) % mod;
  671.       if (cnt == 0)
  672.     {
  673.       cc_status = cc_prev_status;
  674.       return "";
  675.     }
  676.       op2 = gen_rtx (CONST_INT, VOIDmode, cnt);
  677.     }
  678.   return pattern;
  679. }
  680.  
  681. /* Return non-zero if the code of this rtx pattern is a relop.  */
  682.  
  683. int
  684. relop (op, mode)
  685.      rtx op;
  686.      enum machine_mode mode;
  687. {
  688.   switch (GET_CODE (op))
  689.     {
  690.     case EQ:
  691.     case NE:
  692.     case LT:
  693.     case LE:
  694.     case GE:
  695.     case GT:
  696.     case LTU:
  697.     case LEU:
  698.     case GEU:
  699.     case GTU:
  700.       return 1;
  701.     }
  702.   return 0;
  703. }
  704.  
  705. void
  706. notice_update_cc (EXP, INSN)
  707.      rtx EXP, INSN;
  708. {
  709.   switch (GET_CODE (EXP))
  710.     {
  711.     case SET:
  712.       switch (GET_CODE (SET_DEST (EXP)))
  713.     {
  714.     case CC0:
  715.       cc_status.mdep = 0;
  716.       cc_status.flags = 0;
  717.       cc_status.value1 = 0;
  718.       cc_status.value2 = SET_SRC (EXP);
  719.       break;
  720.  
  721.     case PC:
  722.       break;
  723.  
  724.     case REG:
  725.       switch (GET_CODE (SET_SRC (EXP)))
  726.         {
  727.         case CALL:
  728.           goto call;
  729.         case MEM:
  730.           if (GET_MODE (SET_SRC (EXP)) == QImode
  731.           || GET_MODE (SET_SRC (EXP)) == HImode)
  732.         {
  733.           cc_status.mdep = 0;
  734.           cc_status.flags = CC_NO_OVERFLOW;
  735.           cc_status.value1 = SET_DEST (EXP);
  736.           cc_status.value2 = SET_SRC (EXP);
  737.           break;
  738.         }
  739.           /* else: Fall through.  */
  740.         case CONST_INT:
  741.         case SYMBOL_REF:
  742.         case LABEL_REF:
  743.         case CONST:
  744.         case CONST_DOUBLE:
  745.         case REG:
  746.           if (cc_status.value1
  747.           && reg_overlap_mentioned_p (SET_DEST (EXP),
  748.                           cc_status.value1))
  749.         cc_status.value1 = 0;
  750.           if (cc_status.value2
  751.           && reg_overlap_mentioned_p (SET_DEST (EXP),
  752.                           cc_status.value2))
  753.         cc_status.value2 = 0;
  754.           break;
  755.  
  756.         case UDIV:
  757.         case UMOD:
  758.           cc_status.mdep = CC_VALID_FOR_UNSIGNED;
  759.           cc_status.flags = CC_NO_OVERFLOW;
  760.           cc_status.value1 = SET_DEST (EXP);
  761.           cc_status.value2 = SET_SRC (EXP);
  762.           break;
  763.         default:
  764.           cc_status.mdep = 0;
  765.           cc_status.flags = CC_NO_OVERFLOW;
  766.           cc_status.value1 = SET_DEST (EXP);
  767.           cc_status.value2 = SET_SRC (EXP);
  768.           break;
  769.         }
  770.       break;
  771.  
  772.     case MEM:
  773.       switch (GET_CODE (SET_SRC (EXP)))
  774.         {
  775.         case REG:
  776.           if (GET_MODE (SET_SRC (EXP)) == QImode
  777.           || GET_MODE (SET_SRC (EXP)) == HImode)
  778.         {
  779.           cc_status.flags = CC_NO_OVERFLOW;
  780.           cc_status.value1 = SET_DEST (EXP);
  781.           cc_status.value2 = SET_SRC (EXP);
  782.           cc_status.mdep = 0;
  783.           break;
  784.         }
  785.           /* else: Fall through.  */
  786.         case CONST_INT:
  787.         case SYMBOL_REF:
  788.         case LABEL_REF:
  789.         case CONST:
  790.         case CONST_DOUBLE:
  791.         case MEM:
  792.           /* Need to forget cc_status about memory positions each
  793.          time a memory store is made, even if the memory store
  794.          insns in question doesn't modify the condition codes.  */
  795.           if (cc_status.value1 &&
  796.           GET_CODE (cc_status.value1) == MEM)
  797.         cc_status.value1 = 0;
  798.           if (cc_status.value2 &&
  799.           GET_CODE (cc_status.value2) == MEM)
  800.         cc_status.value2 = 0;
  801.           break;
  802.         case SIGN_EXTEND:
  803.         case FLOAT_EXTEND:
  804.         case FLOAT_TRUNCATE:
  805.         case FLOAT:
  806.         case FIX:
  807.           cc_status.flags = CC_NO_OVERFLOW;
  808.           cc_status.value1 = SET_DEST (EXP);
  809.           cc_status.value2 = SET_SRC (EXP);
  810.           cc_status.mdep = 0;
  811.           break;
  812.  
  813.         default:
  814.           abort ();
  815.         }
  816.       break;
  817.  
  818.     default:
  819.       abort ();
  820.     }
  821.       break;
  822.  
  823.     case CALL:
  824.     call:
  825.       CC_STATUS_INIT;
  826.       break;
  827.       /* Do calls preserve the condition codes?  (At least forget
  828.      cc_status expressions if they refer to registers
  829.      not preserved across calls.  Also forget expressions
  830.      about memory contents.)  */
  831.       if (cc_status.value1
  832.       && (refers_to_regno_p (PYR_TREG (0), PYR_TREG (15),
  833.                  cc_status.value1, 0)
  834.           || GET_CODE (cc_status.value1) == MEM))
  835.     cc_status.value1 = 0;
  836.       if (cc_status.value2
  837.       && (refers_to_regno_p (PYR_TREG (0), PYR_TREG (15),
  838.                  cc_status.value2, 0)
  839.           || GET_CODE (cc_status.value2) == MEM))
  840.     cc_status.value2 = 0;
  841.       break;
  842.  
  843.     default:
  844.       CC_STATUS_INIT;
  845.     }
  846. }
  847.  
  848. void
  849. forget_cc_if_dependent (op)
  850.      rtx op;
  851. {
  852.   cc_status = cc_prev_status;
  853.   if (cc_status.value1 && reg_overlap_mentioned_p (op, cc_status.value1))
  854.     cc_status.value1 = 0;
  855.   if (cc_status.value2 && reg_overlap_mentioned_p (op, cc_status.value2))
  856.     cc_status.value2 = 0;
  857. }
  858.