home *** CD-ROM | disk | FTP | other *** search
/ Education Sampler 1992 [NeXTSTEP] / Education_1992_Sampler.iso / NeXT / GnuSource / cc-61.0.1 / cc / combine.c < prev    next >
C/C++ Source or Header  |  1992-05-27  |  243KB  |  7,389 lines
  1. /* Optimize by combining instructions for GNU compiler.
  2.    Copyright (C) 1987-1991 Free Software Foundation, Inc.
  3.  
  4. This file is part of GNU CC.
  5.  
  6. GNU CC is free software; you can redistribute it and/or modify
  7. it under the terms of the GNU General Public License as published by
  8. the Free Software Foundation; either version 2, or (at your option)
  9. any later version.
  10.  
  11. GNU CC is distributed in the hope that it will be useful,
  12. but WITHOUT ANY WARRANTY; without even the implied warranty of
  13. MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14. GNU General Public License for more details.
  15.  
  16. You should have received a copy of the GNU General Public License
  17. along with GNU CC; see the file COPYING.  If not, write to
  18. the Free Software Foundation, 675 Mass Ave, Cambridge, MA 02139, USA.  */
  19.  
  20.  
  21. /* This module is essentially the "combiner" phase of the U. of Arizona
  22.    Portable Optimizer, but redone to work on our list-structured
  23.    representation for RTL instead of their string representation.
  24.  
  25.    The LOG_LINKS of each insn identify the most recent assignment
  26.    to each REG used in the insn.  It is a list of previous insns,
  27.    each of which contains a SET for a REG that is used in this insn
  28.    and not used or set in between.  LOG_LINKs never cross basic blocks.
  29.    They were set up by the preceding pass (lifetime analysis).
  30.  
  31.    We try to combine each pair of insns joined by a logical link.
  32.    We also try to combine triples of insns A, B and C when
  33.    C has a link back to B and B has a link back to A.
  34.  
  35.    LOG_LINKS does not have links for use of the CC0.  They don't
  36.    need to, because the insn that sets the CC0 is always immediately
  37.    before the insn that tests it.  So we always regard a branch
  38.    insn as having a logical link to the preceding insn.  The same is true
  39.    for an insn explicitly using CC0.
  40.  
  41.    We check (with use_crosses_set_p) to avoid combining in such a way
  42.    as to move a computation to a place where its value would be different.
  43.  
  44.    Combination is done by mathematically substituting the previous
  45.    insn(s) values for the regs they set into the expressions in
  46.    the later insns that refer to these regs.  If the result is a valid insn
  47.    for our target machine, according to the machine description,
  48.    we install it, delete the earlier insns, and update the data flow
  49.    information (LOG_LINKS and REG_NOTES) for what we did.
  50.  
  51.    There are a few exceptions where the dataflow information created by
  52.    flow.c aren't completely updated:
  53.  
  54.    - reg_live_length is not updated
  55.    - reg_n_refs is not adjusted in the rare case when a register is
  56.      no longer required in a computation
  57.    - there are extremely rare cases (see distribute_regnotes) when a
  58.      REG_DEAD note is lost
  59.    - a LOG_LINKS entry that refers to an insn with multiple SETs may be
  60.      removed because there is no way to know which register it was 
  61.      linking
  62.  
  63.    To simplify substitution, we combine only when the earlier insn(s)
  64.    consist of only a single assignment.  To simplify updating afterward,
  65.    we never combine when a subroutine call appears in the middle.
  66.  
  67.    Since we do not represent assignments to CC0 explicitly except when that
  68.    is all an insn does, there is no LOG_LINKS entry in an insn that uses
  69.    the condition code for the insn that set the condition code.
  70.    Fortunately, these two insns must be consecutive.
  71.    Therefore, every JUMP_INSN is taken to have an implicit logical link
  72.    to the preceding insn.  This is not quite right, since non-jumps can
  73.    also use the condition code; but in practice such insns would not
  74.    combine anyway.  */
  75.  
  76. #include <stdio.h>
  77.  
  78. #include "config.h"
  79. #include "gvarargs.h"
  80. #include "rtl.h"
  81. #include "flags.h"
  82. #include "regs.h"
  83. #include "expr.h"
  84. #include "basic-block.h"
  85. #include "insn-config.h"
  86. #include "insn-flags.h"
  87. #include "insn-codes.h"
  88. #include "insn-attr.h"
  89. #include "recog.h"
  90. #include "real.h"
  91.  
  92. #define max(A,B) ((A) > (B) ? (A) : (B))
  93. #define min(A,B) ((A) < (B) ? (A) : (B))
  94.  
  95. /* It is not safe to use ordinary gen_lowpart in combine.
  96.    Use gen_lowpart_for_combine instead.  See comments there.  */
  97. #define gen_lowpart dont_use_gen_lowpart_you_dummy
  98.  
  99. /* Number of attempts to combine instructions in this function.  */
  100.  
  101. static int combine_attempts;
  102.  
  103. /* Number of attempts that got as far as substitution in this function.  */
  104.  
  105. static int combine_merges;
  106.  
  107. /* Number of instructions combined with added SETs in this function.  */
  108.  
  109. static int combine_extras;
  110.  
  111. /* Number of instructions combined in this function.  */
  112.  
  113. static int combine_successes;
  114.  
  115. /* Totals over entire compilation.  */
  116.  
  117. static int total_attempts, total_merges, total_extras, total_successes;
  118.  
  119. /* Vector mapping INSN_UIDs to cuids.
  120.    The cuids are like uids but increase monononically always.
  121.    Combine always uses cuids so that it can compare them.
  122.    But actually renumbering the uids, which we used to do,
  123.    proves to be a bad idea because it makes it hard to compare
  124.    the dumps produced by earlier passes with those from later passes.  */
  125.  
  126. static int *uid_cuid;
  127.  
  128. /* Get the cuid of an insn.  */
  129.  
  130. #define INSN_CUID(INSN) (uid_cuid[INSN_UID (INSN)])
  131.  
  132. /* Maximum register number, which is the size of the tables below.  */
  133.  
  134. static int combine_max_regno;
  135.  
  136. /* Record last point of death of (hard or pseudo) register n.  */
  137.  
  138. static rtx *reg_last_death;
  139.  
  140. /* Record last point of modification of (hard or pseudo) register n.  */
  141.  
  142. static rtx *reg_last_set;
  143.  
  144. /* Record the cuid of the last insn that invalidated memory
  145.    (anything that writes memory, and subroutine calls, but not pushes).  */
  146.  
  147. static int mem_last_set;
  148.  
  149. /* Record the cuid of the last CALL_INSN
  150.    so we can tell whether a potential combination crosses any calls.  */
  151.  
  152. static int last_call_cuid;
  153.  
  154. /* When `subst' is called, this is the insn that is being modified
  155.    (by combining in a previous insn).  The PATTERN of this insn
  156.    is still the old pattern partially modified and it should not be
  157.    looked at, but this may be used to examine the successors of the insn
  158.    to judge whether a simplification is valid.  */
  159.  
  160. static rtx subst_insn;
  161.  
  162. /* This is the lowest CUID that `subst' is currently dealing with.
  163.    get_last_value will not return a value if the register was set at or
  164.    after this CUID.  If not for this mechanism, we could get confused if
  165.    I2 or I1 in try_combine were an insn that used the old value of a register
  166.    to obtain a new value.  In that case, we might erroneously get the
  167.    new value of the register when we wanted the old one.  */
  168.  
  169. static int subst_low_cuid;
  170.  
  171. /* This is the value of undobuf.num_undo when we started processing this 
  172.    substitution.  This will prevent gen_rtx_combine from re-used a piece
  173.    from the previous expression.  Doing so can produce circular rtl
  174.    structures.  */
  175.  
  176. static int previous_num_undos;
  177.  
  178. /* The next group of arrays allows the recording of the last value assigned
  179.    to (hard or pseudo) register n.  We use this information to see if a
  180.    operation being processed is redundant given the a prior operation peformed
  181.    on the register.  For example, an `and' with a constant is redundant if
  182.    all the zero bits are already known to be turned off.
  183.  
  184.    We use an approach similar to that used by cse, but change it in the
  185.    following ways:
  186.  
  187.    (1) We do not want to reinitialize at each label.
  188.    (2) It is useful, but not critical, to know the actual value assigned
  189.        to a register.  Often just its form is helpful.
  190.  
  191.    Therefore, we maintain the following arrays:
  192.  
  193.    reg_last_set_value        the last value assigned
  194.    reg_last_set_label        records the value of label_tick when the
  195.                 register was assigned
  196.    reg_last_set_table_tick    records the value of label_tick when a
  197.                 value using the register is assigned
  198.    reg_last_set_invalid        set to non-zero when it is not valid
  199.                 to use the value of this register in some
  200.                 register's value
  201.  
  202.    To understand the usage of these tables, it is important to understand
  203.    the distinction between the value in reg_last_set_value being valid
  204.    and the register being validly contained in some other expression in the
  205.    table.
  206.  
  207.    Entry I in reg_last_set_value is valid if it is non-zero, and either
  208.    reg_n_sets[i] is 1 or reg_last_set_label[i] == label_tick.
  209.  
  210.    Register I may validly appear in any expression returned for the value
  211.    of another register if reg_n_sets[i] is 1.  It may also appear in the
  212.    value for register J if reg_last_set_label[i] < reg_last_set_label[j] or
  213.    reg_last_set_invalid[j] is zero.
  214.  
  215.    If an expression is found in the table containing a register which may
  216.    not validly appear in an expression, the register is replaced by
  217.    something that won't match, (clobber (const_int 0)).
  218.  
  219.    reg_last_set_invalid[i] is set non-zero when register I is being assigned
  220.    to and reg_last_set_table_tick[i] == label_tick.  */
  221.  
  222. /* Record last value assigned to (hard or pseudo) register n. */
  223.  
  224. static rtx *reg_last_set_value;
  225.  
  226. /* Record the value of label_tick when the value for register n is placed in
  227.    reg_last_set_value[n].  */
  228.  
  229. static short *reg_last_set_label;
  230.  
  231. /* Record the value of label_tick when an expression involving register n
  232.    is placed in reg_last_set_value. */
  233.  
  234. static short *reg_last_set_table_tick;
  235.  
  236. /* Set non-zero if references to register n in expressions should not be
  237.    used.  */
  238.  
  239. static char *reg_last_set_invalid;
  240.  
  241. /* Incremented for each label. */
  242.  
  243. static short label_tick;
  244.  
  245. /* Some registers that are set more than once and used in more than one
  246.    basic block are nevertheless always set in similar ways.  For example,
  247.    a QImode register may be loaded from memory in two places on a machine
  248.    where byte loads zero extend.
  249.  
  250.    We record in the following array what we know about the significant
  251.    bits of a register, specifically which bits are known to be zero.
  252.  
  253.    If an entry is zero, it means that we don't know anything special.  */
  254.  
  255. static int *reg_significant;
  256.  
  257. /* Mode used to compute significance in reg_significant.  It is the largest
  258.    integer mode that can fit in HOST_BITS_PER_INT.  */
  259.  
  260. static enum machine_mode significant_mode;
  261.  
  262. /* Nonzero when reg_significant can be safely used.  It is zero while
  263.    computing reg_significant.  This prevents propagating values based
  264.    on previously set values, which can be incorrect if a variable
  265.    is modified in a loop.  */
  266.  
  267. static int significant_valid;
  268.  
  269. /* Record one modification to rtl structure
  270.    to be undone by storing old_contents into *where.
  271.    is_int is 1 if the contents are an int.  */
  272.  
  273. struct undo
  274. {
  275.   rtx *where;
  276.   rtx old_contents;
  277.   int is_int;
  278. };
  279.  
  280. struct undo_int
  281. {
  282.   int *where;
  283.   int old_contents;
  284.   int is_int;
  285. };
  286.  
  287. /* Record a bunch of changes to be undone, up to MAX_UNDO of them.
  288.    num_undo says how many are currently recorded.
  289.  
  290.    storage is nonzero if we must undo the allocation of new storage.
  291.    The value of storage is what to pass to obfree.
  292.  
  293.    other_insn is nonzero if we have modified some other insn in the process
  294.    of working on subst_insn.  It must be verified too.  */
  295.  
  296. #define MAX_UNDO 50
  297.  
  298. struct undobuf
  299. {
  300.   int num_undo;
  301.   char *storage;
  302.   struct undo undo[MAX_UNDO];
  303.   rtx other_insn;
  304. };
  305.  
  306. static struct undobuf undobuf;
  307.  
  308. /* Substitute NEWVAL, an rtx expression, into INTO, a place in a some
  309.    insn.  The substitution can be undone by undo_all.  If INTO is already
  310.    set to NEWVAL, do not record this change.  */
  311.  
  312. #define SUBST(INTO, NEWVAL)  \
  313.  do { if (undobuf.num_undo < MAX_UNDO)                    \
  314.     {                                \
  315.       undobuf.undo[undobuf.num_undo].where = &INTO;            \
  316.       undobuf.undo[undobuf.num_undo].old_contents = INTO;        \
  317.       undobuf.undo[undobuf.num_undo].is_int = 0;            \
  318.       INTO = NEWVAL;                        \
  319.       if (undobuf.undo[undobuf.num_undo].old_contents != INTO)    \
  320.         undobuf.num_undo++;                     \
  321.     }                                \
  322.     } while (0)
  323.  
  324. /* Similar to SUBST, but NEWVAL is an int.  INTO will normally be an XINT
  325.    expression.
  326.    Note that substitution for the value of a CONST_INT is not safe.  */
  327.  
  328. #define SUBST_INT(INTO, NEWVAL)  \
  329.  do { if (undobuf.num_undo < MAX_UNDO)                    \
  330. {                                    \
  331.       struct undo_int *u                        \
  332.         = (struct undo_int *)&undobuf.undo[undobuf.num_undo];    \
  333.       u->where = (int *) &INTO;                    \
  334.       u->old_contents = INTO;                    \
  335.       u->is_int = 1;                        \
  336.       INTO = NEWVAL;                        \
  337.       if (u->old_contents != INTO)                    \
  338.         undobuf.num_undo++;                        \
  339.     }                                \
  340.      } while (0)
  341.  
  342. /* Number of times the pseudo being substituted for
  343.    was found and replaced.  */
  344.  
  345. static int n_occurrences;
  346.  
  347. static void set_significant ();
  348. static void move_deaths ();
  349. rtx remove_death ();
  350. static void record_value_for_reg ();
  351. static void record_dead_and_set_regs ();
  352. static int use_crosses_set_p ();
  353. static rtx try_combine ();
  354. static rtx *find_split_point ();
  355. static rtx subst ();
  356. static void undo_all ();
  357. static void copy_substitutions ();
  358. static int reg_dead_at_p ();
  359. static rtx expand_compound_operation ();
  360. static rtx expand_field_assignment ();
  361. static rtx make_extraction ();
  362. static int get_pos_from_mask ();
  363. static rtx make_field_assignment ();
  364. static rtx make_compound_operation ();
  365. static rtx apply_distributive_law ();
  366. static rtx simplify_and_const_int ();
  367. static unsigned significant_bits ();
  368. static int merge_outer_ops ();
  369. static rtx simplify_shift_const ();
  370. static int recog_for_combine ();
  371. static rtx gen_lowpart_for_combine ();
  372. static rtx gen_rtx_combine ();
  373. static rtx gen_binary ();
  374. static rtx gen_unary ();
  375. static enum rtx_code simplify_comparison ();
  376. static int reversible_comparison_p ();
  377. static int get_last_value_validate ();
  378. static rtx get_last_value ();
  379. static void distribute_notes ();
  380. static void distribute_links ();
  381.  
  382. /* Main entry point for combiner.  F is the first insn of the function.
  383.    NREGS is the first unused pseudo-reg number.  */
  384.  
  385. void
  386. combine_instructions (f, nregs)
  387.      rtx f;
  388.      int nregs;
  389. {
  390.   register rtx insn, next, prev;
  391.   register int i;
  392.   register rtx links, nextlinks;
  393.  
  394.   combine_attempts = 0;
  395.   combine_merges = 0;
  396.   combine_extras = 0;
  397.   combine_successes = 0;
  398.  
  399.   combine_max_regno = nregs;
  400.  
  401.   reg_last_death = (rtx *) alloca (nregs * sizeof (rtx));
  402.   reg_last_set = (rtx *) alloca (nregs * sizeof (rtx));
  403.   reg_last_set_value = (rtx *) alloca (nregs * sizeof (rtx));
  404.   reg_last_set_table_tick = (short *) alloca (nregs * sizeof (short));
  405.   reg_last_set_label = (short *) alloca (nregs * sizeof (short));
  406.   reg_last_set_invalid = (char *) alloca (nregs * sizeof (short));
  407.   reg_significant = (int *) alloca (nregs * sizeof (int));
  408.  
  409.   bzero (reg_last_death, nregs * sizeof (rtx));
  410.   bzero (reg_last_set, nregs * sizeof (rtx));
  411.   bzero (reg_last_set_value, nregs * sizeof (rtx));
  412.   bzero (reg_last_set_table_tick, nregs * sizeof (short));
  413.   bzero (reg_last_set_invalid, nregs * sizeof (char));
  414.   bzero (reg_significant, nregs * sizeof (int));
  415.  
  416.   init_recog_no_volatile ();
  417.  
  418.   /* Compute maximum uid value so uid_cuid can be allocated.  */
  419.  
  420.   for (insn = f, i = 0; insn; insn = NEXT_INSN (insn))
  421.     if (INSN_UID (insn) > i)
  422.       i = INSN_UID (insn);
  423.  
  424.   uid_cuid = (int *) alloca ((i + 1) * sizeof (int));
  425.  
  426.   significant_mode = mode_for_size (HOST_BITS_PER_INT, MODE_INT, 0);
  427.  
  428.   /* Don't use reg_significant when computing it.  This can cause problems
  429.      when, for example, we have j <<= 1 in a loop.  */
  430.  
  431.   significant_valid = 0;
  432.  
  433.   /* Compute the mapping from uids to cuids.
  434.      Cuids are numbers assigned to insns, like uids,
  435.      except that cuids increase monotonically through the code. 
  436.  
  437.      Scan all SETs and see if we can deduce anything about what
  438.      bits are significant for some registers.  */
  439.  
  440.   for (insn = f, i = 0; insn; insn = NEXT_INSN (insn))
  441.     {
  442.       INSN_CUID (insn) = ++i;
  443.       if (GET_RTX_CLASS (GET_CODE (insn)) == 'i')
  444.     note_stores (PATTERN (insn), set_significant);
  445.     }
  446.  
  447.   significant_valid = 1;
  448.  
  449.   /* Now scan all the insns in forward order.  */
  450.  
  451.   label_tick = 1;
  452.   last_call_cuid = 0;
  453.   mem_last_set = 0;
  454.  
  455.   for (insn = f; insn; insn = next ? next : NEXT_INSN (insn))
  456.     {
  457.       next = 0;
  458.  
  459.       if (GET_CODE (insn) == CODE_LABEL)
  460.     label_tick++;
  461.  
  462.       else if (GET_CODE (insn) == INSN
  463.            || GET_CODE (insn) == CALL_INSN
  464.            || GET_CODE (insn) == JUMP_INSN)
  465.     {
  466.       /* Try this insn with each insn it links back to.  */
  467.  
  468.       for (links = LOG_LINKS (insn); links; links = XEXP (links, 1))
  469.         if ((next = try_combine (insn, XEXP (links, 0), 0)) != 0)
  470.           goto retry;
  471.  
  472.       /* Try each sequence of three linked insns ending with this one.  */
  473.  
  474.       for (links = LOG_LINKS (insn); links; links = XEXP (links, 1))
  475.         for (nextlinks = LOG_LINKS (XEXP (links, 0)); nextlinks;
  476.          nextlinks = XEXP (nextlinks, 1))
  477.           if ((next = try_combine (insn, XEXP (links, 0),
  478.                        XEXP (nextlinks, 0))) != 0)
  479.         goto retry;
  480.  
  481. #ifdef HAVE_cc0
  482.       /* Try to combine a jump insn that uses CC0
  483.          with a preceding insn that sets CC0, and maybe with its
  484.          logical predecessor as well.
  485.          This is how we make decrement-and-branch insns.
  486.          We need this special code because data flow connections
  487.          via CC0 do not get entered in LOG_LINKS.  */
  488.  
  489.       if (GET_CODE (insn) == JUMP_INSN
  490.           && (prev = prev_nonnote_insn (insn)) != 0
  491.           && GET_CODE (prev) == INSN
  492.           && sets_cc0_p (PATTERN (prev)))
  493.         {
  494.           if ((next = try_combine (insn, prev, 0)) != 0)
  495.         goto retry;
  496.  
  497.           for (nextlinks = LOG_LINKS (prev); nextlinks;
  498.            nextlinks = XEXP (nextlinks, 1))
  499.         if ((next = try_combine (insn, prev,
  500.                      XEXP (nextlinks, 0))) != 0)
  501.           goto retry;
  502.         }
  503.  
  504.       /* Do the same for an insn that explicitly references CC0.  */
  505.       if (GET_CODE (insn) == INSN
  506.           && (prev = prev_nonnote_insn (insn)) != 0
  507.           && GET_CODE (prev) == INSN
  508.           && sets_cc0_p (PATTERN (prev))
  509.           && GET_CODE (PATTERN (insn)) == SET
  510.           && reg_mentioned_p (cc0_rtx, SET_SRC (PATTERN (insn))))
  511.         {
  512.           if ((next = try_combine (insn, prev, 0)) != 0)
  513.         goto retry;
  514.  
  515.           for (nextlinks = LOG_LINKS (prev); nextlinks;
  516.            nextlinks = XEXP (nextlinks, 1))
  517.         if ((next = try_combine (insn, prev,
  518.                      XEXP (nextlinks, 0))) != 0)
  519.           goto retry;
  520.         }
  521.  
  522.       /* Finally, see if any of the insns that this insn links to
  523.          explicitly references CC0.  If so, try this insn, that insn,
  524.          and its prececessor if it sets CC0.  */
  525.       for (links = LOG_LINKS (insn); links; links = XEXP (links, 1))
  526.         if (GET_CODE (XEXP (links, 0)) == INSN
  527.         && GET_CODE (PATTERN (XEXP (links, 0))) == SET
  528.         && reg_mentioned_p (cc0_rtx, SET_SRC (PATTERN (XEXP (links, 0))))
  529.         && (prev = prev_nonnote_insn (XEXP (links, 0))) != 0
  530.         && GET_CODE (prev) == INSN
  531.         && sets_cc0_p (PATTERN (prev))
  532.         && (next = try_combine (insn, XEXP (links, 0), prev)) != 0)
  533.           goto retry;
  534. #endif
  535.  
  536.       /* Try combining an insn with two different insns whose results it
  537.          uses.  */
  538.       for (links = LOG_LINKS (insn); links; links = XEXP (links, 1))
  539.         for (nextlinks = XEXP (links, 1); nextlinks;
  540.          nextlinks = XEXP (nextlinks, 1))
  541.           if ((next = try_combine (insn, XEXP (links, 0),
  542.                        XEXP (nextlinks, 0))) != 0)
  543.         goto retry;
  544.  
  545.       if (GET_CODE (insn) != NOTE)
  546.         record_dead_and_set_regs (insn);
  547.  
  548.     retry:
  549.       ;
  550.     }
  551.     }
  552.  
  553.   total_attempts += combine_attempts;
  554.   total_merges += combine_merges;
  555.   total_extras += combine_extras;
  556.   total_successes += combine_successes;
  557. }
  558.  
  559. /* Called via note_stores.  If X is a pseudo that is used in more than
  560.    one basic block, is narrower that HOST_BITS_PER_INT, and is being
  561.    set, record what bits are significant.  If we are clobbering X,
  562.    ignore this "set" because the clobbered value won't be used. 
  563.  
  564.    If we are setting only a portion of X and we can't figure out what
  565.    portion, assume all bits will be used since we don't know what will
  566.    be happening.  */
  567.  
  568. static void
  569. set_significant (x, set)
  570.      rtx x;
  571.      rtx set;
  572. {
  573.   if (GET_CODE (x) == REG
  574.       && REGNO (x) >= FIRST_PSEUDO_REGISTER
  575.       && reg_n_sets[REGNO (x)] > 1
  576.       && reg_basic_block[REGNO (x)] < 0
  577.       && GET_MODE_BITSIZE (GET_MODE (x)) <= HOST_BITS_PER_INT)
  578.     {
  579.       if (GET_CODE (set) == CLOBBER)
  580.     return;
  581.  
  582.       /* If this is a complex assignment, see if we can convert it into a
  583.      simple assignent.  */
  584.       set = expand_field_assignment (set);
  585.       if (SET_DEST (set) == x)
  586.     reg_significant[REGNO (x)]
  587.       |= significant_bits (SET_SRC (set), significant_mode);
  588.       else
  589.     reg_significant[REGNO (x)] = GET_MODE_MASK (GET_MODE (x));
  590.     }
  591. }
  592.  
  593. /* See if INSN can be combined into I3.  PRED and SUCC are optionally
  594.    insns that were previously combined into I3 or that will be combined
  595.    into the merger of INSN and I3.
  596.  
  597.    Return 0 if the combination is not allowed for any reason.
  598.  
  599.    If the combination is allowed, *PDEST will be set to the single 
  600.    destination of INSN and *PSRC to the single source, and this function
  601.    will return 1.  */
  602.  
  603. static int
  604. can_combine_p (insn, i3, pred, succ, pdest, psrc)
  605.      rtx insn;
  606.      rtx i3;
  607.      rtx pred, succ;
  608.      rtx *pdest, *psrc;
  609. {
  610.   int i;
  611.   rtx set = 0, src, dest;
  612.   rtx p, link;
  613.   int all_adjacent = (succ ? (next_active_insn (insn) == succ
  614.                   && next_active_insn (succ) == i3)
  615.               : next_active_insn (insn) == i3);
  616.  
  617.   /* Can combine only if previous insn is a SET of a REG, a SUBREG or CC0.
  618.      or a PARALLEL consisting of such a SET and CLOBBERs. 
  619.  
  620.      If INSN has CLOBBER parallel parts, ignore them for our processing.
  621.      By definition, these happen during the execution of the insn.  When it
  622.      is merged with another insn, all bets are off.  If they are, in fact,
  623.      needed and aren't also supplied in I3, they may be added by
  624.      recog_for_combine.  Otherwise, it won't match. 
  625.  
  626.      We can also ignore a SET whose SET_DEST is mentioned in a REG_UNUSED
  627.      note.
  628.  
  629.      Get the source and destination of INSN.  If more than one, can't 
  630.      combine.  */
  631.      
  632.   if (GET_CODE (PATTERN (insn)) == SET)
  633.     set = PATTERN (insn);
  634.   else if (GET_CODE (PATTERN (insn)) == PARALLEL
  635.        && GET_CODE (XVECEXP (PATTERN (insn), 0, 0)) == SET)
  636.     {
  637.       for (i = 0; i < XVECLEN (PATTERN (insn), 0); i++)
  638.     {
  639.       rtx elt = XVECEXP (PATTERN (insn), 0, i);
  640.  
  641.       switch (GET_CODE (elt))
  642.         {
  643.           /* We can ignore CLOBBERs.  */
  644.         case CLOBBER:
  645.           break;
  646.  
  647.         case SET:
  648.           /* Ignore SETs whose result isn't used but not those that
  649.          have side-effects.  */
  650.           if (find_reg_note (insn, REG_UNUSED, SET_DEST (elt))
  651.           && ! side_effects_p (elt))
  652.         break;
  653.  
  654.           /* If we have already found a SET, this is a second one and
  655.          so we cannot combine with this insn.  */
  656.           if (set)
  657.         return 0;
  658.  
  659.           set = elt;
  660.           break;
  661.  
  662.         default:
  663.           /* Anything else means we can't combine.  */
  664.           return 0;
  665.         }
  666.     }
  667.  
  668.       if (set == 0
  669.       /* If SET_SRC is an ASM_OPERANDS we can't throw away these CLOBBERs,
  670.          so don't do anything with it.  */
  671.       || GET_CODE (SET_SRC (set)) == ASM_OPERANDS)
  672.     return 0;
  673.     }
  674.   else
  675.     return 0;
  676.  
  677.   if (set == 0)
  678.     return 0;
  679.  
  680.   set = expand_field_assignment (set);
  681.   src = SET_SRC (set), dest = SET_DEST (set);
  682.  
  683.   /* Don't eliminate a store in the stack pointer.  */
  684.   if (dest == stack_pointer_rtx
  685.       /* Don't install a subreg involving two modes not tieable.
  686.      It can worsen register allocation, and can even make invalid reload
  687.      insns, since the reg inside may need to be copied from in the
  688.      outside mode, and that may be invalid if it is an fp reg copied in
  689.      integer mode.  */
  690.       || (GET_CODE (src) == SUBREG
  691.       && ! MODES_TIEABLE_P (GET_MODE (src), GET_MODE (SUBREG_REG (src))))
  692.       /* Don't combine with an insn that sets a register to itself if it has
  693.      a REG_EQUAL note.  This may be part of a REG_NO_CONFLICT sequence.  */
  694.       || (rtx_equal_p (src, dest) && find_reg_note (insn, REG_EQUAL, 0))
  695.       /* Can't merge a function call.  */
  696.       || GET_CODE (src) == CALL
  697.       /* Don't substitute into an incremented register.  */
  698.       || FIND_REG_INC_NOTE (i3, dest)
  699.       || (succ && FIND_REG_INC_NOTE (succ, dest))
  700.       /* Make sure that DEST is not used after SUCC but before I3.  */
  701.       || (succ && ! all_adjacent
  702.       && reg_used_between_p (dest, succ, i3))
  703.       /* Make sure that the value that is to be substituted for the register
  704.      does not use any registers whose values alter in between.  However,
  705.      If the insns are adjacent, a use can't cross a set even though we
  706.      think it might (this can happen for a sequence of insns each setting
  707.      the same destination; reg_last_set of that register might point to
  708.      a NOTE).  Also, don't move a volatile asm across any other insns.  */
  709.       || (! all_adjacent
  710.       && (use_crosses_set_p (src, INSN_CUID (insn))
  711.           || (GET_CODE (src) == ASM_OPERANDS && MEM_VOLATILE_P (src))))
  712.       /* If there is a REG_NO_CONFLICT note for DEST in I3 or SUCC, we get
  713.      better register allocation by not doing the combine.  */
  714.       || find_reg_note (i3, REG_NO_CONFLICT, dest)
  715.       || (succ && find_reg_note (succ, REG_NO_CONFLICT, dest))
  716.       /* Don't combine across a CALL_INSN, because that would possibly
  717.      change whether the life span of some REGs crosses calls or not,
  718.      and it is a pain to update that information.
  719.      Exception: if source is a constant, moving it later can't hurt.
  720.      Accept that special case, because it helps -fforce-addr a lot.  */
  721.       || (INSN_CUID (insn) < last_call_cuid && ! CONSTANT_P (src)))
  722.     return 0;
  723.  
  724.   /* DEST must either be a REG or CC0.  */
  725.   if (GET_CODE (dest) == REG)
  726.     {
  727.       /* If register alignment is being enforced for multi-word items in all
  728.      cases except for parameters, it is possible to have a register copy
  729.      insn referencing a hard register that is not allowed to contain the
  730.      mode being copied and which would not be valid as an operand of most
  731.      insns.  Eliminate this problem by not combining with such an insn.
  732.  
  733.      Also, on some machines we don't want to extend the life of a hard
  734.      register.  */
  735.  
  736.       if (GET_CODE (src) == REG
  737.       && ((REGNO (dest) < FIRST_PSEUDO_REGISTER
  738.            && ! HARD_REGNO_MODE_OK (REGNO (dest), GET_MODE (dest)))
  739. #ifdef SMALL_REGISTER_CLASSES
  740.           /* Don't extend the life of a hard register.  */
  741.           || REGNO (src) < FIRST_PSEUDO_REGISTER
  742. #else
  743.           || (REGNO (src) < FIRST_PSEUDO_REGISTER
  744.           && ! HARD_REGNO_MODE_OK (REGNO (src), GET_MODE (src)))
  745. #endif
  746.       ))
  747.     return 0;
  748.     }
  749.   else if (GET_CODE (dest) != CC0)
  750.     return 0;
  751.  
  752.   /* Don't substitute for a register intended as a clobberable operand.  */
  753.   if (GET_CODE (PATTERN (i3)) == PARALLEL)
  754.     for (i = XVECLEN (PATTERN (i3), 0) - 1; i >= 0; i--)
  755.       if (GET_CODE (XVECEXP (PATTERN (i3), 0, i)) == CLOBBER
  756.       && rtx_equal_p (XEXP (XVECEXP (PATTERN (i3), 0, i), 0), dest))
  757.     return 0;
  758.  
  759.   /* If INSN contains anything volatile, reject, unless nothing
  760.      volatile comes between it and I3, with the exception of SUCC.  */
  761.   if (volatile_refs_p (src))
  762.     for (p = NEXT_INSN (insn); p != i3; p = NEXT_INSN (p))
  763.       if (GET_RTX_CLASS (GET_CODE (p)) == 'i'
  764.       && p != succ && volatile_refs_p (PATTERN (p)))
  765.     return 0;
  766.  
  767.   /* If INSN or I2 contains an autoincrement or autodecrement,
  768.      make sure that register is not used between there and I3,
  769.      and not already used in I3 either.
  770.      Also insist that I3 not be a jump; if it were one
  771.      and the incremented register were spilled, we would lose.  */
  772.  
  773. #ifdef AUTO_INC_DEC
  774.   for (link = REG_NOTES (insn); link; link = XEXP (link, 1))
  775.     if (REG_NOTE_KIND (link) == REG_INC
  776.     && (GET_CODE (i3) == JUMP_INSN
  777.         || reg_used_between_p (XEXP (link, 0), insn, i3)
  778.         || reg_mentioned_p (XEXP (link, 0), PATTERN (i3))))
  779.       return 0;
  780. #endif
  781.  
  782. #ifdef HAVE_cc0
  783.   /* Don't combine an insn that follows a CC0-setting insn.
  784.      An insn that uses CC0 must not be separated from the one that sets it.
  785.      We do, however, allow I2 to follow a CC0-setting insn if that insn
  786.      is passed as I1; in that case it will be deleted also.
  787.      We also allow combining in this case if all the insns are adjacent
  788.      because that would leave the two CC0 insns adjacent as well.
  789.      It would be more logical to test whether CC0 occurs inside I1 or I2,
  790.      but that would be much slower, and this ought to be equivalent.  */
  791.  
  792.   p = prev_nonnote_insn (insn);
  793.   if (p && p != pred && GET_CODE (p) == INSN && sets_cc0_p (PATTERN (p))
  794.       && ! all_adjacent)
  795.     return 0;
  796. #endif
  797.  
  798.   /* If we get here, we have passed all the tests and the combination is
  799.      to be allowed.  */
  800.  
  801.   *pdest = dest;
  802.   *psrc = src;
  803.  
  804.   return 1;
  805. }
  806.  
  807. /* Try to combine the insns I1 and I2 into I3.
  808.    Here I1 and I2 appear earlier than I3.
  809.    I1 can be zero; then we combine just I2 into I3.
  810.  
  811.    It we are combining three insns and the resulting insn is not recognized,
  812.    try splitting it into two insns.  If that happens, I2 and I3 are retained
  813.    and I1 is pseudo-deleted by turning it into a NOTE.  Otherwise, I1 and I2
  814.    are pseudo-deleted.
  815.  
  816.    If we created two insns, return I2; otherwise return I3.
  817.    Return 0 if the combination does not work.  Then nothing is changed.  */
  818.  
  819. static rtx
  820. try_combine (i3, i2, i1)
  821.      register rtx i3, i2, i1;
  822. {
  823.   /* New patterns for I3 and I3, respectively.  */
  824.   rtx newpat, newi2pat = 0;
  825.   /* Indicates need to preserve SET in I1 or I2 in I3 if it is not dead.  */
  826.   int added_sets_1, added_sets_2;
  827.   /* Total number of SETs to put into I3.  */
  828.   int total_sets;
  829.   /* Nonzero is I2's body now appears in I3.  */
  830.   int i2_is_used;
  831.   /* INSN_CODEs for new I3, new I2, and user of condition code.  */
  832.   int insn_code_number, i2_code_number, other_code_number;
  833.   /* Contains I3 if the destination of I3 is used in its source, which means
  834.      that the old life of I3 is being killed.  If that usage is placed into
  835.      I2 and not in I3, a REG_DEAD note must be made.  */
  836.   rtx i3dest_killed = 0;
  837.   /* SET_DEST and SET_SRC of I2 and I1.  */
  838.   rtx i2dest, i2src, i1dest, i1src;
  839.   /* PATTERN (I2), or a copy of it in certain cases.  */
  840.   rtx i2pat;
  841.   /* Indicates if I2DEST or I1DEST is in I2SRC or I1_SRC.  */
  842.   int i2dest_in_i2src, i1dest_in_i1src = 0, i2dest_in_i1src = 0;
  843.   /* Notes that must be added to REG_NOTES in I3 and I2.  */
  844.   rtx new_i3_notes, new_i2_notes;
  845.  
  846.   int maxreg;
  847.   rtx temp;
  848.   register rtx link;
  849.   int i;
  850.  
  851.   /* If any of I1, I2, and I3 isn't really an insn, we can't do anything.
  852.      This can occur when flow deletes an insn that it has merged into an
  853.      auto-increment address.  */
  854.   if (GET_RTX_CLASS (GET_CODE (i3)) != 'i'
  855.       || GET_RTX_CLASS (GET_CODE (i2)) != 'i'
  856.       || (i1 && GET_RTX_CLASS (GET_CODE (i1)) != 'i'))
  857.     return 0;
  858.  
  859.   combine_attempts++;
  860.  
  861.   undobuf.num_undo = previous_num_undos = 0;
  862.   undobuf.other_insn = 0;
  863.  
  864.   /* Save the current high-water-mark so we can free storage if we didn't
  865.      accept this combination.  */
  866.   undobuf.storage = (char *) oballoc (0);
  867.  
  868.   /* If I1 and I2 both feed I3, they can be in any order.  To simplify the
  869.      code below, set I1 to be the earlier of the two insns.  */
  870.   if (i1 && INSN_CUID (i1) > INSN_CUID (i2))
  871.     temp = i1, i1 = i2, i2 = temp;
  872.  
  873.   /* First check for one important special-case that the code below will
  874.      not handle.  Namely, the case where I1 is zero, I2 has multiple sets,
  875.      and I3 is a SET whose SET_SRC is a SET_DEST in I2.  In that case,
  876.      we may be able to replace that destination with the destination of I3.
  877.      This occurs in the common code where we compute both a quotient and
  878.      remainder into a structure, in which case we want to do the computation
  879.      directly into the structure to avoid register-register copies.
  880.  
  881.      We make very conservative checks below and only try to handle the
  882.      most common cases of this.  For example, we only handle the case
  883.      where I2 and I3 are adjacent to avoid making difficult register
  884.      usage tests.  */
  885.  
  886.   if (i1 == 0 && GET_CODE (i3) == INSN && GET_CODE (PATTERN (i3)) == SET
  887.       && GET_CODE (SET_SRC (PATTERN (i3))) == REG
  888.       && REGNO (SET_SRC (PATTERN (i3))) >= FIRST_PSEUDO_REGISTER
  889. #ifdef SMALL_REGISTER_CLASSES
  890.       && (GET_CODE (SET_DEST (PATTERN (i3))) != REG
  891.       || REGNO (SET_DEST (PATTERN (i3))) >= FIRST_PSEUDO_REGISTER)
  892. #endif
  893.       && find_reg_note (i3, REG_DEAD, SET_SRC (PATTERN (i3)))
  894.       && GET_CODE (PATTERN (i2)) == PARALLEL
  895.       && ! side_effects_p (SET_DEST (PATTERN (i3)))
  896.       && ! reg_mentioned_p (SET_SRC (PATTERN (i3)), SET_DEST (PATTERN (i3)))
  897.       && next_real_insn (i2) == i3)
  898.     for (i = 0; i < XVECLEN (PATTERN (i2), 0); i++)
  899.       if (SET_DEST (XVECEXP (PATTERN (i2), 0, i)) == SET_SRC (PATTERN (i3)))
  900.     {
  901.       combine_merges++;
  902.  
  903.       subst_insn = i3;
  904.       subst_low_cuid = INSN_CUID (i2);
  905.  
  906.       added_sets_2 = 0;
  907.       i2dest = SET_SRC (PATTERN (i3));
  908.  
  909.       /* Replace the dest in I2 with our dest and make the resulting
  910.          insn the new pattern for I3.  Then skip to where we
  911.          validate the pattern.  Everything was set up above.  */
  912.       SUBST (SET_DEST (XVECEXP (PATTERN (i2), 0, i)), 
  913.          SET_DEST (PATTERN (i3)));
  914.  
  915.       newpat = PATTERN (i2);
  916.       goto validate_replacement;
  917.     }
  918.  
  919. #ifndef HAVE_cc0
  920.   /* If we have no I1 and I2 looks like:
  921.     (parallel [(set (reg:CC X) (compare:CC OP (const_int 0)))
  922.            (set Y OP)])
  923.      make up a dummy I1 that is
  924.     (set Y OP)
  925.      and change I2 to be
  926.         (set (reg:CC X) (compare:CC Y (const_int 0)))
  927.  
  928.      (We can ignore any trailing CLOBBERs.)
  929.  
  930.      This undoes a previous combination and allows us to match a branch-and-
  931.      decrement insn.  */
  932.  
  933.   if (i1 == 0 && GET_CODE (PATTERN (i2)) == PARALLEL
  934.       && XVECLEN (PATTERN (i2), 0) >= 2
  935.       && GET_CODE (XVECEXP (PATTERN (i2), 0, 0)) == SET
  936.       && (GET_MODE_CLASS (GET_MODE (SET_DEST (XVECEXP (PATTERN (i2), 0, 0))))
  937.       == MODE_CC)
  938.       && GET_CODE (SET_SRC (XVECEXP (PATTERN (i2), 0, 0))) == COMPARE
  939.       && XEXP (SET_SRC (XVECEXP (PATTERN (i2), 0, 0)), 1) == const0_rtx
  940.       && GET_CODE (XVECEXP (PATTERN (i2), 0, 1)) == SET
  941.       && GET_CODE (SET_DEST (XVECEXP (PATTERN (i2), 0, 1))) == REG
  942.       && rtx_equal_p (XEXP (SET_SRC (XVECEXP (PATTERN (i2), 0, 0)), 0),
  943.               SET_SRC (XVECEXP (PATTERN (i2), 0, 1))))
  944.     {
  945.       for (i =  XVECLEN (PATTERN (i2), 0) - 1; i >= 2; i--)
  946.     if (GET_CODE (XVECEXP (PATTERN (i2), 0, i)) != CLOBBER)
  947.       break;
  948.  
  949.       if (i == 1)
  950.     {
  951.       /* We make I1 with the same INSN_UID as I2.  This gives it
  952.          the same INSN_CUID for value tracking.  Our fake I1 will
  953.          never appear in the insn stream so giving it the same INSN_UID
  954.          as I2 will not cause a problem.  */
  955.  
  956.       i1 = gen_rtx (INSN, VOIDmode, INSN_UID (i2), 0, i2,
  957.             XVECEXP (PATTERN (i2), 0, 1), -1, 0, 0);
  958.  
  959.       SUBST (PATTERN (i2), XVECEXP (PATTERN (i2), 0, 0));
  960.       SUBST (XEXP (SET_SRC (PATTERN (i2)), 0),
  961.          SET_DEST (PATTERN (i1)));
  962.     }
  963.     }
  964. #endif
  965.  
  966.   /* Verify that I2 and I1 are valid for combining.  */
  967.   if (! can_combine_p (i2, i3, i1, 0, &i2dest, &i2src)
  968.       || (i1 && ! can_combine_p (i1, i3, 0, i2, &i1dest, &i1src)))
  969.     {
  970.       undo_all ();
  971.       return 0;
  972.     }
  973.  
  974.   /* Record whether I2DEST is used in I2SRC and similarly for the other
  975.      cases.  Knowing this will help in register status updating below.  */
  976.   i2dest_in_i2src = reg_mentioned_p (i2dest, i2src);
  977.   i1dest_in_i1src = i1 && reg_mentioned_p (i1dest, i1src);
  978.   i2dest_in_i1src = i1 && reg_mentioned_p (i2dest, i1src);
  979.  
  980.   /* We probably don't need this any more now that LIMIT_RELOAD_CLASS
  981.      was added.  */
  982. #if 0
  983.   /* If it is better that two different modes keep two different pseudos,
  984.      avoid combining them.  This avoids producing the following pattern
  985.      on a 386:
  986.       (set (subreg:SI (reg/v:QI 21) 0)
  987.            (lshiftrt:SI (reg/v:SI 20)
  988.                (const_int 24)))
  989.      If that were made, reload could not handle the pair of
  990.      reg 20/21, since it would try to get any GENERAL_REGS
  991.      but some of them don't handle QImode.  */
  992.  
  993.   if (GET_CODE (PATTERN (i3)) == SET)
  994.     {
  995.       rtx i3src = SET_SRC (PATTERN (i3));
  996.       rtx i3dest = SET_DEST (PATTERN (i3));
  997.       while (GET_CODE (i3dest) == SUBREG
  998.          || GET_CODE (i3dest) == STRICT_LOW_PART
  999.          || GET_CODE (i3dest) == SIGN_EXTRACT
  1000.          || GET_CODE (i3dest) == ZERO_EXTRACT)
  1001.     i3dest = SUBREG_REG (i3dest);
  1002.  
  1003.       while (GET_CODE (i3src) == SUBREG
  1004.          || GET_CODE (i3src) == STRICT_LOW_PART
  1005.          || GET_CODE (i3src) == SIGN_EXTRACT
  1006.          || GET_CODE (i3src) == ZERO_EXTRACT)
  1007.     i3src = SUBREG_REG (i3src);
  1008.  
  1009.       if (rtx_equal_p (i3src, i2dest)
  1010.       && GET_CODE (i3dest) == REG
  1011.       && ! MODES_TIEABLE_P (GET_MODE (i2dest), GET_MODE (i3dest)))
  1012.     return 0;
  1013.     }
  1014. #endif
  1015.  
  1016.   /* If I3 modifies its output, as opposed to replacing it entirely,
  1017.      we can't allow the output to contain I2DEST or I1DEST as doing so would
  1018.      produce an insn that is not equivalent to the original insns.
  1019.  
  1020.      Consider:
  1021.  
  1022.          (set (reg:DI 101) (reg:DI 100))
  1023.      (set (subreg:SI (reg:DI 101) 0) <foo>)
  1024.  
  1025.      This is NOT equivalent to:
  1026.          (parallel [(set (subreg:SI (reg:DI 100) 0) <foo>)
  1027.              (set (reg:DI 101) (reg:DI 100))])
  1028.  
  1029.      Not only does this modify 100 (in which case it might still be valid
  1030.      if 100 were dead in I2), it sets 101 to the ORIGINAL value of 100. 
  1031.  
  1032.      Scan each SET in I3 first trying to expand a field assignment into a
  1033.      set of logical operations, then checking for the above condition, and
  1034.      then recording any destination that is also used in a source.
  1035.  
  1036.      We can also run into a problem if I2 sets a register that I1
  1037.      uses and I1 gets directly substituted into I3 (not via I2).  In that
  1038.      case, we would be getting the wrong value of I2DEST into I3, so we
  1039.      must reject the combination.  This case occurs when I2 and I1 both
  1040.      feed into I3, rather than when I1 feeds into I2, which feeds into I3. */
  1041.  
  1042.   if (GET_CODE (PATTERN (i3)) == SET)
  1043.     {
  1044.       rtx set = expand_field_assignment (PATTERN (i3));
  1045.       rtx i3dest;
  1046.  
  1047.       SUBST (PATTERN (i3), set);
  1048.  
  1049.       i3dest = SET_DEST (set);
  1050.  
  1051.       if (((GET_CODE (i3dest) == ZERO_EXTRACT
  1052.         || GET_CODE (i3dest) == STRICT_LOW_PART
  1053.         || GET_CODE (i3dest) == SUBREG)
  1054.        && (reg_mentioned_p (i2dest, XEXP (i3dest, 0))
  1055.            || (i1 && reg_mentioned_p (i1dest, XEXP (i3dest, 0)))))
  1056. #ifdef SMALL_REGISTER_CLASSES      
  1057.       || (GET_CODE (i3dest) == REG
  1058.           && REGNO (i3dest) < FIRST_PSEUDO_REGISTER)
  1059. #endif
  1060.       || (i1 && reg_mentioned_p (i2dest, i1src)
  1061.           && ! reg_mentioned_p (i1dest, i2src)
  1062.           && reg_mentioned_p (i1dest, SET_SRC (set))))
  1063.     {
  1064.       undo_all (0);
  1065.       return 0;
  1066.     }
  1067.  
  1068.       /* If I3DEST is used in SET_SRC, it is being killed in this insn,
  1069.      so record that for later.  */
  1070.       if (GET_CODE (i3dest) == REG
  1071.       && reg_mentioned_p (i3dest, SET_SRC (PATTERN (i3))))
  1072.     i3dest_killed = i3dest;
  1073.     }
  1074.  
  1075.   else if (GET_CODE (PATTERN (i3)) == PARALLEL)
  1076.     for (i = 0; i < XVECLEN (PATTERN (i3), 0); i++)
  1077.       if (GET_CODE (XVECEXP (PATTERN (i3), 0, i)) == SET)
  1078.     {
  1079.       rtx orig_set = XVECEXP (PATTERN (i3), 0, i);
  1080.       rtx set = expand_field_assignment (orig_set);
  1081.       rtx i3dest;
  1082.       int j;
  1083.  
  1084.       SUBST (XVECEXP (PATTERN (i3), 0, i), set);
  1085.  
  1086.       i3dest = SET_DEST (set);
  1087.  
  1088.       if (((GET_CODE (i3dest) == ZERO_EXTRACT
  1089.         || GET_CODE (i3dest) == STRICT_LOW_PART
  1090.         || GET_CODE (i3dest) == SUBREG)
  1091.            && (reg_mentioned_p (i2dest, XEXP (i3dest, 0))
  1092.            || (i1 && reg_mentioned_p (i1dest, XEXP (i3dest, 0)))))
  1093. #ifdef SMALL_REGISTER_CLASSES
  1094.           || (GET_CODE (i3dest) == REG
  1095.           && REGNO (i3dest) < FIRST_PSEUDO_REGISTER)
  1096. #endif
  1097.           || (i1 && reg_mentioned_p (i2dest, i1src)
  1098.           && ! reg_mentioned_p (i1dest, i2src)
  1099.           && reg_mentioned_p (i1dest, SET_SRC (set))))
  1100.         {
  1101.           undo_all ();
  1102.           return 0;
  1103.         }
  1104.  
  1105.       if (GET_CODE (i3dest) == REG)
  1106.         for (j = 0; j < XVECLEN (PATTERN (i3), 0); j++)
  1107.           if (GET_CODE (XVECEXP (PATTERN (i3), 0, j)) == SET
  1108.           && reg_mentioned_p (i3dest,
  1109.                       SET_SRC (XVECEXP (PATTERN (i3), 0, j))))
  1110.         {
  1111.           /* We only support recording one killed register.  In the
  1112.              highly unlikely case there are two, don't do the
  1113.              combine.  */
  1114.           if (i3dest_killed)
  1115.             {
  1116.               undo_all ();
  1117.               return 0;
  1118.             }
  1119.           i3dest_killed = i3dest;
  1120.         }
  1121.     }
  1122.   
  1123.   /* If I3 has an inc, then give up if I1 or I2 uses the reg that is inc'd.
  1124.      We used to do this EXCEPT in one case: I3 has a post-inc in an
  1125.      output operand.  However, that exception can give rise to insns like
  1126.          mov r3,(r3)+
  1127.      which is a famous insn on the PDP-11 where the value of r3 used as the
  1128.      source was model-dependant.  Avoid this sort of thing.  */
  1129.  
  1130. #if 0
  1131.   if (!(GET_CODE (PATTERN (i3)) == SET
  1132.     && GET_CODE (SET_SRC (PATTERN (i3))) == REG
  1133.     && GET_CODE (SET_DEST (PATTERN (i3))) == MEM
  1134.     && (GET_CODE (XEXP (SET_DEST (PATTERN (i3)), 0)) == POST_INC
  1135.         || GET_CODE (XEXP (SET_DEST (PATTERN (i3)), 0)) == POST_DEC)))
  1136.     /* It's not the exception.  */
  1137. #endif
  1138. #ifdef AUTO_INC_DEC
  1139.     for (link = REG_NOTES (i3); link; link = XEXP (link, 1))
  1140.       if (REG_NOTE_KIND (link) == REG_INC
  1141.       && (reg_mentioned_p (XEXP (link, 0), PATTERN (i2))
  1142.           || (i1 != 0
  1143.           && reg_mentioned_p (XEXP (link, 0), PATTERN (i1)))))
  1144.     {
  1145.       undo_all ();
  1146.       return 0;
  1147.     }
  1148. #endif
  1149.  
  1150.   /* See if the SETs in I1 or I2 need to be kept around in the merged
  1151.      instruction: whenever the value set there is still needed past I3.
  1152.      For the SETs in I2, this is easy: we see if I2DEST dies or is set in I3.
  1153.  
  1154.      For the SET in I1, we have two cases:  If I1 and I2 independently
  1155.      feed into I3, the set in I1 needs to be kept around if I1DEST dies
  1156.      or is set in I3.  Otherwise (if I1 feeds I2 which feeds I3), the set
  1157.      in I1 needs to be kept around unless I1DEST dies or is set in either
  1158.      I2 or I3.  We can distinguish these cases by seeing if I2SRC mentions
  1159.      I1DEST.  If so, we know I1 feeds into I2.  */
  1160.  
  1161.   added_sets_2 = ! dead_or_set_p (i3, i2dest);
  1162.  
  1163.   added_sets_1
  1164.     = i1 && ! (reg_mentioned_p (i1dest, i2src)
  1165.            ? (dead_or_set_p (i3, i1dest) || dead_or_set_p (i2, i1dest))
  1166.            : dead_or_set_p (i3, i1dest));
  1167.  
  1168.   /* If the set in I2 needs to be kept around and I1DEST is present in
  1169.      I1SRC, we must make a copy of PATTERN (I2), so that when we
  1170.      substitute I1SRC for I1DEST in PATTERN (I2), we are only substituing
  1171.      for the original I1DEST, not into an already-substituted copy.  This
  1172.      also prevents making self-referential rtx.  If I2 is a PARALLEL, we
  1173.      just need the piece that assigns I2SRC to I2DEST.  */
  1174.  
  1175.   i2pat = (GET_CODE (PATTERN (i2)) == PARALLEL
  1176.        ? gen_rtx (SET, VOIDmode, i2dest, i2src)
  1177.        : PATTERN (i2));
  1178.  
  1179.   if (added_sets_2 && i1dest_in_i1src)
  1180.     i2pat = copy_rtx (i2pat);
  1181.  
  1182.   combine_merges++;
  1183.  
  1184.   /* Substitute in the latest insn for the regs set by the earlier ones.  */
  1185.  
  1186.   maxreg = max_reg_num ();
  1187.  
  1188.   subst_insn = i3;
  1189.   subst_low_cuid = i1 ? INSN_CUID (i1) : INSN_CUID (i2);
  1190.  
  1191.   /* It is possible that the source of I2 or I1 may be performing an
  1192.      unneeded operation, such as a ZERO_EXTEND of something that is known
  1193.      to have the high part zero.  Handle that case by letting subst look at
  1194.      the innermost one of them.
  1195.  
  1196.      Another way to do this would be to have a function that tries to
  1197.      simplify a single insn instead of merging two or more insns.  We don't
  1198.      do this because of the potential of infinite loops and because
  1199.      of the potential extra memory required.  However, doing it the way
  1200.      we are is a bit of a kludge and doesn't catch all cases.
  1201.  
  1202.      But only do this if -fexpensive-optimizations since it slows things down
  1203.      and doesn't usually win.  */
  1204.  
  1205.   if (flag_expensive_optimizations)
  1206.     {
  1207.       /* Pass pc_rtx so no substitutions are done, just simplifications.
  1208.      The cases that we are interested in here do not involve the few
  1209.      cases were is_replaced is checked.  */
  1210.       if (i1)
  1211.     i1src = subst (i1src, pc_rtx, pc_rtx, 0);
  1212.       else
  1213.     i2src = subst (i2src, pc_rtx, pc_rtx, 0);
  1214.  
  1215.       previous_num_undos = undobuf.num_undo;
  1216.     }
  1217.  
  1218. #ifndef HAVE_cc0
  1219.   /* Many machines that don't use CC0 have insns that can both perform an
  1220.      arithmetic operation and set the condition code.  These operations will
  1221.      be represented as a PARALLEL with the first element of the vector
  1222.      being a COMPARE of an arithmetic operation with the constant zero.
  1223.      The second element of the vector will set some pseudo to the result
  1224.      of the same arithmetic operation.  If we simplify the COMPARE, we won't
  1225.      match such a pattern and so will generate an extra insn.   Here we test
  1226.      for this case, where both the comparison and the operation result are
  1227.      needed, and make the PARALLEL by just replacing I2DEST in I3SRC with
  1228.      I2SRC.  Later we will make the PARALLEL that contains I2.  */
  1229.  
  1230.   if (i1 == 0 && added_sets_2 && GET_CODE (PATTERN (i3)) == SET
  1231.       && GET_CODE (SET_SRC (PATTERN (i3))) == COMPARE
  1232.       && XEXP (SET_SRC (PATTERN (i3)), 1) == const0_rtx
  1233.       && rtx_equal_p (XEXP (SET_SRC (PATTERN (i3)), 0), i2dest))
  1234.     {
  1235.       newpat = PATTERN (i3);
  1236.       SUBST (XEXP (SET_SRC (newpat), 0), i2src);
  1237.  
  1238.       i2_is_used = 1;
  1239.     }
  1240.   else
  1241. #endif
  1242.     {
  1243.       n_occurrences = 0;        /* `subst' counts here */
  1244.  
  1245.       newpat = subst (PATTERN (i3), i2dest, i2src, 0);
  1246.       previous_num_undos = undobuf.num_undo;
  1247.  
  1248.       /* Record whether i2's body now appears within i3's body.  */
  1249.       i2_is_used = n_occurrences;
  1250.     }
  1251.  
  1252.   if (i1)
  1253.     {
  1254.       /* Before we can do this substitution, we must redo the test done
  1255.      above (see detailed comments there) that ensures  that I1DEST
  1256.      isn't mentioned in any SETs in NEWPAT that are field assignments. */
  1257.       if (GET_CODE (newpat) == SET)
  1258.     {
  1259.       newpat = expand_field_assignment (newpat);
  1260.  
  1261.       if ((GET_CODE (SET_DEST (newpat)) == ZERO_EXTRACT
  1262.            || GET_CODE (SET_DEST (newpat)) == STRICT_LOW_PART
  1263.            || GET_CODE (SET_DEST (newpat)) == SUBREG)
  1264.           && reg_mentioned_p (i1dest, XEXP (SET_DEST (newpat), 0)))
  1265.         {
  1266.           undo_all ();
  1267.           return 0;
  1268.         }
  1269.     }
  1270.       else if (GET_CODE (newpat) == PARALLEL)
  1271.     {
  1272.       for (i = 0; i < XVECLEN (newpat, 0); i++)
  1273.         {
  1274.           rtx set = expand_field_assignment (XVECEXP (newpat, 0, i));
  1275.  
  1276.           if ((GET_CODE (SET_DEST (set)) == ZERO_EXTRACT
  1277.            || GET_CODE (SET_DEST (set)) == STRICT_LOW_PART
  1278.            || GET_CODE (SET_DEST (set)) == SUBREG)
  1279.           && reg_mentioned_p (i1dest, XEXP (SET_DEST (set), 0)))
  1280.         {
  1281.           undo_all ();
  1282.           return 0;
  1283.         }
  1284.  
  1285.           SUBST (XVECEXP (newpat, 0, i), set);
  1286.         }
  1287.     }
  1288.       else
  1289.     {
  1290.       undo_all ();
  1291.       return 0;
  1292.     }
  1293.  
  1294.       n_occurrences = 0;
  1295.       newpat = subst (newpat, i1dest, i1src, 0);
  1296.       previous_num_undos = undobuf.num_undo;
  1297.     }
  1298.  
  1299.   if (max_reg_num () != maxreg)
  1300.     abort ();
  1301.  
  1302.   /* If the actions of the earlier insns must be kept
  1303.      in addition to substituting them into the latest one,
  1304.      we must make a new PARALLEL for the latest insn
  1305.      to hold additional the SETs.  */
  1306.  
  1307.   if (added_sets_1 || added_sets_2)
  1308.     {
  1309.       combine_extras++;
  1310.  
  1311.       if (GET_CODE (newpat) == PARALLEL)
  1312.     {
  1313.       rtvec old = XVEC (newpat, 0);
  1314.       total_sets = XVECLEN (newpat, 0) + added_sets_1 + added_sets_2;
  1315.       newpat = gen_rtx (PARALLEL, VOIDmode, rtvec_alloc (total_sets));
  1316.       bcopy (&old->elem[0], &XVECEXP (newpat, 0, 0),
  1317.          sizeof (old->elem[0]) * old->num_elem);
  1318.     }
  1319.       else
  1320.     {
  1321.       rtx old = newpat;
  1322.       total_sets = 1 + added_sets_1 + added_sets_2;
  1323.       newpat = gen_rtx (PARALLEL, VOIDmode, rtvec_alloc (total_sets));
  1324.       XVECEXP (newpat, 0, 0) = old;
  1325.     }
  1326.  
  1327.      if (added_sets_1)
  1328.        XVECEXP (newpat, 0, --total_sets)
  1329.      = (GET_CODE (PATTERN (i1)) == PARALLEL
  1330.         ? gen_rtx (SET, VOIDmode, i1dest, i1src) : PATTERN (i1));
  1331.  
  1332.      if (added_sets_2)
  1333.     {
  1334.       /* If there is no I1, use I2's body as is.  We used to also not do
  1335.          the subst call below if I2 was substituted into I3,
  1336.          but that could lose a simplification.  */
  1337.       if (i1 == 0)
  1338.         XVECEXP (newpat, 0, --total_sets) = i2pat;
  1339.       else
  1340.         /* See comment where i2pat is assigned.  */
  1341.         XVECEXP (newpat, 0, --total_sets)
  1342.           = subst (i2pat, i1dest, i1src, 0);
  1343.     }
  1344.     }
  1345.  
  1346.   /* Fail if an autoincrement side-effect has been duplicated.  */
  1347.   if ((i2_is_used > 1 && FIND_REG_INC_NOTE (i2, 0) != 0)
  1348.       || (i1 != 0 && n_occurrences > 1 && FIND_REG_INC_NOTE (i1, 0) != 0))
  1349.     {
  1350.       undo_all ();
  1351.       return 0;
  1352.     }
  1353.  
  1354.   /* We come here when we are replacing a destination in I2 with the
  1355.      destination of I3.  */
  1356.  validate_replacement:
  1357.  
  1358.   /* Is the result of combination a valid instruction?  */
  1359.   insn_code_number = recog_for_combine (&newpat, i3, &new_i3_notes);
  1360.  
  1361.   /* If we were combining three insns and the result is a simple SET
  1362.      with no ASM_OPERANDS that wasn't recognized, try to split it into two
  1363.      insns.  */
  1364.   if (i1 && insn_code_number < 0 && GET_CODE (newpat) == SET
  1365.       && asm_noperands (newpat) < 0)
  1366.     {
  1367.       rtx *split = find_split_point (&newpat);
  1368.  
  1369.       /* If we can split it and use I2DEST, go ahead and see if that
  1370.      helps things be recognized.  Verify that none of the registers
  1371.      are set between I2 and I3.  */
  1372.       if (split
  1373. #ifdef HAVE_cc0
  1374.       && GET_CODE (i2dest) == REG
  1375. #endif
  1376.       /* We need I2DEST in the proper mode.  If it is a hard register
  1377.          or the only use of a pseudo, we can change its mode.  */
  1378.       && (GET_MODE (*split) == GET_MODE (i2dest)
  1379.           || GET_MODE (*split) == VOIDmode
  1380.           || REGNO (i2dest) < FIRST_PSEUDO_REGISTER
  1381.           || (reg_n_sets[REGNO (i2dest)] == 1
  1382.           && ! REG_USERVAR_P (i2dest)))
  1383.       && (next_real_insn (i2) == i3
  1384.           || ! use_crosses_set_p (*split, INSN_CUID (i2)))
  1385.       /* We can't overwrite I2DEST if its value is still used by
  1386.          NEWPAT.  */
  1387.       && ! reg_referenced_p (i2dest, newpat))
  1388.     {
  1389.       rtx newdest = i2dest;
  1390.  
  1391.       /* Get NEWDEST as a register in the proper mode.  We have already
  1392.          validated that we can do this.  */
  1393.       if (GET_MODE (i2dest) != GET_MODE (*split)
  1394.           && GET_MODE (*split) != VOIDmode)
  1395.         {
  1396.           newdest = gen_rtx (REG, GET_MODE (*split), REGNO (i2dest));
  1397.  
  1398.           if (REGNO (i2dest) >= FIRST_PSEUDO_REGISTER)
  1399.         SUBST (regno_reg_rtx[REGNO (i2dest)], newdest);
  1400.         }
  1401.  
  1402.       /* If *SPLIT is a (mult FOO (const_int pow2)), convert it to
  1403.          an ASHIFT.  This can occur if it was inside a PLUS and hence
  1404.          appeared to be a memory address.  This is a kludge.  */
  1405.       if (GET_CODE (*split) == MULT
  1406.           && GET_CODE (XEXP (*split, 1)) == CONST_INT
  1407.           && (i = exact_log2 (INTVAL (XEXP (*split, 1)))) >= 0)
  1408.         SUBST (*split, gen_rtx_combine (ASHIFT, GET_MODE (*split),
  1409.                         XEXP (*split, 0),
  1410.                         gen_rtx (CONST_INT, VOIDmode, i)));
  1411.  
  1412. #ifdef INSN_SCHEDULING
  1413.       /* If *SPLIT is a paradoxical SUBREG, when we split it, it should
  1414.          be written as a ZERO_EXTEND.  */
  1415.       if (GET_CODE (*split) == SUBREG
  1416.           && GET_CODE (SUBREG_REG (*split)) == MEM)
  1417.         SUBST (*split, gen_rtx_combine (ZERO_EXTEND, GET_MODE (*split),
  1418.                         XEXP (*split, 0)));
  1419. #endif
  1420.  
  1421.       newi2pat = gen_rtx_combine (SET, VOIDmode, newdest, *split);
  1422.       SUBST (*split, newdest);
  1423.       i2_code_number = recog_for_combine (&newi2pat, i2, &new_i2_notes);
  1424.       if (i2_code_number >= 0)
  1425.         insn_code_number = recog_for_combine (&newpat, i3, &new_i3_notes);
  1426.     }
  1427.     }
  1428.  
  1429.   /* Check for a case where we loaded from memory in a narrow mode and
  1430.      then sign extended it, but we need both registers.  In that case,
  1431.      we have a PARALLEL with both loads from the same memory location.
  1432.      We can split this into a load from memory followed by a register-register
  1433.      copy.  This saves at least one insn, more if register allocation can
  1434.      eliminate the copy.  */
  1435.  
  1436.   else if (i1 && insn_code_number < 0 && asm_noperands (newpat) < 0
  1437.        && GET_CODE (newpat) == PARALLEL
  1438.        && XVECLEN (newpat, 0) == 2
  1439.        && GET_CODE (XVECEXP (newpat, 0, 0)) == SET
  1440.        && GET_CODE (SET_SRC (XVECEXP (newpat, 0, 0))) == SIGN_EXTEND
  1441.        && GET_CODE (XVECEXP (newpat, 0, 1)) == SET
  1442.        && rtx_equal_p (SET_SRC (XVECEXP (newpat, 0, 1)),
  1443.                XEXP (SET_SRC (XVECEXP (newpat, 0, 0)), 0))
  1444.        && ! use_crosses_set_p (SET_SRC (XVECEXP (newpat, 0, 1)),
  1445.                    INSN_CUID (i2))
  1446.        && ! reg_mentioned_p (SET_DEST (XVECEXP (newpat, 0, 1)),
  1447.                  SET_SRC (XVECEXP (newpat, 0, 1)))
  1448.        && ! find_reg_note (i3, REG_UNUSED,
  1449.                    SET_DEST (XVECEXP (newpat, 0, 0))))
  1450.     {
  1451.       newi2pat = XVECEXP (newpat, 0, 0);
  1452.       newpat = XVECEXP (newpat, 0, 1);
  1453.       SUBST (SET_SRC (newpat),
  1454.          gen_lowpart_for_combine (GET_MODE (SET_SRC (newpat)),
  1455.                       SET_DEST (newi2pat)));
  1456.       i2_code_number = recog_for_combine (&newi2pat, i2, &new_i2_notes);
  1457.       if (i2_code_number >= 0)
  1458.     insn_code_number = recog_for_combine (&newpat, i3, &new_i3_notes);
  1459.     }
  1460.         
  1461.   /* If it still isn't recognized, fail and change things back the way they
  1462.      were.  */
  1463.   if ((insn_code_number < 0
  1464.        /* Is the result a reasonable ASM_OPERANDS?  */
  1465.        && (! check_asm_operands (newpat) || added_sets_1 || added_sets_2)))
  1466.     {
  1467.       undo_all ();
  1468.       return 0;
  1469.     }
  1470.  
  1471.   /* If we had to change another insn, make sure it is valid also.  */
  1472.   if (undobuf.other_insn)
  1473.     {
  1474.       rtx other_notes = REG_NOTES (undobuf.other_insn);
  1475.       rtx new_other_notes;
  1476.       rtx note, next;
  1477.  
  1478.       other_code_number = recog_for_combine (&PATTERN (undobuf.other_insn),
  1479.                          undobuf.other_insn,
  1480.                          &new_other_notes);
  1481.  
  1482.       if (other_code_number < 0
  1483.       && ! check_asm_operands (PATTERN (undobuf.other_insn)))
  1484.     {
  1485.       undo_all ();
  1486.       return 0;
  1487.     }
  1488.  
  1489.       /* If any of the notes in OTHER_INSN were REG_UNUSED, ensure that they
  1490.      are still valid.  Then add any non-duplicate notes added by
  1491.      recog_for_combine.  */
  1492.       for (note = REG_NOTES (undobuf.other_insn); note; note = next)
  1493.     {
  1494.       next = XEXP (note, 1);
  1495.  
  1496.       if (REG_NOTE_KIND (note) == REG_UNUSED
  1497.           && ! reg_set_p (XEXP (note, 0), PATTERN (undobuf.other_insn)))
  1498.         remove_note (undobuf.other_insn, note);
  1499.     }
  1500.  
  1501.       distribute_notes (new_other_notes, undobuf.other_insn,
  1502.             undobuf.other_insn, 0, 0, 0);
  1503.     }
  1504.  
  1505.   /* We now know that we can do this combination.  Merge the insns and 
  1506.      update the status of registers and LOG_LINKS.  */
  1507.  
  1508.   {
  1509.     rtx i3notes, i2notes, i1notes = 0;
  1510.     rtx i3links, i2links, i1links = 0;
  1511.     int all_adjacent = (next_real_insn (i2) == i3
  1512.             && (i1 == 0 || next_real_insn (i1) == i2));
  1513.     register int regno;
  1514.     /* Compute which registers we expect to eliminate.  */
  1515.     rtx elim_i2 = (newi2pat || i2dest_in_i2src || i2dest_in_i1src
  1516.            ? 0 : i2dest);
  1517.     rtx elim_i1 = i1 == 0 || i1dest_in_i1src ? 0 : i1dest;
  1518.  
  1519.     INSN_CODE (i3) = insn_code_number;
  1520.     PATTERN (i3) = newpat;
  1521.     if (undobuf.other_insn)
  1522.       INSN_CODE (undobuf.other_insn) = other_code_number;
  1523.  
  1524.     /* Get the old REG_NOTES and LOG_LINKS from all our insns and
  1525.        clear them.  */
  1526.     i3notes = REG_NOTES (i3), i3links = LOG_LINKS (i3);
  1527.     i2notes = REG_NOTES (i2), i2links = LOG_LINKS (i2);
  1528.     if (i1)
  1529.       i1notes = REG_NOTES (i1), i1links = LOG_LINKS (i1);
  1530.  
  1531.     /* We had one special case above where I2 had more than one set and
  1532.        we replaced a destination of one of those sets with the destination
  1533.        of I3.  In that case, we have to update LOG_LINKS of insns later
  1534.        in this basic block.  Note that this (expensive) case is rare.  */
  1535.  
  1536.     if (GET_CODE (PATTERN (i2)) == PARALLEL)
  1537.       for (i = 0; i < XVECLEN (PATTERN (i2), 0); i++)
  1538.     if (GET_CODE (SET_DEST (XVECEXP (PATTERN (i2), 0, i))) == REG
  1539.         && SET_DEST (XVECEXP (PATTERN (i2), 0, i)) != i2dest
  1540.         && ! find_reg_note (i2, REG_UNUSED,
  1541.                 SET_DEST (XVECEXP (PATTERN (i2), 0, i))))
  1542.       {
  1543.         register rtx insn;
  1544.  
  1545.         for (insn = NEXT_INSN (i2); insn; insn = NEXT_INSN (insn))
  1546.           {
  1547.         if (insn != i3 && GET_RTX_CLASS (GET_CODE (insn)) == 'i')
  1548.           for (link = LOG_LINKS (insn); link; link = XEXP (link, 1))
  1549.             if (XEXP (link, 0) == i2)
  1550.               XEXP (link, 0) = i3;
  1551.  
  1552.         if (GET_CODE (insn) == CODE_LABEL
  1553.             || GET_CODE (insn) == JUMP_INSN)
  1554.           break;
  1555.           }
  1556.       }
  1557.  
  1558.     LOG_LINKS (i3) = 0;
  1559.     REG_NOTES (i3) = 0;
  1560.     LOG_LINKS (i2) = 0;
  1561.     REG_NOTES (i2) = 0;
  1562.  
  1563.     if (newi2pat)
  1564.       {
  1565.     INSN_CODE (i2) = i2_code_number;
  1566.     PATTERN (i2) = newi2pat;
  1567.       }
  1568.     else
  1569.       {
  1570.     PUT_CODE (i2, NOTE);
  1571.     NOTE_LINE_NUMBER (i2) = NOTE_INSN_DELETED;
  1572.     NOTE_SOURCE_FILE (i2) = 0;
  1573.       }
  1574.  
  1575.     if (i1)
  1576.       {
  1577.     LOG_LINKS (i1) = 0;
  1578.     REG_NOTES (i1) = 0;
  1579.     PUT_CODE (i1, NOTE);
  1580.     NOTE_LINE_NUMBER (i1) = NOTE_INSN_DELETED;
  1581.     NOTE_SOURCE_FILE (i1) = 0;
  1582.       }
  1583.  
  1584.     /* If anything was substituted more than once,
  1585.        copy it to avoid invalid shared rtl structure.  */
  1586.     copy_substitutions ();
  1587.  
  1588.     /* Distribute all the LOG_LINKS and REG_NOTES from I1, I2, and I3.  */
  1589.     if (i3notes)
  1590.       distribute_notes (i3notes, i3, i3, newi2pat ? i2 : 0, elim_i2, elim_i1);
  1591.     if (i2notes)
  1592.       distribute_notes (i2notes, i2, i3, newi2pat ? i2 : 0, elim_i2, elim_i1);
  1593.     if (i1notes)
  1594.       distribute_notes (i1notes, i1, i3, newi2pat ? i2 : 0, elim_i2, elim_i1);
  1595.  
  1596.     /* Distribute any notes added to I2 or I3 by recog_for_combine.  We
  1597.        know these are REG_UNUSED and want them to go to the desired insn,
  1598.        so we always pass it as i3.  */
  1599.     if (new_i2_notes && newi2pat)
  1600.       distribute_notes (new_i2_notes, i2, i2, 0, 0, 0);
  1601.     if (new_i3_notes)
  1602.       distribute_notes (new_i3_notes, i3, i3, 0, 0, 0);
  1603.  
  1604.     /* If I3DEST was used in I3SRC, it really died in I3.  We may need to
  1605.        put a REG_DEAD note for it somewhere.  Similarly for I2 and I1.  */
  1606.     if (i3dest_killed)
  1607.       distribute_notes (gen_rtx (EXPR_LIST, REG_DEAD, i3dest_killed, 0),
  1608.             0, i3, newi2pat ? i2 : 0, 0, 0);
  1609.     if (i2dest_in_i2src)
  1610.       distribute_notes (gen_rtx (EXPR_LIST, REG_DEAD, i2dest, 0),
  1611.             0, i3, newi2pat ? i2 : 0, 0, 0);
  1612.     if (i1dest_in_i1src)
  1613.       distribute_notes (gen_rtx (EXPR_LIST, REG_DEAD, i1dest, 0),
  1614.             0, i3, newi2pat ? i2 : 0, 0, 0);
  1615.  
  1616.     distribute_links (i3links, i3, newi2pat ? i2 : 0, all_adjacent);
  1617.     distribute_links (i2links, i3, newi2pat ? i2 : 0, all_adjacent);
  1618.     distribute_links (i1links, i3, newi2pat ? i2 : 0, all_adjacent);
  1619.  
  1620.     /* Adjust the deaths if necessary, for everything that now is used
  1621.        in I3.  */
  1622.     move_deaths (newpat, i1 ? INSN_CUID (i1) : INSN_CUID (i2), i3);
  1623.     if (newi2pat)
  1624.       move_deaths (newi2pat, INSN_CUID (i1), i2);
  1625.  
  1626.     if (GET_CODE (i2dest) == REG)
  1627.       {
  1628.     /* The insn that previously set this register doesn't exist, and
  1629.        this life of the register may not exist either.  Show that
  1630.        we don't know its value any more.  If we don't do this and
  1631.        I2 set the register to a value that depended on its old
  1632.        contents, we will get confused.  If this insn is used, thing
  1633.        will be set correctly in combine_instructions.  */
  1634.     record_value_for_reg (i2dest, 0, 0);
  1635.  
  1636.     /* If the reg formerly set in I2 died only once and that was in I3,
  1637.        zero its use count so it won't make `reload' do any work.  */
  1638.     if (! added_sets_2 && newi2pat == 0)
  1639.       {
  1640.         regno = REGNO (i2dest);
  1641.         reg_n_sets[regno]--;
  1642.         if (reg_n_sets[regno] == 0
  1643.         && ! (basic_block_live_at_start[0][regno / HOST_BITS_PER_INT]
  1644.               & (1 << (regno % HOST_BITS_PER_INT))))
  1645.           reg_n_refs[regno] = 0;
  1646.       }
  1647.       }
  1648.  
  1649.     if (i1 && GET_CODE (i1dest) == REG)
  1650.       {
  1651.     record_value_for_reg (i1dest, 0, 0);
  1652.     regno = REGNO (i1dest);
  1653.     if (! added_sets_1)
  1654.       {
  1655.         reg_n_sets[regno]--;
  1656.         if (reg_n_sets[regno] == 0
  1657.         && ! (basic_block_live_at_start[0][regno / HOST_BITS_PER_INT]
  1658.               & (1 << (regno % HOST_BITS_PER_INT))))
  1659.           reg_n_refs[regno] = 0;
  1660.       }
  1661.       }
  1662.   }
  1663.  
  1664.   combine_successes++;
  1665.  
  1666.   return newi2pat ? i2 : i3;
  1667. }
  1668.  
  1669. /* Undo all the modifications recorded in undobuf.  */
  1670.  
  1671. static void
  1672. undo_all ()
  1673. {
  1674.   register int i;
  1675.   if (undobuf.num_undo > MAX_UNDO)
  1676.     undobuf.num_undo = MAX_UNDO;
  1677.   for (i = undobuf.num_undo - 1; i >= 0; i--)
  1678.     *undobuf.undo[i].where = undobuf.undo[i].old_contents;
  1679.  
  1680.   obfree (undobuf.storage);
  1681.   undobuf.num_undo = 0;
  1682. }
  1683.  
  1684. /* If a substitution was used more than once, copy all but one,
  1685.    so that no invalid shared substructure is introduced.  */
  1686.  
  1687. static void
  1688. copy_substitutions ()
  1689. {
  1690.   register int i, j;
  1691.  
  1692.   for (i = undobuf.num_undo - 1; i >= 1; i--)
  1693.     if (! undobuf.undo[i].is_int)
  1694.       for (j = i - 1; j >= 0; j--)
  1695.     if (*undobuf.undo[i].where == *undobuf.undo[j].where)
  1696.       *undobuf.undo[j].where = copy_rtx (*undobuf.undo[j].where);
  1697. }
  1698.  
  1699. /* Find the innermost point within the rtx at LOC, possibly LOC itself,
  1700.    where we have an arithmetic expression and return that point.
  1701.  
  1702.    try_combine will call this function to see if an insn can be split into
  1703.    two insns.  */
  1704.  
  1705. static rtx *
  1706. find_split_point (loc)
  1707.      rtx *loc;
  1708. {
  1709.   rtx x = *loc;
  1710.   enum rtx_code code = GET_CODE (x);
  1711.   rtx *split;
  1712.   int len = 0, pos, unsignedp;
  1713.   rtx inner;
  1714.  
  1715.   /* First special-case some codes.  */
  1716.   switch (code)
  1717.     {
  1718.     case SUBREG:
  1719. #ifdef INSN_SCHEDULING
  1720.       /* If we are making a paradoxical SUBREG invalid, it becomes a split
  1721.      point.  */
  1722.       if (GET_CODE (SUBREG_REG (x)) == MEM)
  1723.     return loc;
  1724. #endif
  1725.       return find_split_point (&SUBREG_REG (x));
  1726.  
  1727. #ifdef HAVE_lo_sum
  1728.     case MEM:
  1729.       /* If we have (mem (const ..)) or (mem (symbol_ref ...)), split it
  1730.      using LO_SUM and HIGH.  */
  1731.       if (GET_CODE (XEXP (x, 0)) == CONST
  1732.       || GET_CODE (XEXP (x, 0)) == SYMBOL_REF)
  1733.     {
  1734.       SUBST (XEXP (x, 0),
  1735.          gen_rtx_combine (LO_SUM, Pmode,
  1736.                   gen_rtx_combine (HIGH, Pmode, XEXP (x, 0)),
  1737.                   XEXP (x, 0)));
  1738.       return &XEXP (XEXP (x, 0), 0);
  1739.     }
  1740.       break;
  1741. #endif
  1742.  
  1743.     case SET:
  1744. #ifdef HAVE_cc0
  1745.       /* If SET_DEST is CC0 and SET_SRC is not an operand, a COMPARE, or a
  1746.      ZERO_EXTRACT, the most likely reason why this doesn't match is that
  1747.      we need to put the operand into a register.  So split at that
  1748.      point.  */
  1749.  
  1750.       if (SET_DEST (x) == cc0_rtx
  1751.       && GET_CODE (SET_SRC (x)) != COMPARE
  1752.       && GET_CODE (SET_SRC (x)) != ZERO_EXTRACT
  1753.       && GET_RTX_CLASS (GET_CODE (SET_SRC (x))) != 'o'
  1754.       && ! (GET_CODE (SET_SRC (x)) == SUBREG
  1755.         && GET_RTX_CLASS (GET_CODE (SUBREG_REG (SET_SRC (x)))) == 'o'))
  1756.     return &SET_SRC (x);
  1757. #endif
  1758.  
  1759.       /* See if we can split SET_SRC as it stands.  */
  1760.       split = find_split_point (&SET_SRC (x));
  1761.       if (split && split != &SET_SRC (x))
  1762.     return split;
  1763.  
  1764.       /* See if this is a bitfield assignment with everything constant.  If
  1765.      so, this is an IOR of an AND, so split it into that.  */
  1766.       if (GET_CODE (SET_DEST (x)) == ZERO_EXTRACT
  1767.       && (GET_MODE_BITSIZE (GET_MODE (XEXP (SET_DEST (x), 0)))
  1768.           <= HOST_BITS_PER_INT)
  1769.       && GET_CODE (XEXP (SET_DEST (x), 1)) == CONST_INT
  1770.       && GET_CODE (XEXP (SET_DEST (x), 2)) == CONST_INT
  1771.       && GET_CODE (SET_SRC (x)) == CONST_INT
  1772.       && ((INTVAL (XEXP (SET_DEST (x), 1))
  1773.           + INTVAL (XEXP (SET_DEST (x), 2)))
  1774.           <= GET_MODE_BITSIZE (GET_MODE (XEXP (SET_DEST (x), 0))))
  1775.       && ! side_effects_p (XEXP (SET_DEST (x), 0)))
  1776.     {
  1777.       int pos = INTVAL (XEXP (SET_DEST (x), 2));
  1778.       int len = INTVAL (XEXP (SET_DEST (x), 1));
  1779.       int src = INTVAL (SET_SRC (x));
  1780.       rtx dest = XEXP (SET_DEST (x), 0);
  1781.       enum machine_mode mode = GET_MODE (dest);
  1782.       unsigned int mask = (1 << len) - 1;
  1783.  
  1784. #if BITS_BIG_ENDIAN
  1785.       pos = GET_MODE_BITSIZE (mode) - len - pos;
  1786. #endif
  1787.  
  1788.       if (src == mask)
  1789.         SUBST (SET_SRC (x),
  1790.            gen_binary (IOR, mode, dest,
  1791.                    gen_rtx (CONST_INT, VOIDmode, src << pos)));
  1792.       else
  1793.         SUBST (SET_SRC (x),
  1794.            gen_binary (IOR, mode,
  1795.                    gen_binary (AND, mode, dest, 
  1796.                        gen_rtx (CONST_INT, VOIDmode,
  1797.                             (~ (mask << pos)
  1798.                              & GET_MODE_MASK (mode)))),
  1799.                    gen_rtx (CONST_INT, VOIDmode, src << pos)));
  1800.  
  1801.       SUBST (SET_DEST (x), dest);
  1802.  
  1803.       split = find_split_point (&SET_SRC (x));
  1804.       if (split && split != &SET_SRC (x))
  1805.         return split;
  1806.     }
  1807.  
  1808.       /* Otherwise, see if this is an operation that we can split into two.
  1809.      If so, try to split that.  */
  1810.       code = GET_CODE (SET_SRC (x));
  1811.  
  1812.       switch (code)
  1813.     {
  1814.     case SIGN_EXTEND:
  1815.       inner = XEXP (SET_SRC (x), 0);
  1816.       pos = 0;
  1817.       len = GET_MODE_BITSIZE (GET_MODE (inner));
  1818.       unsignedp = 0;
  1819.       break;
  1820.  
  1821.     case SIGN_EXTRACT:
  1822.     case ZERO_EXTRACT:
  1823.       if (GET_CODE (XEXP (SET_SRC (x), 1)) == CONST_INT
  1824.           && GET_CODE (XEXP (SET_SRC (x), 2)) == CONST_INT)
  1825.         {
  1826.           inner = XEXP (SET_SRC (x), 0);
  1827.           len = INTVAL (XEXP (SET_SRC (x), 1));
  1828.           pos = INTVAL (XEXP (SET_SRC (x), 2));
  1829.  
  1830. #if BITS_BIG_ENDIAN
  1831.           pos = GET_MODE_BITSIZE (GET_MODE (inner)) - len - pos;
  1832. #endif
  1833.           unsignedp = (code == ZERO_EXTRACT);
  1834.         }
  1835.       break;
  1836.     }
  1837.  
  1838.       if (len && pos >= 0 && pos + len <= GET_MODE_BITSIZE (GET_MODE (inner)))
  1839.     {
  1840.       enum machine_mode mode = GET_MODE (SET_SRC (x));
  1841.  
  1842.       if (unsignedp && len < HOST_BITS_PER_INT)
  1843.         {
  1844.           SUBST (SET_SRC (x),
  1845.              gen_rtx_combine
  1846.              (AND, mode,
  1847.               gen_rtx_combine (LSHIFTRT, mode,
  1848.                        gen_lowpart_for_combine (mode, inner),
  1849.                        gen_rtx (CONST_INT, VOIDmode, pos)),
  1850.               gen_rtx (CONST_INT, VOIDmode, (1 << len) - 1)));
  1851.  
  1852.           split = find_split_point (&SET_SRC (x));
  1853.           if (split && split != &SET_SRC (x))
  1854.         return split;
  1855.         }
  1856.       else
  1857.         {
  1858.           SUBST (SET_SRC (x),
  1859.              gen_rtx_combine
  1860.              (ASHIFTRT, mode,
  1861.               gen_rtx_combine (ASHIFT, mode,
  1862.                        gen_lowpart_for_combine (mode, inner),
  1863.                        gen_rtx (CONST_INT, VOIDmode,
  1864.                         (GET_MODE_BITSIZE (mode)
  1865.                          - len - pos))),
  1866.               gen_rtx (CONST_INT, VOIDmode,
  1867.                    GET_MODE_BITSIZE (mode) - len)));
  1868.  
  1869.           split = find_split_point (&SET_SRC (x));
  1870.           if (split && split != &SET_SRC (x))
  1871.         return split;
  1872.         }
  1873.     }
  1874.  
  1875.       /* See if this is a simple operation with a constant as the second
  1876.      operand.  It might be that this constant is out of range and hence
  1877.      could be used as a split point.  */
  1878.       if ((GET_RTX_CLASS (GET_CODE (SET_SRC (x))) == '2'
  1879.        || GET_RTX_CLASS (GET_CODE (SET_SRC (x))) == 'c'
  1880.        || GET_RTX_CLASS (GET_CODE (SET_SRC (x))) == '<')
  1881.       && CONSTANT_P (XEXP (SET_SRC (x), 1))
  1882.       && (GET_RTX_CLASS (GET_CODE (XEXP (SET_SRC (x), 0))) == 'o'
  1883.           || (GET_CODE (XEXP (SET_SRC (x), 0)) == SUBREG
  1884.           && (GET_RTX_CLASS (GET_CODE (SUBREG_REG (XEXP (SET_SRC (x), 0))))
  1885.               == 'o'))))
  1886.     return &XEXP (SET_SRC (x), 1);
  1887.  
  1888.       /* Finally, see if this is a simple operation with its first operand
  1889.      not in a register.  The operation might require this operand in a
  1890.      register, so return it as a split point.  We can always do this
  1891.      because if the first operand were another operation, we would have
  1892.      already found it as a split point.  */
  1893.       if ((GET_RTX_CLASS (GET_CODE (SET_SRC (x))) == '2'
  1894.        || GET_RTX_CLASS (GET_CODE (SET_SRC (x))) == 'c'
  1895.        || GET_RTX_CLASS (GET_CODE (SET_SRC (x))) == '<'
  1896.        || GET_RTX_CLASS (GET_CODE (SET_SRC (x))) == '1')
  1897.       && ! register_operand (XEXP (SET_SRC (x), 0), VOIDmode))
  1898.     return &XEXP (SET_SRC (x), 0);
  1899.  
  1900.       return 0;
  1901.  
  1902.     case AND:
  1903.     case IOR:
  1904.       /* We write NOR as (and (not A) (not B)), but if we don't have a NOR,
  1905.      it is better to write this as (not (ior A B)) so we can split it.
  1906.      Similarly for IOR.  */
  1907.       if (GET_CODE (XEXP (x, 0)) == NOT && GET_CODE (XEXP (x, 1)) == NOT)
  1908.     {
  1909.       SUBST (*loc,
  1910.          gen_rtx_combine (NOT, GET_MODE (x),
  1911.                   gen_rtx_combine (code == IOR ? AND : IOR,
  1912.                            GET_MODE (x),
  1913.                            XEXP (XEXP (x, 0), 0),
  1914.                            XEXP (XEXP (x, 1), 0))));
  1915.       return find_split_point (loc);
  1916.     }
  1917.  
  1918.       /* Many RISC machines have a large set of logical insns.  If the
  1919.      second operand is a NOT, put it first so we will try to split the
  1920.      other operand first.  */
  1921.       if (GET_CODE (XEXP (x, 1)) == NOT)
  1922.     {
  1923.       rtx tem = XEXP (x, 0);
  1924.       SUBST (XEXP (x, 0), XEXP (x, 1));
  1925.       SUBST (XEXP (x, 1), tem);
  1926.     }
  1927.       break;
  1928.     }
  1929.  
  1930.   /* Otherwise, select our actions depending on our rtx class.  */
  1931.   switch (GET_RTX_CLASS (code))
  1932.     {
  1933.     case 'b':            /* This is ZERO_EXTRACT and SIGN_EXTRACT.  */
  1934.     case '3':
  1935.       split = find_split_point (&XEXP (x, 2));
  1936.       if (split)
  1937.     return split;
  1938.       /* ... fall through ... */
  1939.     case '2':
  1940.     case 'c':
  1941.     case '<':
  1942.       split = find_split_point (&XEXP (x, 1));
  1943.       if (split)
  1944.     return split;
  1945.       /* ... fall through ... */
  1946.     case '1':
  1947.       /* Some machines have (and (shift ...) ...) insns.  If X is not
  1948.      an AND, but XEXP (X, 0) is, use it as our split point.  */
  1949.       if (GET_CODE (x) != AND && GET_CODE (XEXP (x, 0)) == AND)
  1950.     return &XEXP (x, 0);
  1951.  
  1952.       split = find_split_point (&XEXP (x, 0));
  1953.       if (split)
  1954.     return split;
  1955.       return loc;
  1956.     }
  1957.  
  1958.   /* Otherwise, we don't have a split point.  */
  1959.   return 0;
  1960. }
  1961.  
  1962. /* Throughout X, replace FROM with TO, and return the result.
  1963.    The result is TO if X is FROM;
  1964.    otherwise the result is X, but its contents may have been modified.
  1965.    If they were modified, a record was made in undobuf so that
  1966.    undo_all will (among other things) return X to its original state.
  1967.  
  1968.    If the number of changes necessary is too much to record to undo,
  1969.    the excess changes are not made, so the result is invalid.
  1970.    The changes already made can still be undone.
  1971.    undobuf.num_undo is incremented for such changes, so by testing that
  1972.    the caller can tell whether the result is valid.
  1973.  
  1974.    `n_occurrences' is incremented each time FROM is replaced.
  1975.    
  1976.    IN_DEST is non-zero if we are processing the SET_DEST of a SET.  */
  1977.  
  1978. static rtx
  1979. subst (x, from, to, in_dest)
  1980.      register rtx x, from, to;
  1981.      int in_dest;
  1982. {
  1983.   register char *fmt;
  1984.   register int len, i;
  1985.   register enum rtx_code code = GET_CODE (x), orig_code = code;
  1986.   rtx temp;
  1987.   enum machine_mode mode = GET_MODE (x);
  1988.   enum machine_mode op0_mode = VOIDmode;
  1989.   rtx other_insn;
  1990.   rtx *cc_use;
  1991.   int n_restarts = 0;
  1992.  
  1993. /* FAKE_EXTEND_SAFE_P (MODE, FROM) is 1 if (subreg:MODE FROM 0) is a safe
  1994.    replacement for (zero_extend:MODE FROM) or (sign_extend:MODE FROM).
  1995.    If it is 0, that cannot be done.  We can now do this for any MEM
  1996.    because (SUBREG (MEM...)) is guaranteed to cause the MEM to be reloaded.
  1997.    If not for that, MEM's would very rarely be safe.  */
  1998.  
  1999. /* Reject MODEs bigger than a word, because we might not be able
  2000.    to reference a two-register group starting with an arbitrary register
  2001.    (and currently gen_lowpart might crash for a SUBREG).  */
  2002.  
  2003. #define FAKE_EXTEND_SAFE_P(MODE, FROM) \
  2004.   (GET_MODE_SIZE (MODE) <= UNITS_PER_WORD)
  2005.  
  2006. /* Two expressions are equal if they are identical copies of a shared
  2007.    RTX or if they are both registers with the same register number
  2008.    and mode.  */
  2009.  
  2010. #define COMBINE_RTX_EQUAL_P(X,Y)            \
  2011.   ((X) == (Y)                        \
  2012.    || (GET_CODE (X) == REG && GET_CODE (Y) == REG    \
  2013.        && REGNO (X) == REGNO (Y) && GET_MODE (X) == GET_MODE (Y)))
  2014.  
  2015.   if (COMBINE_RTX_EQUAL_P (x, from))
  2016.     return to;
  2017.  
  2018.   /* If X and FROM are the same register but different modes, they will
  2019.      not have been seen as equal above.  However, flow.c will make a 
  2020.      LOG_LINKS entry for that case.  If we do nothing, we will try to
  2021.      rerecognize our original insn and, when it succeeds, we will
  2022.      delete the feeding insn, which is incorrect.
  2023.  
  2024.      So force this insn not to match in this (rare) case.  */
  2025.   if (code == REG && GET_CODE (from) == REG
  2026.       && REGNO (x) == REGNO (from))
  2027.     return gen_rtx (CLOBBER, GET_MODE (x), const0_rtx);
  2028.  
  2029.   /* If this is an object, we are done unless it is a MEM or LO_SUM, both
  2030.      of which may contain things that can be combined.  */
  2031.   if (code != MEM && code != LO_SUM && GET_RTX_CLASS (code) == 'o')
  2032.     return x;
  2033.  
  2034.   /* It is possible to have a subexpression appear twice in the insn.
  2035.      Suppose that FROM is a register that appears within TO.
  2036.      Then, after that subexpression has been scanned once by `subst',
  2037.      the second time it is scanned, TO may be found.  If we were
  2038.      to scan TO here, we would find FROM within it and create a
  2039.      self-referent rtl structure which is completely wrong.  */
  2040.   if (COMBINE_RTX_EQUAL_P (x, to))
  2041.     return to;
  2042.  
  2043.   len = GET_RTX_LENGTH (code);
  2044.   fmt = GET_RTX_FORMAT (code);
  2045.  
  2046.   /* Don't replace FROM where it is being stored in rather than used.  */
  2047.   if (code == SET && COMBINE_RTX_EQUAL_P (SET_DEST (x), from))
  2048.     fmt = "ie";
  2049.   if (code == SET && GET_CODE (SET_DEST (x)) == SUBREG
  2050.       && COMBINE_RTX_EQUAL_P (SUBREG_REG (SET_DEST (x)), from))
  2051.     fmt = "ie";
  2052.  
  2053.   /* Get the mode of operand 0 in case X is now a SIGN_EXTEND of a constant. */
  2054.   if (fmt[0] == 'e')
  2055.     op0_mode = GET_MODE (XEXP (x, 0));
  2056.  
  2057.   for (i = 0; i < len; i++)
  2058.     {
  2059.       if (fmt[i] == 'E')
  2060.     {
  2061.       register int j;
  2062.       for (j = XVECLEN (x, i) - 1; j >= 0; j--)
  2063.         {
  2064.           register rtx new;
  2065.           if (COMBINE_RTX_EQUAL_P (XVECEXP (x, i, j), from))
  2066.         new = to, n_occurrences++;
  2067.           else
  2068.         new = subst (XVECEXP (x, i, j), from, to, 0);
  2069.           SUBST (XVECEXP (x, i, j), new);
  2070.         }
  2071.     }
  2072.       else if (fmt[i] == 'e')
  2073.     {
  2074.       register rtx new;
  2075.  
  2076.       if (COMBINE_RTX_EQUAL_P (XEXP (x, i), from))
  2077.         {
  2078.           new = to;
  2079.           n_occurrences++;
  2080.         }
  2081.       else
  2082.         /* If we are in a SET_DEST, suppress most cases unless we
  2083.            have gone inside a MEM, in which case we want to
  2084.            simplify the address.  We assume here that things that
  2085.            are actually part of the destination have their inner
  2086.            parts in the first expression.  This is true for SUBREG, 
  2087.            STRICT_LOW_PART, and ZERO_EXTRACT, which are the only
  2088.            things aside from REG and MEM that should appear in a
  2089.            SET_DEST.  */
  2090.         new = subst (XEXP (x, i), from, to,
  2091.              (((in_dest
  2092.                 && (code == SUBREG || code == STRICT_LOW_PART
  2093.                 || code == ZERO_EXTRACT))
  2094.                || code == SET)
  2095.               && i == 0));
  2096.  
  2097.       /* If we found that we will have to reject this combination,
  2098.          indicate that by returning the CLOBBER ourselves, rather than
  2099.          an expression containing it.  This will speed things up as
  2100.          well as prevent accidents where two CLOBBERs are considered
  2101.          to be equal, thus producing an incorrect simplification.  But
  2102.          don't do this if we are inside a SET.  */
  2103.  
  2104.       if (GET_CODE (new) == CLOBBER && XEXP (new, 0) == const0_rtx
  2105.           && code != SET)
  2106.         return new;
  2107.  
  2108.       SUBST (XEXP (x, i), new);
  2109.     }
  2110.     }
  2111.  
  2112.   /* If this is a commutative operation, put a constant last and a complex
  2113.      expression first.  We don't need to do this for comparisons here.  */
  2114.   if (GET_RTX_CLASS (code) == 'c'
  2115.       && ((CONSTANT_P (XEXP (x, 0)) && GET_CODE (XEXP (x, 1)) != CONST_INT)
  2116.       || (GET_RTX_CLASS (GET_CODE (XEXP (x, 0))) == 'o'
  2117.           && GET_RTX_CLASS (GET_CODE (XEXP (x, 1))) != 'o')
  2118.       || (GET_CODE (XEXP (x, 0)) == SUBREG
  2119.           && GET_RTX_CLASS (GET_CODE (SUBREG_REG (XEXP (x, 0)))) == 'o'
  2120.           && GET_RTX_CLASS (GET_CODE (XEXP (x, 1))) != 'o')))
  2121.     {
  2122.       temp = XEXP (x, 0);
  2123.       SUBST (XEXP (x, 0), XEXP (x, 1));
  2124.       SUBST (XEXP (x, 1), temp);
  2125.     }
  2126.  
  2127.   /* Try to fold this expression in case we have constants that weren't
  2128.      present before.  */
  2129.   temp = 0;
  2130.   switch (GET_RTX_CLASS (code))
  2131.     {
  2132.     case '1':
  2133.       temp = simplify_unary_operation (code, mode, XEXP (x, 0), op0_mode);
  2134.       break;
  2135.     case '<':
  2136.     case 'c':
  2137.     case '2':
  2138.       temp = simplify_binary_operation (code, mode, XEXP (x, 0), XEXP (x, 1));
  2139.       break;
  2140.     case 'b':
  2141.     case '3':
  2142.       temp = simplify_ternary_operation (code, mode, op0_mode, XEXP (x, 0),
  2143.                      XEXP (x, 1), XEXP (x, 2));
  2144.       break;
  2145.     }
  2146.  
  2147.   if (temp)
  2148.     x = temp;
  2149.  
  2150.   /* We come back to here if we have replaced the expression with one of
  2151.      a different code and it is likely that further simplification will be
  2152.      possible.  */
  2153.  
  2154.  restart:
  2155.  
  2156.   /* If we have restarted more than 4 times, we are probably looping, so
  2157.      give up.  */
  2158.   if (++n_restarts > 4)
  2159.     return x;
  2160.  
  2161.   code = GET_CODE (x);
  2162.  
  2163.   /* First see if we can apply the inverse distributive law.  */
  2164.   if (code == PLUS || code == MINUS || code == IOR || code == XOR)
  2165.     {
  2166.       x = apply_distributive_law (x);
  2167.       code = GET_CODE (x);
  2168.     }
  2169.  
  2170.   /* If CODE is an associative operation not otherwise handled, see if we
  2171.      can associate some operands.  This can win if they are constants or
  2172.      if they are logically related (i.e. (a & b) & a.  */
  2173.   if ((code == PLUS || code == MINUS
  2174.        || code == MULT || code == AND || code == IOR || code == XOR
  2175.        || code == DIV || code == UDIV)
  2176.       && (TARGET_FLOAT_FORMAT != IEEE_FLOAT_FORMAT
  2177.       || GET_MODE_CLASS (mode) == MODE_INT))
  2178.     {
  2179.       if (GET_CODE (XEXP (x, 0)) == code)
  2180.     {
  2181.       rtx other = XEXP (XEXP (x, 0), 0);
  2182.       rtx inner = simplify_binary_operation (code == MINUS ? PLUS
  2183.                          : code == DIV ? MULT
  2184.                          : code == UDIV ? MULT
  2185.                          : code,
  2186.                          mode, XEXP (XEXP (x, 0), 1),
  2187.                          XEXP (x, 1));
  2188.  
  2189.       /* For commutative operations, try the other pair if that one
  2190.          didn't simplify.  */
  2191.       if (inner == 0 && GET_RTX_CLASS (code) == 'c')
  2192.         {
  2193.           other = XEXP (XEXP (x, 0), 1);
  2194.           inner = simplify_binary_operation (code, mode,
  2195.                          XEXP (XEXP (x, 0), 0),
  2196.                          XEXP (x, 1));
  2197.         }
  2198.  
  2199.       if (inner)
  2200.         {
  2201.           x = gen_binary (code, mode, other, inner);
  2202.           goto restart;
  2203.         
  2204.         }
  2205.     }
  2206.     }
  2207.  
  2208.   /* A little bit of algebraic simplification here.  */
  2209.   switch (code)
  2210.     {
  2211.     case MEM:
  2212.       /* Ensure that our address has any ASHIFTs converted to MULT in case
  2213.      address-recognizing predicates are called later.  */
  2214.       temp = make_compound_operation (XEXP (x, 0), MEM);
  2215.       SUBST (XEXP (x, 0), temp);
  2216.       break;
  2217.  
  2218.     case SUBREG:
  2219.       /* (subreg:A (mem:B X) N) becomes a modified MEM unless the SUBREG
  2220.      is paradoxical.  If we can't do that safely, then it becomes
  2221.      something nonsensical so that this combination won't take place.  */
  2222.  
  2223.       if (GET_CODE (SUBREG_REG (x)) == MEM
  2224.       && (GET_MODE_SIZE (mode)
  2225.           <= GET_MODE_SIZE (GET_MODE (SUBREG_REG (x)))))
  2226.     {
  2227.       rtx inner = SUBREG_REG (x);
  2228.       int endian_offset = 0;
  2229.       /* Don't change the mode of the MEM
  2230.          if that would change the meaning of the address.  */
  2231.       if (MEM_VOLATILE_P (SUBREG_REG (x))
  2232.           || mode_dependent_address_p (XEXP (inner, 0)))
  2233.         return gen_rtx (CLOBBER, mode, const0_rtx);
  2234.  
  2235. #if BYTES_BIG_ENDIAN
  2236.       if (GET_MODE_SIZE (mode) < UNITS_PER_WORD)
  2237.         endian_offset += UNITS_PER_WORD - GET_MODE_SIZE (mode);
  2238.       if (GET_MODE_SIZE (GET_MODE (inner)) < UNITS_PER_WORD)
  2239.         endian_offset -= UNITS_PER_WORD - GET_MODE_SIZE (GET_MODE (inner));
  2240. #endif
  2241.       /* Note if the plus_constant doesn't make a valid address
  2242.          then this combination won't be accepted.  */
  2243.       x = gen_rtx (MEM, mode,
  2244.                plus_constant (XEXP (inner, 0),
  2245.                       (SUBREG_WORD (x) * UNITS_PER_WORD
  2246.                        + endian_offset)));
  2247.       MEM_VOLATILE_P (x) = MEM_VOLATILE_P (inner);
  2248.       RTX_UNCHANGING_P (x) = RTX_UNCHANGING_P (inner);
  2249.       MEM_IN_STRUCT_P (x) = MEM_IN_STRUCT_P (inner);
  2250.       return x;
  2251.     }
  2252.  
  2253.       /* If we are in a SET_DEST, these other cases can't apply.  */
  2254.       if (in_dest)
  2255.     return x;
  2256.  
  2257.       /* Changing mode twice with SUBREG => just change it once,
  2258.      or not at all if changing back to starting mode.  */
  2259.       if (GET_CODE (SUBREG_REG (x)) == SUBREG)
  2260.     {
  2261.       if (mode == GET_MODE (SUBREG_REG (SUBREG_REG (x)))
  2262.           && SUBREG_WORD (x) == 0 && SUBREG_WORD (SUBREG_REG (x)) == 0)
  2263.         return SUBREG_REG (SUBREG_REG (x));
  2264.  
  2265.       SUBST_INT (SUBREG_WORD (x),
  2266.              SUBREG_WORD (x) + SUBREG_WORD (SUBREG_REG (x)));
  2267.       SUBST (SUBREG_REG (x), SUBREG_REG (SUBREG_REG (x)));
  2268.     }
  2269.  
  2270.       /* SUBREG of a hard register => just change the register number
  2271.      and/or mode.  */
  2272.       if (GET_CODE (SUBREG_REG (x)) == REG
  2273.       && REGNO (SUBREG_REG (x)) < FIRST_PSEUDO_REGISTER)
  2274.     return gen_rtx (REG, mode, REGNO (SUBREG_REG (x)) + SUBREG_WORD (x));
  2275.  
  2276.       /* For a constant, try to pick up the part we want.  Handle a full
  2277.      word and low-order part.  */
  2278.  
  2279.       if (CONSTANT_P (SUBREG_REG (x)) && op0_mode != VOIDmode
  2280.       && GET_MODE_SIZE (mode) == UNITS_PER_WORD
  2281.       && GET_MODE_CLASS (mode) == MODE_INT)
  2282.     {
  2283.       temp = operand_subword (SUBREG_REG (x), SUBREG_WORD (x),
  2284.                       0, op0_mode);
  2285.       if (temp)
  2286.         return temp;
  2287.     }
  2288.     
  2289.       if (CONSTANT_P (SUBREG_REG (x)) && subreg_lowpart_p (x))
  2290.     return gen_lowpart_for_combine (mode, SUBREG_REG (x));
  2291.  
  2292.       /* If we are narrowing the object, we need to see if we can simplify
  2293.      the expression for the object knowing that we only need the
  2294.      low-order bits.  We do this by computing an AND of the object
  2295.      with only the bits we care about.  That will produce any needed
  2296.      simplifications.  If the resulting computation is just the
  2297.      AND with the significant bits, our operand is the first operand
  2298.      of the AND.  Otherwise, it is the resulting expression.  */
  2299.       if (GET_MODE_SIZE (mode) < GET_MODE_SIZE (GET_MODE (SUBREG_REG (x)))
  2300.       && subreg_lowpart_p (x)
  2301.       && GET_MODE_BITSIZE (GET_MODE (SUBREG_REG (x))) <= HOST_BITS_PER_INT)
  2302.     {
  2303.       temp = simplify_and_const_int (0, GET_MODE (SUBREG_REG (x)),
  2304.                      SUBREG_REG (x), GET_MODE_MASK (mode));
  2305.       if (GET_CODE (temp) == AND && GET_CODE (XEXP (temp, 1)) == CONST_INT
  2306.           && INTVAL (XEXP (temp, 1)) == GET_MODE_MASK (mode))
  2307.         temp = XEXP (temp, 0);
  2308.       return gen_lowpart_for_combine (mode, temp);
  2309.     }
  2310.     
  2311.       break;
  2312.  
  2313.     case NOT:
  2314.       /* (not (plus X -1)) can become (neg X).  */
  2315.       if (GET_CODE (XEXP (x, 0)) == PLUS
  2316.       && XEXP (XEXP (x, 0), 1) == constm1_rtx)
  2317.     {
  2318.       x = gen_rtx_combine (NEG, mode, XEXP (XEXP (x, 0), 0));
  2319.       goto restart;
  2320.     }
  2321.  
  2322.       /* Similarly, (not (neg X)) is (plus X -1).  */
  2323.       if (GET_CODE (XEXP (x, 0)) == NEG)
  2324.     {
  2325.       x = gen_rtx_combine (PLUS, mode, XEXP (XEXP (x, 0), 0), constm1_rtx);
  2326.       goto restart;
  2327.     }
  2328.  
  2329.       /* (not (ashift C X)) is (or (rotate ~C X) C2) where C2 is a mask
  2330.      of N low-order bits of 1 where N is floor_log2 (C).  This is a
  2331.      clear win in the common case of C == 1, but may also simplify
  2332.      other cases as well.  */
  2333.       if (GET_CODE (XEXP (x, 0)) == ASHIFT
  2334.       && GET_CODE (XEXP (XEXP (x, 0), 0)) == CONST_INT
  2335.       && XEXP (XEXP (x, 0), 0) != const0_rtx
  2336.       && ((i = floor_log2 (INTVAL (XEXP (XEXP (x, 0), 0))))
  2337.           <= HOST_BITS_PER_INT))
  2338.     {
  2339.       x = gen_binary (IOR, mode,
  2340.               gen_rtx (ROTATE, mode,
  2341.                    gen_unary (NOT, mode,
  2342.                           XEXP (XEXP (x, 0), 0)),
  2343.                    XEXP (XEXP (x, 0), 1)),
  2344.               gen_rtx (CONST_INT, VOIDmode, (1 << i) - 1));
  2345.       goto restart;
  2346.     }
  2347.                         
  2348.       if (GET_CODE (XEXP (x, 0)) == SUBREG
  2349.       && subreg_lowpart_p (XEXP (x, 0))
  2350.       && (GET_MODE_SIZE (GET_MODE (XEXP (x, 0)))
  2351.           < GET_MODE_SIZE (GET_MODE (SUBREG_REG (XEXP (x, 0)))))
  2352.       && GET_CODE (SUBREG_REG (XEXP (x, 0))) == ASHIFT
  2353.       && GET_CODE (XEXP (SUBREG_REG (XEXP (x, 0)), 0)) == CONST_INT
  2354.       && XEXP (SUBREG_REG (XEXP (x, 0)), 0) != const0_rtx
  2355.       && ((i = floor_log2 (INTVAL (XEXP (SUBREG_REG (XEXP (x, 0)), 0))))
  2356.           <= HOST_BITS_PER_INT))
  2357.     {
  2358.       enum machine_mode inner_mode = GET_MODE (SUBREG_REG (XEXP (x, 0)));
  2359.  
  2360.       x = gen_binary (IOR, inner_mode,
  2361.               gen_rtx (ROTATE, inner_mode,
  2362.                    gen_unary (NOT, inner_mode,
  2363.                           XEXP (SUBREG_REG (XEXP (x, 0)), 0)),
  2364.                    XEXP (SUBREG_REG (XEXP (x, 0)), 1)),
  2365.               gen_rtx (CONST_INT, VOIDmode, (1 << i) - 1));
  2366.       x = gen_lowpart_for_combine (mode, x);
  2367.       goto restart;
  2368.     }
  2369.                         
  2370.       /* Similarly for (not (lshiftrt C X)).  Here we OR with a mask that
  2371.      is 1 for the high-order bits higher than the lowest-order bit in C, if
  2372.      any.  */
  2373.  
  2374.       if (GET_CODE (XEXP (x, 0)) == LSHIFTRT
  2375.       && GET_CODE (XEXP (XEXP (x, 0), 0)) == CONST_INT
  2376.       && XEXP (XEXP (x, 0), 0) != const0_rtx
  2377.       && GET_MODE_BITSIZE (mode) <= HOST_BITS_PER_INT)
  2378.     {
  2379.       int const_val = INTVAL (XEXP (XEXP (x, 0), 0));
  2380.       int low_bit = exact_log2 (const_val & - const_val);
  2381.       unsigned mask;
  2382.  
  2383.       if (low_bit + 1 == GET_MODE_BITSIZE (mode))
  2384.         mask = ~0;
  2385.       else
  2386.         mask = (1 << (low_bit + 1)) - 1;
  2387.  
  2388.       x = gen_binary (IOR, mode,
  2389.               gen_rtx (ROTATERT, mode,
  2390.                    gen_unary (NOT, mode,
  2391.                           XEXP (XEXP (x, 0), 0)),
  2392.                    XEXP (XEXP (x, 0), 1)),
  2393.               gen_unary (NOT, mode, 
  2394.                      gen_rtx (CONST_INT, VOIDmode, mask)));
  2395.       goto restart;
  2396.     }
  2397.                         
  2398.       if (GET_CODE (XEXP (x, 0)) == SUBREG
  2399.       && subreg_lowpart_p (XEXP (x, 0))
  2400.       && (GET_MODE_SIZE (GET_MODE (XEXP (x, 0)))
  2401.           < GET_MODE_SIZE (GET_MODE (SUBREG_REG (XEXP (x, 0)))))
  2402.       && GET_CODE (SUBREG_REG (XEXP (x, 0))) == LSHIFTRT
  2403.       && GET_CODE (XEXP (SUBREG_REG (XEXP (x, 0)), 0)) == CONST_INT
  2404.       && XEXP (SUBREG_REG (XEXP (x, 0)), 0) != const0_rtx
  2405.       && (GET_MODE_BITSIZE (GET_MODE (SUBREG_REG (XEXP (x, 0))))
  2406.           <= HOST_BITS_PER_INT))
  2407.     {
  2408.       enum machine_mode inner_mode = GET_MODE (SUBREG_REG (XEXP (x, 0)));
  2409.       int const_val = INTVAL (XEXP (SUBREG_REG (XEXP (x, 0)), 0));
  2410.       int low_bit = exact_log2 (const_val & - const_val);
  2411.       unsigned mask;
  2412.  
  2413.       if (low_bit + 1 == GET_MODE_BITSIZE (inner_mode))
  2414.         mask = ~0;
  2415.       else
  2416.         mask = (1 << (low_bit + 1)) - 1;
  2417.  
  2418.       x = gen_binary (IOR, inner_mode,
  2419.               gen_rtx (ROTATERT, inner_mode,
  2420.                    gen_unary (NOT, inner_mode,
  2421.                           XEXP (SUBREG_REG (XEXP (x, 0)), 0)),
  2422.                    XEXP (SUBREG_REG (XEXP (x, 0)), 1)),
  2423.               gen_unary (NOT, inner_mode, 
  2424.                      gen_rtx (CONST_INT, VOIDmode, mask)));
  2425.       x = gen_lowpart_for_combine (mode, x);
  2426.       goto restart;
  2427.     }
  2428.                         
  2429. #if STORE_FLAG_VALUE == -1
  2430.       /* (not (comparison foo bar)) can be done by reversing the comparison
  2431.      code if valid.  */
  2432.       if (GET_RTX_CLASS (GET_CODE (XEXP (x, 0))) == '<'
  2433.       && reversible_comparison_p (XEXP (x, 0)))
  2434.     return gen_rtx_combine (reverse_condition (GET_CODE (XEXP (x, 0))),
  2435.                 mode, XEXP (XEXP (x, 0), 0),
  2436.                 XEXP (XEXP (x, 0), 1));
  2437. #endif
  2438.  
  2439.       /* Apply De Morgan's laws to reduce number of patterns for machines
  2440.       with negating logical insns (and-not, nand, etc.).  If result has
  2441.       only one NOT, put it first, since that is how the patterns are
  2442.       coded.  */
  2443.  
  2444.       if (GET_CODE (XEXP (x, 0)) == IOR || GET_CODE (XEXP (x, 0)) == AND)
  2445.      {
  2446.       rtx in1 = XEXP (XEXP (x, 0), 0), in2 = XEXP (XEXP (x, 0), 1);
  2447.  
  2448.      if (GET_CODE (in1) == NOT)
  2449.        in1 = XEXP (in1, 0);
  2450.       else
  2451.        in1 = gen_rtx_combine (NOT, GET_MODE (in1), in1);
  2452.  
  2453.      if (GET_CODE (in2) == NOT)
  2454.        in2 = XEXP (in2, 0);
  2455.       else if (GET_CODE (in2) == CONST_INT
  2456.           && GET_MODE_BITSIZE (mode) <= HOST_BITS_PER_INT)
  2457.        in2 = gen_rtx (CONST_INT, VOIDmode,
  2458.               GET_MODE_MASK (mode) & ~ INTVAL (in2));
  2459.      else
  2460.        in2 = gen_rtx_combine (NOT, GET_MODE (in2), in2);
  2461.  
  2462.      if (GET_CODE (in2) == NOT)
  2463.        {
  2464.          rtx tem = in2;
  2465.          in2 = in1; in1 = tem;
  2466.        }
  2467.  
  2468.      x = gen_rtx_combine (GET_CODE (XEXP (x, 0)) == IOR ? AND : IOR,
  2469.                   mode, in1, in2);
  2470.      goto restart;
  2471.        } 
  2472.       break;
  2473.  
  2474.     case NEG:
  2475.       /* (neg (plus X 1)) can become (not X).  */
  2476.       if (GET_CODE (XEXP (x, 0)) == PLUS
  2477.       && XEXP (XEXP (x, 0), 1) == const1_rtx)
  2478.     {
  2479.       x = gen_rtx_combine (NOT, mode, XEXP (XEXP (x, 0), 0));
  2480.       goto restart;
  2481.     }
  2482.  
  2483.       /* Similarly, (neg (not X)) is (plus X 1).  */
  2484.       if (GET_CODE (XEXP (x, 0)) == NOT)
  2485.      {
  2486.       x = gen_rtx_combine (PLUS, mode, XEXP (XEXP (x, 0), 0), const1_rtx);
  2487.       goto restart;
  2488.      }
  2489.  
  2490.       /* (neg (abs X)) is X if X is a value known to be either -1 or 0.  */
  2491.       if (GET_CODE (XEXP (x, 0)) == ABS
  2492.       && ((GET_CODE (XEXP (XEXP (x, 0), 0)) == SIGN_EXTRACT
  2493.            && XEXP (XEXP (XEXP (x, 0), 0), 1) == const1_rtx)
  2494.           || (GET_CODE (XEXP (XEXP (x, 0), 0)) == ASHIFTRT
  2495.           && GET_CODE (XEXP (XEXP (XEXP (x, 0), 0), 1)) == CONST_INT
  2496.           && (INTVAL (XEXP (XEXP (XEXP (x, 0), 0), 1))
  2497.               == GET_MODE_BITSIZE (mode) - 1))
  2498.           || ((temp = get_last_value (XEXP (XEXP (x, 0), 0))) != 0
  2499.           && ((GET_CODE (temp) == SIGN_EXTRACT
  2500.                && XEXP (temp, 1) == const1_rtx)
  2501.               || (GET_CODE (temp) == ASHIFTRT
  2502.               && GET_CODE (XEXP (temp, 1)) == CONST_INT
  2503.               && (INTVAL (XEXP (temp, 1))
  2504.                   == GET_MODE_BITSIZE (mode) - 1))))))
  2505.      return XEXP (XEXP (x, 0), 0);
  2506.  
  2507.       /* (neg (minus X Y)) can become (minus Y X).  */
  2508.       if (GET_CODE (XEXP (x, 0)) == MINUS
  2509.       && (GET_MODE_CLASS (mode) != MODE_FLOAT
  2510.           /* x-y != -(y-x) with IEEE floating point. */
  2511.           || TARGET_FLOAT_FORMAT != IEEE_FLOAT_FORMAT))
  2512.     {
  2513.       x = gen_binary (MINUS, mode, XEXP (XEXP (x, 0), 1),
  2514.               XEXP (XEXP (x, 0), 0));
  2515.       goto restart;
  2516.     }
  2517.  
  2518.       temp = expand_compound_operation (XEXP (x, 0));
  2519.  
  2520.       /* For C equal to the width of MODE minus 1, (neg (ashiftrt X C)) can be
  2521.       replaced by (lshiftrt X C).  This will convert
  2522.      (neg (sign_extract X 1 Y)) to (zero_extract X 1 Y).  */
  2523.  
  2524.       if (GET_CODE (temp) == ASHIFTRT
  2525.       && GET_CODE (XEXP (temp, 1)) == CONST_INT
  2526.       && INTVAL (XEXP (temp, 1)) == GET_MODE_BITSIZE (mode) - 1)
  2527.     {
  2528.       x = simplify_shift_const (temp, LSHIFTRT, mode, XEXP (temp, 0),
  2529.                     INTVAL (XEXP (temp, 1)));
  2530.       goto restart;
  2531.     }
  2532.  
  2533.       /* If X has only a single bit significant, say, bit I, convert
  2534.      (neg X) to (ashiftrt (ashift X C-I) C-I) where C is the bitsize of
  2535.      MODE minus 1.  This will convert (neg (zero_extract X 1 Y)) to
  2536.      (sign_extract X 1 Y).  But only do this if TEMP isn't a register
  2537.      or a SUBREG of one since we'd be making the expression more
  2538.      complex if it was just a register.  */
  2539.  
  2540.       if (GET_CODE (temp) != REG
  2541.       && ! (GET_CODE (temp) == SUBREG
  2542.         && GET_CODE (SUBREG_REG (temp)) == REG)
  2543.       && (i = exact_log2 (significant_bits (temp, mode))) >= 0)
  2544.     {
  2545.       rtx temp1 = simplify_shift_const
  2546.         (0, ASHIFTRT, mode,
  2547.          simplify_shift_const (0, ASHIFT, mode, temp,
  2548.                    GET_MODE_BITSIZE (mode) - 1 - i),
  2549.          GET_MODE_BITSIZE (mode) - 1 - i);
  2550.  
  2551.       /* If all we did was surround TEMP with the two shifts, we
  2552.          haven't improved anything, so don't use it.  Otherwise,
  2553.          we are better off with TEMP1.  */
  2554.       if (GET_CODE (temp1) != ASHIFTRT
  2555.           || GET_CODE (XEXP (temp1, 0)) != ASHIFT
  2556.           || XEXP (XEXP (temp1, 0), 0) != temp)
  2557.         {
  2558.           x = temp1;
  2559.           goto restart;
  2560.         }
  2561.     }
  2562.       break;
  2563.  
  2564.     case FLOAT_TRUNCATE:
  2565.       /* (float_truncate:SF (float_extend:DF foo:SF)) = foo:SF.  */
  2566.       if (GET_CODE (XEXP (x, 0)) == FLOAT_EXTEND
  2567.       && GET_MODE (XEXP (XEXP (x, 0), 0)) == mode)
  2568.      return XEXP (XEXP (x, 0), 0);
  2569.       break;  
  2570.  
  2571. #ifdef HAVE_cc0
  2572.     case COMPARE:
  2573.       /* Convert (compare FOO (const_int 0)) to FOO unless we aren't
  2574.      using cc0, in which case we want to leave it as a COMPARE
  2575.      so we can distinguish it from a register-register-copy.  */
  2576.       if (XEXP (x, 1) == const0_rtx)
  2577.     return XEXP (x, 0);
  2578.  
  2579.       /* In IEEE floating point, x-0 is not the same as x.  */
  2580.       if (TARGET_FLOAT_FORMAT != IEEE_FLOAT_FORMAT)
  2581.     if (XEXP (x, 1) == fconst0_rtx || XEXP (x, 1) == dconst0_rtx)
  2582.       return XEXP (x, 0);
  2583.       break;
  2584. #endif
  2585.  
  2586.     case CONST:
  2587.       /* (const (const X)) can become (const X).  Do it this way rather than
  2588.      returning the inner CONST since CONST can be shared with a
  2589.      REG_EQUAL note.  */
  2590.       if (GET_CODE (XEXP (x, 0)) == CONST)
  2591.     SUBST (XEXP (x, 0), XEXP (XEXP (x, 0), 0));
  2592.       break;
  2593.  
  2594. #ifdef HAVE_lo_sum
  2595.     case LO_SUM:
  2596.       /* Convert (lo_sum (high FOO) FOO) to FOO.  This is necessary so we
  2597.      can add in an offset.  find_split_point will split this address up
  2598.      again if it doesn't match.  */
  2599.       if (GET_CODE (XEXP (x, 0)) == HIGH
  2600.       && rtx_equal_p (XEXP (XEXP (x, 0), 0), XEXP (x, 1)))
  2601.     return XEXP (x, 1);
  2602.       break;
  2603. #endif
  2604.  
  2605.     case PLUS:
  2606.       /* (C1 - A) + C2 becomes (C1 + C2) - A.  */
  2607.       if (GET_CODE (XEXP (x, 1)) == CONST_INT
  2608.       && GET_CODE (XEXP (x, 0)) == MINUS
  2609.       && GET_CODE (XEXP (XEXP (x, 0), 0)) == CONST_INT
  2610.       && 0 != (temp = simplify_binary_operation (PLUS, mode, XEXP (x, 1),
  2611.                              XEXP (XEXP (x, 0), 0))))
  2612.     return gen_rtx (MINUS, mode, temp, XEXP (XEXP (x, 0), 1));
  2613.  
  2614.       /* If we have (plus (plus (A const) B)), associate it so that CONST is
  2615.      outermost.  That's because that's the way indexed addresses are
  2616.      supposed to appear.  This code used to check many more cases, but
  2617.      they are now checked elsewhere.  */
  2618.       if (GET_CODE (XEXP (x, 0)) == PLUS
  2619.       && CONSTANT_ADDRESS_P (XEXP (XEXP (x, 0), 1)))
  2620.     return gen_binary (PLUS, mode,
  2621.                gen_binary (PLUS, mode, XEXP (XEXP (x, 0), 0),
  2622.                        XEXP (x, 1)),
  2623.                XEXP (XEXP (x, 0), 1));
  2624.  
  2625.       /* (plus (xor (and <foo> (const_int pow2 - 1)) <c>) <-c>)
  2626.      when c is (const_int (pow2 + 1) / 2) is a sign extension of a
  2627.      bit-field and can be replaced by either a sign_extend or a
  2628.      sign_extract.  The `and' may be a zero_extend.  */
  2629.       if (GET_CODE (XEXP (x, 0)) == XOR
  2630.       && GET_CODE (XEXP (x, 1)) == CONST_INT
  2631.       && GET_CODE (XEXP (XEXP (x, 0), 1)) == CONST_INT
  2632.       && INTVAL (XEXP (x, 1)) == - INTVAL (XEXP (XEXP (x, 0), 1))
  2633.       && (i = exact_log2 (INTVAL (XEXP (XEXP (x, 0), 1)))) >= 0
  2634.       && GET_MODE_BITSIZE (mode) <= HOST_BITS_PER_INT
  2635.       && ((GET_CODE (XEXP (XEXP (x, 0), 0)) == AND
  2636.            && GET_CODE (XEXP (XEXP (XEXP (x, 0), 0), 1)) == CONST_INT
  2637.            && (INTVAL (XEXP (XEXP (XEXP (x, 0), 0), 1))
  2638.            == (1 << (i + 1)) - 1))
  2639.           || (GET_CODE (XEXP (XEXP (x, 0), 0)) == ZERO_EXTEND
  2640.           && (GET_MODE_BITSIZE (GET_MODE (XEXP (XEXP (XEXP (x, 0), 0), 0)))
  2641.               == i + 1))))
  2642.     {
  2643.       x = simplify_shift_const
  2644.         (0, ASHIFTRT, mode,
  2645.          simplify_shift_const (0, ASHIFT, mode,
  2646.                    XEXP (XEXP (XEXP (x, 0), 0), 0),
  2647.                    GET_MODE_BITSIZE (mode) - (i + 1)),
  2648.          GET_MODE_BITSIZE (mode) - (i + 1));
  2649.       goto restart;
  2650.     }
  2651.  
  2652.       /* If only the low-order bit of X is significant, (plus x -1)
  2653.      can become (ashiftrt (ashift (xor x 1) C) C) where C is
  2654.      the bitsize of the mode - 1.  This allows simplification of
  2655.      "a = (b & 8) == 0;"  */
  2656.       if (XEXP (x, 1) == constm1_rtx
  2657.       && GET_CODE (XEXP (x, 0)) != REG
  2658.       && ! (GET_CODE (XEXP (x,0)) == SUBREG
  2659.         && GET_CODE (SUBREG_REG (XEXP (x, 0))) == REG)
  2660.       && significant_bits (XEXP (x, 0), mode) == 1)
  2661.     {
  2662.       x = simplify_shift_const
  2663.         (0, ASHIFTRT, mode,
  2664.          simplify_shift_const (0, ASHIFT, mode,
  2665.                    gen_rtx_combine (XOR, mode,
  2666.                             XEXP (x, 0), const1_rtx),
  2667.                    GET_MODE_BITSIZE (mode) - 1),
  2668.          GET_MODE_BITSIZE (mode) - 1);
  2669.       goto restart;
  2670.     }
  2671.       break;
  2672.  
  2673.     case MINUS:
  2674.       /* C1 - (x + C2) becomes (C1 - C2) - x */
  2675.       if (GET_CODE (XEXP (x, 0)) == CONST_INT
  2676.       && GET_CODE (XEXP (x, 1)) == PLUS
  2677.       && GET_CODE (XEXP (XEXP (x, 1), 1)) == CONST_INT
  2678.       && 0 != (temp = simplify_binary_operation (MINUS, mode, XEXP (x, 0),
  2679.                              XEXP (XEXP (x, 1), 1))))
  2680.     return gen_rtx (MINUS, mode, temp, XEXP (XEXP (x, 1), 0));
  2681.       
  2682.       /* C1 - (C2 - x) becomes (C1 - C2) + x.  */
  2683.       if (GET_CODE (XEXP (x, 0)) == CONST_INT
  2684.       && GET_CODE (XEXP (x, 1)) == MINUS
  2685.       && GET_CODE (XEXP (XEXP (x, 1), 0)) == CONST_INT
  2686.       && 0 != (temp = simplify_binary_operation (MINUS, mode,
  2687.                              XEXP (x, 0),
  2688.                              XEXP (XEXP (x, 1), 0)))
  2689.       && GET_CODE (temp) == CONST_INT)
  2690.     return plus_constant (XEXP (XEXP (x, 1), 1), INTVAL (temp));
  2691.  
  2692.       /* (minus <foo> (and <foo> (const_int -pow2))) becomes
  2693.      (and <foo> (const_int pow2-1))  */
  2694.       if (GET_CODE (XEXP (x, 1)) == AND
  2695.       && GET_CODE (XEXP (XEXP (x, 1), 1)) == CONST_INT
  2696.       && exact_log2 (- INTVAL (XEXP (XEXP (x, 1), 1))) >= 0
  2697.       && rtx_equal_p (XEXP (XEXP (x, 1), 0), XEXP (x, 0)))
  2698.     {
  2699.       x = simplify_and_const_int (0, mode, XEXP (x, 0),
  2700.                       - INTVAL (XEXP (XEXP (x, 1), 1)) - 1);
  2701.       goto restart;
  2702.     }
  2703.       break;
  2704.  
  2705.     case MULT:
  2706.       /* If we have (mult (plus A B) C), apply the distributive law and then
  2707.      the inverse distributive law to see if things simplify.  This
  2708.      occurs mostly in addresses, often when unrolling loops.  */
  2709.  
  2710.       if (GET_CODE (XEXP (x, 0)) == PLUS)
  2711.     {
  2712.       x = apply_distributive_law
  2713.         (gen_binary (PLUS, mode,
  2714.              gen_binary (MULT, mode,
  2715.                      XEXP (XEXP (x, 0), 0), XEXP (x, 1)),
  2716.              gen_binary (MULT, mode,
  2717.                      XEXP (XEXP (x, 0), 1), XEXP (x, 1))));
  2718.  
  2719.       if (GET_CODE (x) != MULT)
  2720.         goto restart;
  2721.     }
  2722.  
  2723.       /* If this is multiplication by a power of two and its first operand is
  2724.      a shift, treat the multiply as a shift to allow the shifts to
  2725.      possibly combine.  */
  2726.       if (GET_CODE (XEXP (x, 1)) == CONST_INT
  2727.       && (i = exact_log2 (INTVAL (XEXP (x, 1)))) >= 0
  2728.       && (GET_CODE (XEXP (x, 0)) == ASHIFT
  2729.           || GET_CODE (XEXP (x, 0)) == LSHIFTRT
  2730.           || GET_CODE (XEXP (x, 0)) == ASHIFTRT
  2731.           || GET_CODE (XEXP (x, 0)) == ROTATE
  2732.           || GET_CODE (XEXP (x, 0)) == ROTATERT))
  2733.     {
  2734.       x = simplify_shift_const (0, ASHIFT, mode, XEXP (x, 0), i);
  2735.       goto restart;
  2736.     }
  2737.       break;
  2738.  
  2739.     case UDIV:
  2740.       /* If this is a divide by a power of two, treat it as a shift if
  2741.      its first operand is a shift.  */
  2742.       if (GET_CODE (XEXP (x, 1)) == CONST_INT
  2743.       && (i = exact_log2 (INTVAL (XEXP (x, 1)))) >= 0
  2744.       && (GET_CODE (XEXP (x, 0)) == ASHIFT
  2745.           || GET_CODE (XEXP (x, 0)) == LSHIFTRT
  2746.           || GET_CODE (XEXP (x, 0)) == ASHIFTRT
  2747.           || GET_CODE (XEXP (x, 0)) == ROTATE
  2748.           || GET_CODE (XEXP (x, 0)) == ROTATERT))
  2749.     {
  2750.       x = simplify_shift_const (0, LSHIFTRT, mode, XEXP (x, 0), i);
  2751.       goto restart;
  2752.     }
  2753.       break;
  2754.  
  2755.     case EQ:  case NE:
  2756.     case GT:  case GTU:  case GE:  case GEU:
  2757.     case LT:  case LTU:  case LE:  case LEU:
  2758.       /* If the first operand is a condition code, we can't do anything
  2759.      with it.  */
  2760.       if (GET_CODE (XEXP (x, 0)) == COMPARE
  2761.       || (GET_MODE_CLASS (GET_MODE (XEXP (x, 0))) != MODE_CC
  2762. #ifdef HAVE_cc0
  2763.           && XEXP (x, 0) != cc0_rtx
  2764. #endif
  2765.            ))
  2766.     {
  2767.       rtx op0 = XEXP (x, 0);
  2768.       rtx op1 = XEXP (x, 1);
  2769.       enum rtx_code new_code;
  2770.  
  2771.       if (GET_CODE (op0) == COMPARE)
  2772.         op1 = XEXP (op0, 1), op0 = XEXP (op0, 0);
  2773.  
  2774.       /* Simplify our comparison, if possible.  */
  2775.       new_code = simplify_comparison (code, &op0, &op1);
  2776.  
  2777. #if STORE_FLAG_VALUE == 1
  2778.       /* If STORE_FLAG_VALUE is 1, we can convert (ne x 0) to simply X
  2779.          if only the low-order bit is significant in X (such as when
  2780.          X is a ZERO_EXTRACT of one bit.  Similarly, we can convert
  2781.          EQ to (xor X 1).  */
  2782.       if (new_code == NE && mode != VOIDmode
  2783.           && op1 == const0_rtx
  2784.           && significant_bits (op0, GET_MODE (op0)) == 1)
  2785.         return gen_lowpart_for_combine (mode, op0);
  2786.       else if (new_code == EQ && mode != VOIDmode
  2787.            && op1 == const0_rtx
  2788.            && significant_bits (op0, GET_MODE (op0)) == 1)
  2789.         return gen_rtx_combine (XOR, mode,
  2790.                     gen_lowpart_for_combine (mode, op0),
  2791.                     const1_rtx);
  2792. #endif
  2793.  
  2794. #if STORE_FLAG_VALUE == -1
  2795.       /* If STORE_FLAG_VALUE is -1, we can convert (ne x 0)
  2796.          to (neg x) if only the low-order bit of X is significant.
  2797.          This converts (ne (zero_extract X 1 Y) 0) to
  2798.          (sign_extract X 1 Y).  */
  2799.       if (new_code == NE && mode != VOIDmode
  2800.           && op1 == const0_rtx
  2801.           && significant_bits (op0, GET_MODE (op0)) == 1)
  2802.         {
  2803.           x = gen_rtx_combine (NEG, mode,
  2804.                    gen_lowpart_for_combine (mode, op0));
  2805.           goto restart;
  2806.         }
  2807. #endif
  2808.  
  2809.       /* If STORE_FLAG_VALUE says to just test the sign bit and X has just
  2810.          one significant bit, we can convert (ne x 0) to (ashift x c)
  2811.          where C puts the bit in the sign bit.  Remove any AND with
  2812.          STORE_FLAG_VALUE when we are done, since we are only going to
  2813.          test the sign bit.  */
  2814.       if (new_code == NE && mode != VOIDmode
  2815.           && GET_MODE_BITSIZE (mode) <= HOST_BITS_PER_INT
  2816.           && STORE_FLAG_VALUE == 1 << (GET_MODE_BITSIZE (mode) - 1)
  2817.           && op1 == const0_rtx
  2818.           && mode == GET_MODE (op0)
  2819.           && (i = exact_log2 (significant_bits (op0, GET_MODE (op0)))) >= 0)
  2820.         {
  2821.           x = simplify_shift_const (0, ASHIFT, mode, op0,
  2822.                     GET_MODE_BITSIZE (mode) - 1 - i);
  2823.           if (GET_CODE (x) == AND && XEXP (x, 1) == const_true_rtx)
  2824.         return XEXP (x, 0);
  2825.           else
  2826.         return x;
  2827.         }
  2828.  
  2829.       /* If the code changed, return a whole new comparison.  */
  2830.       if (new_code != code)
  2831.         return gen_rtx_combine (new_code, mode, op0, op1);
  2832.  
  2833.       /* Otherwise, keep this operation, but maybe change its operands.  
  2834.          This also converts (ne (compare FOO BAR) 0) to (ne FOO BAR).  */
  2835.       SUBST (XEXP (x, 0), op0);
  2836.       SUBST (XEXP (x, 1), op1);
  2837.     }
  2838.       break;
  2839.       
  2840.     case IF_THEN_ELSE:
  2841.       /* If we have (if_then_else FOO (pc) (label_ref BAR)) and FOO can be
  2842.      reversed, do so to avoid needing two sets of patterns for
  2843.      subtract-and-branch insns.  */
  2844.       if (XEXP (x, 1) == pc_rtx && reversible_comparison_p (XEXP (x, 0)))
  2845.     {
  2846.       SUBST (XEXP (x, 0),
  2847.          gen_rtx_combine (reverse_condition (GET_CODE (XEXP (x, 0))),
  2848.                   GET_MODE (XEXP (x, 0)),
  2849.                   XEXP (XEXP (x, 0), 0),
  2850.                   XEXP (XEXP (x, 0), 1)));
  2851.       SUBST (XEXP (x, 1), XEXP (x, 2));
  2852.       SUBST (XEXP (x, 2), pc_rtx);
  2853.     }
  2854.       break;
  2855.       
  2856.     case ZERO_EXTRACT:
  2857.     case SIGN_EXTRACT:
  2858.     case ZERO_EXTEND:
  2859.     case SIGN_EXTEND:
  2860.       /* If we are processing SET_DEST, we are done. */
  2861.       if (in_dest)
  2862.     return x;
  2863.  
  2864.       x = expand_compound_operation (x);
  2865.       if (GET_CODE (x) != code)
  2866.     goto restart;
  2867.       break;
  2868.  
  2869.     case SET:
  2870.       /* Convert this into a field assignment operation, if possible.  */
  2871.       x = make_field_assignment (x);
  2872.  
  2873.       /* If we have (set x (subreg:m1 (op:m2 ...) 0)) with OP being some
  2874.      operation, and X being a REG or (subreg (reg)), we may be able to
  2875.      convert this to (set (subreg:m2 x) (op)).
  2876.  
  2877.      We can always do this if M1 is narrower than M2 because that
  2878.      means that we only care about the low bits of the result.
  2879.  
  2880.      However, on most machines (those with BYTE_LOADS_ZERO_EXTEND
  2881.      not defined), we cannot perform a narrower operation that
  2882.      requested since the high-order bits will be undefined.  On
  2883.      machine where BYTE_LOADS_ZERO_EXTEND are defined, however, this
  2884.      transformation is safe as long as M1 and M2 have the same number
  2885.      of words.  */
  2886.  
  2887.       if (GET_CODE (SET_SRC (x)) == SUBREG && SUBREG_WORD (SET_SRC (x)) == 0
  2888.       && GET_RTX_CLASS (GET_CODE (SUBREG_REG (SET_SRC (x)))) != 'o'
  2889. #ifdef BYTE_LOADS_ZERO_EXTEND
  2890.       && (((GET_MODE_SIZE (GET_MODE (SET_SRC (x))) + (UNITS_PER_WORD - 1))
  2891.            / UNITS_PER_WORD)
  2892.           == ((GET_MODE_SIZE (GET_MODE (SUBREG_REG (SET_SRC (x))))
  2893.            + (UNITS_PER_WORD - 1)) / UNITS_PER_WORD))
  2894. #else
  2895.       && (GET_MODE_SIZE (GET_MODE (SET_SRC (x)))
  2896.           < GET_MODE_SIZE (GET_MODE (SUBREG_REG (SET_SRC (x)))))
  2897. #endif
  2898.           
  2899.       && (GET_CODE (SET_DEST (x)) == REG
  2900.           || (GET_CODE (SET_DEST (x)) == SUBREG
  2901.           && GET_CODE (SUBREG_REG (SET_DEST (x))) == REG)))
  2902.     {
  2903.       SUBST (SET_DEST (x),
  2904.          gen_lowpart_for_combine (GET_MODE (SUBREG_REG (SET_SRC (x))),
  2905.                       SET_DEST (x)));
  2906.       SUBST (SET_SRC (x), SUBREG_REG (SET_SRC (x)));
  2907.     }
  2908.  
  2909.       /* If we are setting CC0 or if the source is a COMPARE, look for the
  2910.      use of the comparison result and try to simplify it unless we already
  2911.      have used undobuf.other_insn.  */
  2912.       if ((GET_CODE (SET_SRC (x)) == COMPARE
  2913. #ifdef HAVE_cc0
  2914.        || SET_DEST (x) == cc0_rtx
  2915. #endif
  2916.        )
  2917.       && (cc_use = find_single_use (SET_DEST (x), subst_insn,
  2918.                     &other_insn)) != 0
  2919.       && (undobuf.other_insn == 0 || other_insn == undobuf.other_insn)
  2920.       && GET_RTX_CLASS (GET_CODE (*cc_use)) == '<'
  2921.       && XEXP (*cc_use, 0) == SET_DEST (x))
  2922.     {
  2923.       enum rtx_code old_code = GET_CODE (*cc_use);
  2924.       enum rtx_code new_code;
  2925.       rtx op0, op1;
  2926.       int other_changed = 0;
  2927.       enum machine_mode compare_mode = GET_MODE (SET_DEST (x));
  2928.  
  2929.       if (GET_CODE (SET_SRC (x)) == COMPARE)
  2930.         op0 = XEXP (SET_SRC (x), 0), op1 = XEXP (SET_SRC (x), 1);
  2931.       else
  2932.         op0 = SET_SRC (x), op1 = const0_rtx;
  2933.  
  2934.       /* Simplify our comparison, if possible.  */
  2935.       new_code = simplify_comparison (old_code, &op0, &op1);
  2936.  
  2937. #if !defined (HAVE_cc0) && defined (EXTRA_CC_MODES)
  2938.       /* If this machine has CC modes other than CCmode, check to see
  2939.          if we need to use a different CC mode here.  */
  2940.       compare_mode = SELECT_CC_MODE (new_code, op0);
  2941.  
  2942.       /* If the mode changed, we have to change SET_DEST, the mode
  2943.          in the compare, and the mode in the place SET_DEST is used.
  2944.          If SET_DEST is a hard register, just build new versions with
  2945.          the proper mode.  If it is a pseudo, we lose unless it is only
  2946.          time we set the pseudo, in which case we can safely change
  2947.          its mode.  */
  2948.       if (compare_mode != GET_MODE (SET_DEST (x)))
  2949.         {
  2950.           int regno = REGNO (SET_DEST (x));
  2951.           rtx new_dest = gen_rtx (REG, compare_mode, regno);
  2952.  
  2953.           if (regno < FIRST_PSEUDO_REGISTER
  2954.           || (reg_n_sets[regno] == 1
  2955.               && ! REG_USERVAR_P (SET_DEST (x))))
  2956.         {
  2957.           if (regno >= FIRST_PSEUDO_REGISTER)
  2958.             SUBST (regno_reg_rtx[regno], new_dest);
  2959.  
  2960.           SUBST (SET_DEST (x), new_dest);
  2961.           SUBST (XEXP (*cc_use, 0), new_dest);
  2962.           other_changed = 1;
  2963.         }
  2964.         }
  2965. #endif
  2966.  
  2967.       /* If the code changed, we have to build a new comparison
  2968.          in undobuf.other_insn.  */
  2969.       if (new_code != old_code)
  2970.         {
  2971.           unsigned mask;
  2972.  
  2973.           SUBST (*cc_use, gen_rtx_combine (new_code, GET_MODE (*cc_use),
  2974.                            SET_DEST (x), const0_rtx));
  2975.  
  2976.           /* If the only change we made was to change an EQ into an
  2977.          NE or vice versa, OP0 has only one significant bit,
  2978.          and OP1 is zero, check if changing the user of the condition
  2979.          code will produce a valid insn.  If it won't, we can keep
  2980.          the original code in that insn by surrounding our operation
  2981.          with an XOR.  */
  2982.  
  2983.           if (((old_code == NE && new_code == EQ)
  2984.            || (old_code == EQ && new_code == NE))
  2985.           && ! other_changed && op1 == const0_rtx
  2986.           && GET_MODE_BITSIZE (GET_MODE (op0)) <= HOST_BITS_PER_INT
  2987.           && (exact_log2 (mask = significant_bits (op0,
  2988.                                GET_MODE (op0)))
  2989.               >= 0))
  2990.         {
  2991.           rtx pat = PATTERN (other_insn), note = 0;
  2992.  
  2993.           if ((recog_for_combine (&pat, undobuf.other_insn, ¬e) < 0
  2994.                && ! check_asm_operands (pat)))
  2995.             {
  2996.               PUT_CODE (*cc_use, old_code);
  2997.               other_insn = 0;
  2998.  
  2999.               op0 = gen_binary (XOR, GET_MODE (op0), op0,
  3000.                     gen_rtx (CONST_INT, VOIDmode, mask));
  3001.             }
  3002.         }
  3003.  
  3004.           other_changed = 1;
  3005.         }
  3006.  
  3007.       if (other_changed)
  3008.         undobuf.other_insn = other_insn;
  3009.  
  3010. #ifdef HAVE_cc0
  3011.       /* If we are now comparing against zero, change our source if
  3012.          needed.  If we do not use cc0, we always have a COMPARE.  */
  3013.       if (op1 == const0_rtx && SET_DEST (x) == cc0_rtx)
  3014.         SUBST (SET_SRC (x), op0);
  3015.       else
  3016. #endif
  3017.  
  3018.       /* Otherwise, if we didn't previously have a COMPARE in the
  3019.          correct mode, we need one.  */
  3020.       if (GET_CODE (SET_SRC (x)) != COMPARE
  3021.           || GET_MODE (SET_SRC (x)) != compare_mode)
  3022.         SUBST (SET_SRC (x), gen_rtx_combine (COMPARE, compare_mode,
  3023.                          op0, op1));
  3024.       else
  3025.         {
  3026.           /* Otherwise, update the COMPARE if needed.  */
  3027.           SUBST (XEXP (SET_SRC (x), 0), op0);
  3028.           SUBST (XEXP (SET_SRC (x), 1), op1);
  3029.         }
  3030.     }
  3031.       else
  3032.     {
  3033.       /* Get SET_SRC in a form where we have placed back any
  3034.          compound expressions.  Then do the checks below.  */
  3035.       temp = make_compound_operation (SET_SRC (x), SET);
  3036.       SUBST (SET_SRC (x), temp);
  3037.     }
  3038.  
  3039. #ifdef BYTE_LOADS_ZERO_EXTEND
  3040.       /* If we have (set FOO (subreg:M (mem:N BAR) 0)) with
  3041.      M wider than N, this would require a paradoxical subreg.
  3042.      Replace the subreg with a zero_extend to avoid the reload that
  3043.      would otherwise be required. */
  3044.       if (GET_CODE (SET_SRC (x)) == SUBREG
  3045.       && SUBREG_WORD (SET_SRC (x)) == 0
  3046.       && (GET_MODE_SIZE (GET_MODE (SET_SRC (x)))
  3047.           > GET_MODE_SIZE (GET_MODE (SUBREG_REG (SET_SRC (x)))))
  3048.       && GET_CODE (SUBREG_REG (SET_SRC (x))) == MEM)
  3049.     SUBST (SET_SRC (x), gen_rtx_combine (ZERO_EXTEND,
  3050.                          GET_MODE (SET_SRC (x)),
  3051.                          XEXP (SET_SRC (x), 0)));
  3052. #endif
  3053.  
  3054.       break;
  3055.  
  3056.     case AND:
  3057.       if (GET_CODE (XEXP (x, 1)) == CONST_INT)
  3058.     {
  3059.       x = simplify_and_const_int (x, mode, XEXP (x, 0),
  3060.                       INTVAL (XEXP (x, 1)));
  3061.  
  3062.       /* If we have (ior (and (X C1) C2)) and the next restart would be
  3063.          the last, simplify this by making C1 as small as possible
  3064.          and then exit. */
  3065.       if (n_restarts >= 3 && GET_CODE (x) == IOR
  3066.           && GET_CODE (XEXP (x, 0)) == AND
  3067.           && GET_CODE (XEXP (XEXP (x, 0), 1)) == CONST_INT
  3068.           && GET_CODE (XEXP (x, 1)) == CONST_INT)
  3069.         {
  3070.           temp = gen_binary (AND, mode, XEXP (XEXP (x, 0), 0),
  3071.                  gen_rtx (CONST_INT, VOIDmode,
  3072.                       (INTVAL (XEXP (XEXP (x, 0), 1))
  3073.                        & ~ INTVAL (XEXP (x, 1)))));
  3074.           return gen_binary (IOR, mode, temp, XEXP (x, 1));
  3075.         }
  3076.  
  3077.       if (GET_CODE (x) != AND)
  3078.         goto restart;
  3079.     }
  3080.  
  3081.       /* Convert (A | B) & A to A.  */
  3082.       if (GET_CODE (XEXP (x, 0)) == IOR
  3083.       && (rtx_equal_p (XEXP (XEXP (x, 0), 0), XEXP (x, 1))
  3084.           || rtx_equal_p (XEXP (XEXP (x, 0), 1), XEXP (x, 1)))
  3085.       && ! side_effects_p (XEXP (XEXP (x, 0), 0))
  3086.       && ! side_effects_p (XEXP (XEXP (x, 0), 1)))
  3087.     return XEXP (x, 1);
  3088.  
  3089.       /* Convert (A ^ B) & A to A & (~ B) since the latter is often a single
  3090.      insn (and may simplify more).  */
  3091.       else if (GET_CODE (XEXP (x, 0)) == XOR
  3092.       && rtx_equal_p (XEXP (XEXP (x, 0), 0), XEXP (x, 1))
  3093.       && ! side_effects_p (XEXP (x, 1)))
  3094.     {
  3095.       x = gen_binary (AND, mode,
  3096.               gen_unary (NOT, mode, XEXP (XEXP (x, 0), 1)),
  3097.               XEXP (x, 1));
  3098.       goto restart;
  3099.     }
  3100.       else if (GET_CODE (XEXP (x, 0)) == XOR
  3101.            && rtx_equal_p (XEXP (XEXP (x, 0), 1), XEXP (x, 1))
  3102.            && ! side_effects_p (XEXP (x, 1)))
  3103.     {
  3104.       x = gen_binary (AND, mode,
  3105.               gen_unary (NOT, mode, XEXP (XEXP (x, 0), 0)),
  3106.               XEXP (x, 1));
  3107.       goto restart;
  3108.     }
  3109.  
  3110.       /* Similarly for (~ (A ^ B)) & A.  */
  3111.       else if (GET_CODE (XEXP (x, 0)) == NOT
  3112.            && GET_CODE (XEXP (XEXP (x, 0), 0)) == XOR
  3113.            && rtx_equal_p (XEXP (XEXP (XEXP (x, 0), 0), 0), XEXP (x, 1))
  3114.            && ! side_effects_p (XEXP (x, 1)))
  3115.     {
  3116.       x = gen_binary (AND, mode, XEXP (XEXP (XEXP (x, 0), 0), 1),
  3117.               XEXP (x, 1));
  3118.       goto restart;
  3119.     }
  3120.       else if (GET_CODE (XEXP (x, 0)) == NOT
  3121.            && GET_CODE (XEXP (XEXP (x, 0), 0)) == XOR
  3122.            && rtx_equal_p (XEXP (XEXP (XEXP (x, 0), 0), 1), XEXP (x, 1))
  3123.            && ! side_effects_p (XEXP (x, 1)))
  3124.     {
  3125.       x = gen_binary (AND, mode, XEXP (XEXP (XEXP (x, 0), 0), 0),
  3126.               XEXP (x, 1));
  3127.       goto restart;
  3128.     }
  3129.  
  3130.       /* In the follow group of tests (and those in case IOR below),
  3131.      we start with some combination of logical operations and apply
  3132.      the distributive law followed by the inverse distributive law.
  3133.      Most of the time, this results in no change.  However, if some of
  3134.      the operands are the same or inverses of each other, simplifications
  3135.      will result.
  3136.  
  3137.      For example, (and (ior A B) (not B)) can occur as the result of
  3138.      expanding a bit field assignment.  When we apply the distributive
  3139.      law to this, we get (ior (and (A (not B))) (and (B (not B)))),
  3140.      which then simplifies to (and (A (not B))).  */
  3141.  
  3142.       /* If we have (and (ior A B) C), apply the distributive law and then
  3143.      the inverse distributive law to see if things simplify.  */
  3144.  
  3145.       if (GET_CODE (XEXP (x, 0)) == IOR || GET_CODE (XEXP (x, 0)) == XOR)
  3146.     {
  3147.       x = apply_distributive_law
  3148.         (gen_binary (GET_CODE (XEXP (x, 0)), mode,
  3149.              gen_binary (AND, mode,
  3150.                      XEXP (XEXP (x, 0), 0), XEXP (x, 1)),
  3151.              gen_binary (AND, mode,
  3152.                      XEXP (XEXP (x, 0), 1), XEXP (x, 1))));
  3153.       if (GET_CODE (x) != AND)
  3154.         goto restart;
  3155.     }
  3156.  
  3157.       if (GET_CODE (XEXP (x, 1)) == IOR || GET_CODE (XEXP (x, 1)) == XOR)
  3158.     {
  3159.       x = apply_distributive_law
  3160.         (gen_binary (GET_CODE (XEXP (x, 1)), mode,
  3161.              gen_binary (AND, mode,
  3162.                      XEXP (XEXP (x, 1), 0), XEXP (x, 0)),
  3163.              gen_binary (AND, mode,
  3164.                      XEXP (XEXP (x, 1), 1), XEXP (x, 0))));
  3165.       if (GET_CODE (x) != AND)
  3166.         goto restart;
  3167.     }
  3168.  
  3169.       /* Similarly, taking advantage of the fact that
  3170.      (and (not A) (xor B C)) == (xor (ior A B) (ior A C))  */
  3171.  
  3172.       if (GET_CODE (XEXP (x, 0)) == NOT && GET_CODE (XEXP (x, 1)) == XOR)
  3173.     {
  3174.       x = apply_distributive_law
  3175.         (gen_binary (XOR, mode,
  3176.              gen_binary (IOR, mode, XEXP (XEXP (x, 0), 0),
  3177.                      XEXP (XEXP (x, 1), 0)),
  3178.              gen_binary (IOR, mode, XEXP (XEXP (x, 0), 0),
  3179.                      XEXP (XEXP (x, 1), 1))));
  3180.       if (GET_CODE (x) != AND)
  3181.         goto restart;
  3182.     }
  3183.                                 
  3184.       else if (GET_CODE (XEXP (x, 1)) == NOT && GET_CODE (XEXP (x, 0)) == XOR)
  3185.     {
  3186.       x = apply_distributive_law
  3187.         (gen_binary (XOR, mode,
  3188.              gen_binary (IOR, mode, XEXP (XEXP (x, 1), 0),
  3189.                      XEXP (XEXP (x, 0), 0)),
  3190.              gen_binary (IOR, mode, XEXP (XEXP (x, 1), 0),
  3191.                      XEXP (XEXP (x, 0), 1))));
  3192.       if (GET_CODE (x) != AND)
  3193.         goto restart;
  3194.     }
  3195.       break;
  3196.  
  3197.     case IOR:
  3198.       /* Convert (A & B) | A to A.  */
  3199.       if (GET_CODE (XEXP (x, 0)) == AND
  3200.       && (rtx_equal_p (XEXP (XEXP (x, 0), 0), XEXP (x, 1))
  3201.           || rtx_equal_p (XEXP (XEXP (x, 0), 1), XEXP (x, 1)))
  3202.       && ! side_effects_p (XEXP (XEXP (x, 0), 0))
  3203.       && ! side_effects_p (XEXP (XEXP (x, 0), 1)))
  3204.     return XEXP (x, 1);
  3205.  
  3206.       /* If we have (ior (and A B) C), apply the distributive law and then
  3207.      the inverse distributive law to see if things simplify.  */
  3208.  
  3209.       if (GET_CODE (XEXP (x, 0)) == AND)
  3210.     {
  3211.       x = apply_distributive_law
  3212.         (gen_binary (AND, mode,
  3213.              gen_binary (IOR, mode,
  3214.                      XEXP (XEXP (x, 0), 0), XEXP (x, 1)),
  3215.              gen_binary (IOR, mode,
  3216.                      XEXP (XEXP (x, 0), 1), XEXP (x, 1))));
  3217.  
  3218.       if (GET_CODE (x) != IOR)
  3219.         goto restart;
  3220.     }
  3221.  
  3222.       if (GET_CODE (XEXP (x, 1)) == AND)
  3223.     {
  3224.       x = apply_distributive_law
  3225.         (gen_binary (AND, mode,
  3226.              gen_binary (IOR, mode,
  3227.                      XEXP (XEXP (x, 1), 0), XEXP (x, 0)),
  3228.              gen_binary (IOR, mode,
  3229.                      XEXP (XEXP (x, 1), 1), XEXP (x, 0))));
  3230.  
  3231.       if (GET_CODE (x) != IOR)
  3232.         goto restart;
  3233.     }
  3234.       break;
  3235.  
  3236.     case XOR:
  3237.       /* Convert (XOR (NOT x) (NOT y)) to (XOR x y).
  3238.      Also convert (XOR (NOT x) y) to (NOT (XOR x y)), similarly for
  3239.      (NOT y).  */
  3240.       {
  3241.     int num_negated = 0;
  3242.     rtx in1 = XEXP (x, 0), in2 = XEXP (x, 1);
  3243.  
  3244.     if (GET_CODE (in1) == NOT)
  3245.       num_negated++, in1 = XEXP (in1, 0);
  3246.     if (GET_CODE (in2) == NOT)
  3247.       num_negated++, in2 = XEXP (in2, 0);
  3248.  
  3249.     if (num_negated == 2)
  3250.       {
  3251.         SUBST (XEXP (x, 0), XEXP (XEXP (x, 0), 0));
  3252.         SUBST (XEXP (x, 1), XEXP (XEXP (x, 1), 0));
  3253.       }
  3254.     else if (num_negated == 1)
  3255.       return gen_rtx_combine (NOT, mode,
  3256.               gen_rtx_combine (XOR, mode, in1, in2));
  3257.       }
  3258.  
  3259.       /* Convert (xor (and A B) B) to (and (not A) B).  The latter may
  3260.      correspond to a machine insn or result in further simplifications
  3261.      if B is a constant.  */
  3262.  
  3263.       if (GET_CODE (XEXP (x, 0)) == AND
  3264.       && rtx_equal_p (XEXP (XEXP (x, 0), 1), XEXP (x, 1))
  3265.       && ! side_effects_p (XEXP (x, 1)))
  3266.     {
  3267.       x = gen_binary (AND, mode,
  3268.               gen_unary (NOT, mode, XEXP (XEXP (x, 0), 0)),
  3269.               XEXP (x, 1));
  3270.       goto restart;
  3271.     }
  3272.       else if (GET_CODE (XEXP (x, 0)) == AND
  3273.            && rtx_equal_p (XEXP (XEXP (x, 0), 0), XEXP (x, 1))
  3274.            && ! side_effects_p (XEXP (x, 1)))
  3275.     {
  3276.       x = gen_binary (AND, mode,
  3277.               gen_unary (NOT, mode, XEXP (XEXP (x, 0), 1)),
  3278.               XEXP (x, 1));
  3279.       goto restart;
  3280.     }
  3281.  
  3282.  
  3283. #if STORE_FLAG_VALUE == 1
  3284.       /* (xor (comparison foo bar) (const_int 1)) can become the reversed
  3285.      comparison.  */
  3286.       if (XEXP (x, 1) == const1_rtx
  3287.       && GET_RTX_CLASS (GET_CODE (XEXP (x, 0))) == '<'
  3288.       && reversible_comparison_p (XEXP (x, 0)))
  3289.     return gen_rtx_combine (reverse_condition (GET_CODE (XEXP (x, 0))),
  3290.                 mode, XEXP (XEXP (x, 0), 0),
  3291.                 XEXP (XEXP (x, 0), 1));
  3292. #endif
  3293.  
  3294.       /* (xor (comparison foo bar) (const_int sign-bit))
  3295.      when STORE_FLAG_VALUE is the sign bit.  */
  3296.       if (GET_MODE_BITSIZE (mode) <= HOST_BITS_PER_INT
  3297.       && STORE_FLAG_VALUE == (1 << (GET_MODE_BITSIZE (mode))) - 1
  3298.       && XEXP (x, 1) == const_true_rtx
  3299.       && GET_RTX_CLASS (GET_CODE (XEXP (x, 0))) == '<'
  3300.       && reversible_comparison_p (XEXP (x, 0)))
  3301.     return gen_rtx_combine (reverse_condition (GET_CODE (XEXP (x, 0))),
  3302.                 mode, XEXP (XEXP (x, 0), 0),
  3303.                 XEXP (XEXP (x, 0), 1));
  3304.       break;
  3305.  
  3306.     case ABS:
  3307.       /* (abs (neg <foo>)) -> (abs <foo>) */
  3308.       if (GET_CODE (XEXP (x, 0)) == NEG)
  3309.     SUBST (XEXP (x, 0), XEXP (XEXP (x, 0), 0));
  3310.  
  3311.       /* If operand is something known to be positive, ignore the ABS.  */
  3312.       if (GET_CODE (XEXP (x, 0)) == FFS || GET_CODE (XEXP (x, 0)) == ABS
  3313.       || (GET_MODE_BITSIZE (GET_MODE (XEXP (x, 0))) <= HOST_BITS_PER_INT
  3314.           && ((significant_bits (XEXP (x, 0), GET_MODE (XEXP (x, 0)))
  3315.            & (1 << (GET_MODE_BITSIZE (GET_MODE (XEXP (x, 0))) - 1)))
  3316.           == 0)))
  3317.     return XEXP (x, 0);
  3318.  
  3319.  
  3320.       /* If operand is known to be only -1 or 0, convert ABS to NEG.  */
  3321.       if ((GET_CODE (XEXP (x, 0)) == SIGN_EXTRACT
  3322.        && XEXP (XEXP (x, 0), 1) == const1_rtx)
  3323.       || (GET_CODE (XEXP (x, 0)) == ASHIFTRT
  3324.           && GET_CODE (XEXP (XEXP (x, 0), 1)) == CONST_INT
  3325.           && INTVAL (XEXP (XEXP (x, 0), 1)) == GET_MODE_BITSIZE (mode) - 1)
  3326.       || ((temp = get_last_value (XEXP (x, 0))) != 0
  3327.           && ((GET_CODE (temp) == SIGN_EXTRACT
  3328.            && XEXP (temp, 1) == const1_rtx)
  3329.           || (GET_CODE (temp) == ASHIFTRT
  3330.               && GET_CODE (XEXP (temp, 1)) == CONST_INT
  3331.               && (INTVAL (XEXP (temp, 1))
  3332.               == GET_MODE_BITSIZE (mode) - 1)))))
  3333.     {
  3334.       x = gen_rtx_combine (NEG, mode, XEXP (x, 0));
  3335.       goto restart;
  3336.     }
  3337.       break;
  3338.  
  3339.     case FLOAT:
  3340.       /* (float (sign_extend <X>)) = (float <X>).  */
  3341.       if (GET_CODE (XEXP (x, 0)) == SIGN_EXTEND)
  3342.     SUBST (XEXP (x, 0), XEXP (XEXP (x, 0), 0));
  3343.       break;
  3344.  
  3345.     case LSHIFT:
  3346.     case ASHIFT:
  3347.     case LSHIFTRT:
  3348.     case ASHIFTRT:
  3349.     case ROTATE:
  3350.     case ROTATERT:
  3351. #ifdef SHIFT_COUNT_TRUNCATED
  3352.       /* (*shift <X> (sign_extend <Y>)) = (*shift <X> <Y>) (most machines).
  3353.      True for all kinds of shifts and also for zero_extend.  */
  3354.       if ((GET_CODE (XEXP (x, 1)) == SIGN_EXTEND
  3355.        || GET_CODE (XEXP (x, 1)) == ZERO_EXTEND)
  3356.       && FAKE_EXTEND_SAFE_P (mode, XEXP (XEXP (x, 1), 0)))
  3357.     SUBST (XEXP (x, 1),
  3358.            /* This is a perverse SUBREG, wider than its base.  */
  3359.            gen_lowpart_for_combine (mode, XEXP (XEXP (x, 1), 0)));
  3360.  
  3361.       /* tege: Change (bitshifts ... (and ... mask), c)
  3362.      to (bitshifts ... c) if mask just masks the bits the bitshift
  3363.      insns do automatically on this machine.  */
  3364.       if (GET_CODE (XEXP (x, 1)) == AND
  3365.       && GET_CODE (XEXP (XEXP (x, 1), 1)) == CONST_INT
  3366.       && (~ INTVAL (XEXP (XEXP (x, 1), 1)) & GET_MODE_MASK (mode)) == 0)
  3367.     SUBST (XEXP (x, 1), XEXP (XEXP (x, 1), 0));
  3368. #endif
  3369.  
  3370.       /* If this is a shift by a constant amount, simplify it.  */
  3371.       if (GET_CODE (XEXP (x, 1)) == CONST_INT)
  3372.     {
  3373.       x = simplify_shift_const (x, code, mode, XEXP (x, 0), 
  3374.                     INTVAL (XEXP (x, 1)));
  3375.       if (GET_CODE (x) != code)
  3376.         goto restart;
  3377.     }
  3378.       break;
  3379.     }
  3380.  
  3381.   return x;
  3382. }
  3383.  
  3384. /* We consider ZERO_EXTRACT, SIGN_EXTRACT, and SIGN_EXTEND as "compound
  3385.    operations" because they can be replaced with two more basic operations.
  3386.    ZERO_EXTEND is also considered "compound" because it can be replaced with
  3387.    an AND operation, which is simpler, though only one operation.
  3388.  
  3389.    The function expand_compound_operation is called with an rtx expression
  3390.    and will convert it to the appropriate shifts and AND operations, 
  3391.    simplifying at each stage.
  3392.  
  3393.    The function make_compound_operation is called to convert an expression
  3394.    consisting of shifts and ANDs into the equivalent compound expression.
  3395.    It is the inverse of this function, loosely speaking.  */
  3396.  
  3397. static rtx
  3398. expand_compound_operation (x)
  3399.      rtx x;
  3400. {
  3401.   int pos = 0, len;
  3402.   int unsignedp = 0;
  3403.   int modewidth;
  3404.   rtx tem;
  3405.  
  3406.   switch (GET_CODE (x))
  3407.     {
  3408.     case ZERO_EXTEND:
  3409.       unsignedp = 1;
  3410.     case SIGN_EXTEND:
  3411.       /* If we somehow managed to end up with (sign/zero_extend (const_int x)),
  3412.      just return the CONST_INT.  We can't know how much masking to do
  3413.      in that case.  */
  3414.       if (GET_CODE (XEXP (x, 0)) == CONST_INT)
  3415.     return XEXP (x, 0);
  3416.  
  3417.       if (! FAKE_EXTEND_SAFE_P (GET_MODE (XEXP (x, 0)), XEXP (x, 0)))
  3418.     return x;
  3419.  
  3420.       len = GET_MODE_BITSIZE (GET_MODE (XEXP (x, 0)));
  3421.       /* If the inner object has VOIDmode (the only way this can happen
  3422.      is if it is a ASM_OPERANDS), we can't do anything since we don't
  3423.      know how much masking to do.  */
  3424.       if (len == 0)
  3425.     return x;
  3426.  
  3427.       break;
  3428.  
  3429.     case ZERO_EXTRACT:
  3430.       unsignedp = 1;
  3431.     case SIGN_EXTRACT:
  3432.       /* If the operand is a CLOBBER, just return it.  */
  3433.       if (GET_CODE (XEXP (x, 0)) == CLOBBER)
  3434.     return XEXP (x, 0);
  3435.  
  3436.       if (GET_CODE (XEXP (x, 1)) != CONST_INT
  3437.       || GET_CODE (XEXP (x, 2)) != CONST_INT
  3438.       || GET_MODE (XEXP (x, 0)) == VOIDmode)
  3439.     return x;
  3440.  
  3441.       len = INTVAL (XEXP (x, 1));
  3442.       pos = INTVAL (XEXP (x, 2));
  3443.  
  3444.       /* If this goes outside the object being extracted, replace the object
  3445.      with a (use (mem ...)) construct that only combine understands
  3446.      and is used only for this purpose.  */
  3447.       if (len + pos > GET_MODE_BITSIZE (GET_MODE (XEXP (x, 0))))
  3448.     SUBST (XEXP (x, 0), gen_rtx (USE, GET_MODE (x), XEXP (x, 0)));
  3449.  
  3450. #if BITS_BIG_ENDIAN
  3451.       pos = GET_MODE_BITSIZE (GET_MODE (XEXP (x, 0))) - len - pos;
  3452. #endif
  3453.       break;
  3454.  
  3455.     default:
  3456.       return x;
  3457.     }
  3458.  
  3459.   /* If we reach here, we want to return a pair of shifts.  The inner
  3460.      shift is a left shift of BITSIZE - POS - LEN bits.  The outer
  3461.      shift is a right shift of BITSIZE - LEN bits.  It is arithmetic or
  3462.      logical depending on the value of UNSIGNEDP.
  3463.  
  3464.      If this was a ZERO_EXTEND or ZERO_EXTRACT, this pair of shifts will be
  3465.      converted into an AND of a shift.  */
  3466.  
  3467.   modewidth = GET_MODE_BITSIZE (GET_MODE (x));
  3468.   tem = simplify_shift_const (0, unsignedp ? LSHIFTRT : ASHIFTRT,
  3469.                   GET_MODE (x),
  3470.                   simplify_shift_const (0, ASHIFT, GET_MODE (x),
  3471.                             XEXP (x, 0),
  3472.                             modewidth - pos - len),
  3473.                   modewidth - len);
  3474.  
  3475.   /* If we couldn't do this for some reason, return the original
  3476.      expression.  */
  3477.   if (GET_CODE (tem) == CLOBBER)
  3478.     return x;
  3479.  
  3480.   return tem;
  3481. }
  3482.  
  3483. /* X is a SET which contains an assignment of one object into
  3484.    a part of another (such as a bit-field assignment, STRICT_LOW_PART,
  3485.    or certain SUBREGS). If possible, convert it into a series of
  3486.    logical operations.
  3487.  
  3488.    We half-heartedly support variable positions, but do not at all
  3489.    support variable lengths.  */
  3490.  
  3491. static rtx
  3492. expand_field_assignment (x)
  3493.      rtx x;
  3494. {
  3495.   rtx inner;
  3496.   rtx pos;            /* Always counts from low bit. */
  3497.   int len;
  3498.   rtx mask;
  3499.   enum machine_mode compute_mode;
  3500.  
  3501.   /* Loop until we find something we can't simplify.  */
  3502.   while (1)
  3503.     {
  3504.       if (GET_CODE (SET_DEST (x)) == STRICT_LOW_PART
  3505.       && GET_CODE (XEXP (SET_DEST (x), 0)) == SUBREG)
  3506.     {
  3507.       inner = SUBREG_REG (XEXP (SET_DEST (x), 0));
  3508.       len = GET_MODE_BITSIZE (GET_MODE (XEXP (SET_DEST (x), 0)));
  3509.       pos = const0_rtx;
  3510.     }
  3511.       else if (GET_CODE (SET_DEST (x)) == ZERO_EXTRACT
  3512.            && GET_CODE (XEXP (SET_DEST (x), 1)) == CONST_INT)
  3513.     {
  3514.       inner = XEXP (SET_DEST (x), 0);
  3515.       len = INTVAL (XEXP (SET_DEST (x), 1));
  3516.       pos = XEXP (SET_DEST (x), 2);
  3517.  
  3518.       /* If the position is constant and spans the width of INNER,
  3519.          surround INNER  with a USE to indicate this.  */
  3520.       if (GET_CODE (pos) == CONST_INT
  3521.           && INTVAL (pos) + len > GET_MODE_BITSIZE (GET_MODE (inner)))
  3522.         inner = gen_rtx (USE, GET_MODE (SET_DEST (x)), inner);
  3523.  
  3524. #if BITS_BIG_ENDIAN
  3525.       if (GET_CODE (pos) == CONST_INT)
  3526.         pos = gen_rtx (CONST_INT, VOIDmode,
  3527.                (GET_MODE_BITSIZE (GET_MODE (inner)) - len
  3528.                 - INTVAL (pos)));
  3529.       else if (GET_CODE (pos) == MINUS
  3530.            && GET_CODE (XEXP (pos, 1)) == CONST_INT
  3531.            && (INTVAL (XEXP (pos, 1))
  3532.                == GET_MODE_BITSIZE (GET_MODE (inner)) - len))
  3533.         /* If position is ADJUST - X, new position is X.  */
  3534.         pos = XEXP (pos, 0);
  3535.       else
  3536.         pos = gen_binary (MINUS, GET_MODE (pos),
  3537.                   gen_rtx (CONST_INT, VOIDmode,
  3538.                        (GET_MODE_BITSIZE (GET_MODE (inner))
  3539.                     - len)), pos);
  3540. #endif
  3541.     }
  3542.  
  3543.       /* A SUBREG between two modes that occupy the same numbers of words
  3544.      can be done by moving the SUBREG to the source.  */
  3545.       else if (GET_CODE (SET_DEST (x)) == SUBREG
  3546.            && (((GET_MODE_SIZE (GET_MODE (SET_DEST (x)))
  3547.              + (UNITS_PER_WORD - 1)) / UNITS_PER_WORD)
  3548.            == ((GET_MODE_SIZE (GET_MODE (SUBREG_REG (SET_DEST (x))))
  3549.             + (UNITS_PER_WORD - 1)) / UNITS_PER_WORD)))
  3550.     {
  3551.       x = gen_rtx (SET, VOIDmode, SUBREG_REG (SET_DEST (x)),
  3552.                gen_lowpart_for_combine (GET_MODE (SUBREG_REG (SET_DEST (x))),
  3553.                         SET_SRC (x)));
  3554.       continue;
  3555.     }
  3556.       else
  3557.     break;
  3558.  
  3559.       while (GET_CODE (inner) == SUBREG && subreg_lowpart_p (inner))
  3560.     inner = SUBREG_REG (inner);
  3561.  
  3562.       compute_mode = GET_MODE (inner);
  3563.  
  3564.       /* Compute a mask of LEN bits, if we can do this on the host machine.  */
  3565.       if (len < HOST_BITS_PER_INT)
  3566.     mask = gen_rtx (CONST_INT, VOIDmode, (1 << len) - 1);
  3567.       else
  3568.     break;
  3569.  
  3570.       /* Now compute the equivalent expression.  Make a copy of INNER
  3571.      for the SET_DEST in case it is a MEM into which we will substitute;
  3572.      we don't want shared RTL in that case.  */
  3573.       x = gen_rtx (SET, VOIDmode, copy_rtx(inner),
  3574.            gen_binary (IOR, compute_mode,
  3575.                    gen_binary (AND, compute_mode,
  3576.                        gen_unary (NOT, compute_mode,
  3577.                               gen_binary (ASHIFT,
  3578.                                   compute_mode,
  3579.                                   mask, pos)),
  3580.                        inner),
  3581.                    gen_binary (ASHIFT, compute_mode,
  3582.                        gen_binary (AND, compute_mode,
  3583.                                gen_lowpart_for_combine
  3584.                                (compute_mode,
  3585.                             SET_SRC (x)),
  3586.                                mask),
  3587.                        pos)));
  3588.     }
  3589.  
  3590.   return x;
  3591. }
  3592.  
  3593. /* Return an RTX for a reference to LEN bits of INNER.  POS is the starting
  3594.    bit position (counted from the LSB) if >= 0; otherwise POS_RTX represents
  3595.    the starting bit position.
  3596.  
  3597.    INNER may be a USE.  This will occur when we started with a bitfield
  3598.    that went outside the boundary of the object in memory, which is
  3599.    allowed on most machines.  To isolate this case, we produce a USE
  3600.    whose mode is wide enough and surround the MEM with it.  The only
  3601.    code that understands the USE is this routine.  If it is not removed,
  3602.    or used here, it will cause the resulting insn not to match.
  3603.  
  3604.    UNSIGNEDP is non-zero for an unsigned reference and zero for a 
  3605.    signed reference.
  3606.  
  3607.    IN_DEST is non-zero if this is a reference in the destination of a
  3608.    SET.  This is used when a ZERO_ or SIGN_EXTRACT isn't needed.  If non-zero,
  3609.    a STRICT_LOW_PART will be used, if zero, ZERO_EXTEND or SIGN_EXTEND will
  3610.    be used.
  3611.  
  3612.    IN_COMPARE is non-zero if we are in a COMPARE.  This means that a
  3613.    ZERO_EXTRACT should be built even for bits starting at bit 0.
  3614.  
  3615.    MODE is the desired mode of the result (if IN_DEST == 0).  */
  3616.  
  3617. static rtx
  3618. make_extraction (mode, inner, pos, pos_rtx, len,
  3619.          unsignedp, in_dest, in_compare)
  3620.      enum machine_mode mode;
  3621.      rtx inner;
  3622.      int pos;
  3623.      rtx pos_rtx;
  3624.      int len;
  3625.      int unsignedp;
  3626.      int in_dest, in_compare;
  3627. {
  3628.   enum machine_mode is_mode = GET_MODE (inner);
  3629.   enum machine_mode inner_mode;
  3630.   enum machine_mode wanted_mem_mode = VOIDmode;
  3631.   enum machine_mode pos_mode = VOIDmode;
  3632.   enum machine_mode extraction_mode = VOIDmode;
  3633.   enum machine_mode tmode = mode_for_size (len, MODE_INT, 1);
  3634.   int spans_byte = 0;
  3635.   rtx new = 0;
  3636.  
  3637.   /* Get some information about INNER and get the innermost object.  */
  3638.   if (GET_CODE (inner) == USE)
  3639.     /* We don't need to adjust the position because we set up the USE
  3640.        to pretend that it was an SImode object.  */
  3641.     spans_byte = 1, inner = XEXP (inner, 0);
  3642.   else if (GET_CODE (inner) == SUBREG && subreg_lowpart_p (inner))
  3643.     inner = SUBREG_REG (inner);
  3644.  
  3645.   inner_mode = GET_MODE (inner);
  3646.  
  3647.   if (pos_rtx && GET_CODE (pos_rtx) == CONST_INT)
  3648.     pos = INTVAL (pos_rtx);
  3649.  
  3650.   /* See if this can be done without an extraction.  If the field is a byte
  3651.      or halfword at an appropriate boundary and INNER is a MEM, it can be.
  3652.      We then have two cases:
  3653.  
  3654.      If INNER is a register, we cannot do anything unless POS == 0.  If so, we
  3655.      can always do it as a ZERO_EXTEND or SIGN_EXTEND if this is not in the
  3656.      destination; if it is in the destination we may be able to do it with a
  3657.      STRICT_LOW_PART and SUBREG.  */
  3658.  
  3659.   if (tmode != BLKmode
  3660.       /* We can't do this if we have a USE and the underlying MEM is not
  3661.      TMODE since that MEM was being used in a context where bits
  3662.      outside its mode were being referenced and that is only valid in
  3663.      bit-field insns.  */
  3664.       && ! (spans_byte && inner_mode != tmode)
  3665.       && ((pos == 0 && GET_CODE (inner) == REG
  3666.        && (! in_dest
  3667.            || (movstrict_optab->handlers[(int) tmode].insn_code
  3668.            != CODE_FOR_nothing)))
  3669.       || (GET_CODE (inner) == MEM && pos >= 0
  3670.           && (pos % BITS_PER_UNIT) == 0
  3671.           /* We can't do this if we are widening INNER_MODE (it
  3672.          may not be aligned, for one thing).  */
  3673.           && GET_MODE_BITSIZE (inner_mode) >= GET_MODE_BITSIZE (tmode)
  3674.           && (inner_mode == tmode
  3675.           || (! mode_dependent_address_p (XEXP (inner, 0))
  3676.               && ! MEM_VOLATILE_P (inner))))))
  3677.     {
  3678.       int offset = pos / BITS_PER_UNIT;
  3679.       
  3680.       if (GET_CODE (inner) == MEM)
  3681.     {
  3682.       /* If the original and current mode are the same, we need not
  3683.          adjust the offset.  Otherwise, we do if bytes big endian.  */
  3684. #if BYTES_BIG_ENDIAN
  3685.       if (inner_mode != tmode)
  3686.         offset = (GET_MODE_SIZE (inner_mode)
  3687.               - GET_MODE_SIZE (tmode) - offset);
  3688. #endif
  3689.  
  3690.       new = gen_rtx (MEM, tmode, plus_constant (XEXP (inner, 0), offset));
  3691.       RTX_UNCHANGING_P (new) = RTX_UNCHANGING_P (inner);
  3692.       MEM_VOLATILE_P (new) = MEM_VOLATILE_P (inner);
  3693.       MEM_IN_STRUCT_P (new) = MEM_IN_STRUCT_P (inner);
  3694.     }
  3695.       else
  3696.     new = gen_lowpart_for_combine (tmode, inner);
  3697.  
  3698.       if (in_dest)
  3699.     return gen_rtx_combine (STRICT_LOW_PART, VOIDmode, new);
  3700.       else
  3701.     return gen_rtx_combine (unsignedp ? ZERO_EXTEND : SIGN_EXTEND,
  3702.                 mode, new);
  3703.     }
  3704.  
  3705.   /* Unless this is in a COMPARE or we have a funny memory reference,
  3706.      don't do anything with zero extracts starting at the low-order
  3707.      bit since they are simple AND operations.  */
  3708.   if (pos == 0 && ! in_compare && ! spans_byte)
  3709.     return 0;
  3710.  
  3711.   /* Get the mode to use should INNER be a MEM, the mode for the position,
  3712.      and the mode for the result.  */
  3713. #ifdef HAVE_insv
  3714.   if (in_dest)
  3715.     {
  3716.       wanted_mem_mode = insn_operand_mode[(int) CODE_FOR_insv][0];
  3717.       pos_mode = insn_operand_mode[(int) CODE_FOR_insv][2];
  3718.       extraction_mode = insn_operand_mode[(int) CODE_FOR_insv][3];
  3719.     }
  3720. #endif
  3721.  
  3722. #ifdef HAVE_extzv
  3723.   if (! in_dest && unsignedp)
  3724.     {
  3725.       wanted_mem_mode = insn_operand_mode[(int) CODE_FOR_extzv][1];
  3726.       pos_mode = insn_operand_mode[(int) CODE_FOR_extzv][3];
  3727.       extraction_mode = insn_operand_mode[(int) CODE_FOR_extzv][0];
  3728.     }
  3729. #endif
  3730.  
  3731. #ifdef HAVE_extv
  3732.   if (! in_dest && ! unsignedp)
  3733.     {
  3734.       wanted_mem_mode = insn_operand_mode[(int) CODE_FOR_extv][1];
  3735.       pos_mode = insn_operand_mode[(int) CODE_FOR_extv][3];
  3736.       extraction_mode = insn_operand_mode[(int) CODE_FOR_extv][0];
  3737.     }
  3738. #endif
  3739.  
  3740.   /* Set up default modes for the above.  We really shouldn't have SImode
  3741.      below, but it's not clear what mode the ZERO_EXTRACT in a SET_DEST
  3742.      should have if there is no insv.  Never narrow an object, since that
  3743.      might not be safe.  */
  3744.  
  3745.   if (extraction_mode == VOIDmode
  3746.       || GET_MODE_SIZE (extraction_mode) < GET_MODE_SIZE (mode))
  3747.     extraction_mode = in_dest ? SImode : mode;
  3748.  
  3749.   if (pos_rtx
  3750.       && (pos_mode == VOIDmode
  3751.       || GET_MODE_SIZE (pos_mode) < GET_MODE_SIZE (GET_MODE (pos_rtx))))
  3752.     pos_mode = GET_MODE (pos_rtx);
  3753.  
  3754.   /* If this is not from memory or we have to change the mode of memory and
  3755.      cannot, the desired mode is EXTRACTION_MODE.  */
  3756.   if (GET_CODE (inner) != MEM
  3757.       || (inner_mode != wanted_mem_mode
  3758.       && (mode_dependent_address_p (XEXP (inner, 0))
  3759.           || MEM_VOLATILE_P (inner))))
  3760.     wanted_mem_mode = extraction_mode;
  3761.  
  3762. #if BITS_BIG_ENDIAN
  3763.   /* If position is constant, compute new position.  Otherwise, build
  3764.      subtraction.  */
  3765.   if (pos >= 0)
  3766.     pos = (max (GET_MODE_BITSIZE (is_mode), GET_MODE_BITSIZE (wanted_mem_mode))
  3767.        - len - pos);
  3768.   else
  3769.     pos_rtx
  3770.       = gen_rtx_combine (MINUS, GET_MODE (pos_rtx),
  3771.              gen_rtx (CONST_INT, VOIDmode,
  3772.                   (max (GET_MODE_BITSIZE (is_mode),
  3773.                     GET_MODE_BITSIZE (wanted_mem_mode))
  3774.                    - len)), pos_rtx);
  3775. #endif
  3776.  
  3777.   /* If INNER has a wider mode, make it smaller.  If this is a constant
  3778.      extract, try to adjust the byte to point to the byte containing
  3779.      the value.  */
  3780.   if (wanted_mem_mode != VOIDmode
  3781.       && GET_MODE_SIZE (wanted_mem_mode) < GET_MODE_SIZE (is_mode)
  3782.       && ((GET_CODE (inner) == MEM
  3783.        && (inner_mode == wanted_mem_mode
  3784.            || (! mode_dependent_address_p (XEXP (inner, 0))
  3785.            && ! MEM_VOLATILE_P (inner))))))
  3786.     {
  3787.       int offset = 0;
  3788.  
  3789.       /* The computations below will be correct if the machine is big
  3790.      endian in both bits and bytes or little endian in bits and bytes.
  3791.      If it is mixed, we must adjust.  */
  3792.          
  3793. #if BYTES_BIG_ENDIAN != BITS_BIG_ENDIAN
  3794.       if (! spans_byte && is_mode != wanted_mem_mode)
  3795.     offset = (GET_MODE_SIZE (is_mode)
  3796.           - GET_MODE_SIZE (wanted_mem_mode) - offset);
  3797. #endif
  3798.  
  3799.       /* If bytes are big endian and we had a paradoxical SUBREG, we must
  3800.      adjust OFFSET to compensate. */
  3801. #if BYTES_BIG_ENDIAN
  3802.       if (! spans_byte
  3803.       && GET_MODE_SIZE (inner_mode) < GET_MODE_SIZE (is_mode))
  3804.     offset -= GET_MODE_SIZE (is_mode) - GET_MODE_SIZE (inner_mode);
  3805. #endif
  3806.  
  3807.       /* If this is a constant position, we can move to the desired byte.  */
  3808.       if (pos >= 0)
  3809.     {
  3810.       offset += pos / BITS_PER_UNIT;
  3811.       pos %= GET_MODE_BITSIZE (wanted_mem_mode);
  3812.     }
  3813.  
  3814.       if (offset != 0 || inner_mode != wanted_mem_mode)
  3815.     {
  3816.       rtx newmem = gen_rtx (MEM, wanted_mem_mode,
  3817.                 plus_constant (XEXP (inner, 0), offset));
  3818.       RTX_UNCHANGING_P (newmem) = RTX_UNCHANGING_P (inner);
  3819.       MEM_VOLATILE_P (newmem) = MEM_VOLATILE_P (inner);
  3820.       MEM_IN_STRUCT_P (newmem) = MEM_IN_STRUCT_P (inner);
  3821.       inner = newmem;
  3822.     }
  3823.     }
  3824.  
  3825.   /* If INNER is not memory, we can always get it into the proper mode. */
  3826.   else if (GET_CODE (inner) != MEM)
  3827.     inner = gen_lowpart_for_combine (extraction_mode, inner);
  3828.  
  3829.   /* Adjust mode of POS_RTX, if needed.  If we want a wider mode, we
  3830.      have to zero extend.  Otherwise, we can just use a SUBREG.  */
  3831.   if (pos < 0
  3832.       && GET_MODE_SIZE (pos_mode) > GET_MODE_SIZE (GET_MODE (pos_rtx)))
  3833.     pos_rtx = gen_rtx_combine (ZERO_EXTEND, pos_mode, pos_rtx);
  3834.   else if (pos < 0
  3835.        && GET_MODE_SIZE (pos_mode) < GET_MODE_SIZE (GET_MODE (pos_rtx)))
  3836.     pos_rtx = gen_lowpart_for_combine (pos_mode, pos_rtx);
  3837.  
  3838.   /* Make POS_RTX unless we already have it and it is correct.  */
  3839.   if (pos_rtx == 0 || (pos >= 0 && INTVAL (pos_rtx) != pos))
  3840.     pos_rtx = gen_rtx (CONST_INT, VOIDmode, pos);
  3841.  
  3842.   /* Make the required operation.  See if we can use existing rtx.  */
  3843.   new = gen_rtx_combine (unsignedp ? ZERO_EXTRACT : SIGN_EXTRACT,
  3844.              extraction_mode, inner,
  3845.              gen_rtx (CONST_INT, VOIDmode, len), pos_rtx);
  3846.   if (! in_dest)
  3847.     new = gen_lowpart_for_combine (mode, new);
  3848.  
  3849.   return new;
  3850. }
  3851.  
  3852. /* Look at the expression rooted at X.  Look for expressions
  3853.    equivalent to ZERO_EXTRACT, SIGN_EXTRACT, ZERO_EXTEND, SIGN_EXTEND.
  3854.    Form these expressions.
  3855.  
  3856.    Return the new rtx, usually just X.
  3857.  
  3858.    Also, for machines like the Vax that don't have logical shift insns,
  3859.    try to convert logical to arithmetic shift operations in cases where
  3860.    they are equivalent.  This undoes the canonicalizations to logical
  3861.    shifts done elsewhere.
  3862.  
  3863.    We try, as much as possible, to re-use rtl expressions to save memory.
  3864.  
  3865.    IN_CODE says what kind of expression we are processing.  Normally, it is
  3866.    SET.  In a memory address (inside a MEM or PLUS, the latter being a
  3867.    kludge), it is MEM.  When processing the arguments of a comparison
  3868.    or a COMPARE against zero, it is COMPARE.  */
  3869.  
  3870. static rtx
  3871. make_compound_operation (x, in_code)
  3872.      rtx x;
  3873.      enum rtx_code in_code;
  3874. {
  3875.   enum rtx_code code = GET_CODE (x);
  3876.   enum machine_mode mode = GET_MODE (x);
  3877.   int mode_width = GET_MODE_BITSIZE (mode);
  3878.   enum rtx_code next_code;
  3879.   int i;
  3880.   rtx new = 0;
  3881.   char *fmt;
  3882.  
  3883.   /* Select the code to be used in recursive calls.  Once we are inside an
  3884.      address, we stay there.  If we have a comparison, set to COMPARE,
  3885.      but once inside, go back to our default of SET.  */
  3886.  
  3887.   next_code = (code == MEM || code == PLUS ? MEM
  3888.            : ((code == COMPARE || GET_RTX_CLASS (code) == '<')
  3889.           && XEXP (x, 1) == const0_rtx) ? COMPARE
  3890.            : in_code == COMPARE ? SET : in_code);
  3891.  
  3892.   /* Process depending on the code of this operation.  If NEW is set
  3893.      non-zero, it will be returned.  */
  3894.  
  3895.   switch (code)
  3896.     {
  3897.     case ASHIFT:
  3898.     case LSHIFT:
  3899.       /* Convert shifts by constants into multiplications if inside
  3900.      an address.  */
  3901.       if (in_code == MEM && GET_CODE (XEXP (x, 1)) == CONST_INT
  3902.       && INTVAL (XEXP (x, 1)) < HOST_BITS_PER_INT
  3903.       && INTVAL (XEXP (x, 1)) >= 0)
  3904.     new = gen_rtx_combine (MULT, mode, XEXP (x, 0),
  3905.                    gen_rtx (CONST_INT, VOIDmode,
  3906.                     1 << INTVAL (XEXP (x, 1))));
  3907.       break;
  3908.  
  3909.     case AND:
  3910.       /* If the second operand is not a constant, we can't do anything
  3911.      with it.  */
  3912.       if (GET_CODE (XEXP (x, 1)) != CONST_INT)
  3913.     break;
  3914.  
  3915.       /* If the constant is a power of two minus one and the first operand
  3916.      is a logical right shift, make an extraction.  */
  3917.       if (GET_CODE (XEXP (x, 0)) == LSHIFTRT
  3918.       && (i = exact_log2 (INTVAL (XEXP (x, 1)) + 1)) >= 0)
  3919.     new = make_extraction (mode, XEXP (XEXP (x, 0), 0), -1,
  3920.                    XEXP (XEXP (x, 0), 1), i, 1,
  3921.                    0, in_code == COMPARE);
  3922.  
  3923.       /* One machines without logical shifts, if the operand of the AND is
  3924.      a logical shift and our mask turns off all the propagated sign
  3925.      bits, we can replace the logical shift with an arithmetic shift.  */
  3926.       else if (
  3927. #ifdef HAVE_ashrsi3
  3928.            HAVE_ashrsi3
  3929. #else
  3930.            0
  3931. #endif
  3932. #ifdef HAVE_lshrsi3
  3933.            && ! HAVE_lshrsi3
  3934. #else
  3935.            && 1
  3936. #endif
  3937.            && GET_CODE (XEXP (x, 0)) == LSHIFTRT
  3938.            && GET_CODE (XEXP (XEXP (x, 0), 1)) == CONST_INT
  3939.            && INTVAL (XEXP (XEXP (x, 0), 1)) >= 0
  3940.            && INTVAL (XEXP (XEXP (x, 0), 1)) < HOST_BITS_PER_INT
  3941.            && mode_width <= HOST_BITS_PER_INT)
  3942.     {
  3943.       unsigned mask = GET_MODE_MASK (mode);
  3944.  
  3945.       mask >>= INTVAL (XEXP (XEXP (x, 0), 1));
  3946.       if ((INTVAL (XEXP (x, 1)) & ~mask) == 0)
  3947.         SUBST (XEXP (x, 0),
  3948.            gen_rtx_combine (ASHIFTRT, mode, XEXP (XEXP (x, 0), 0),
  3949.                     XEXP (XEXP (x, 0), 1)));
  3950.     }
  3951.  
  3952.       /* If the constant is one less than a power of two, this might be
  3953.      representable by an extraction even if no shift is present.
  3954.      If it doesn't end up being a ZERO_EXTEND, we will ignore it unless
  3955.      we are in a COMPARE.  */
  3956.       else if ((i = exact_log2 (INTVAL (XEXP (x, 1)) + 1)) >= 0)
  3957.     new = make_extraction (mode, XEXP (x, 0), 0, 0, i, 1,
  3958.                    0, in_code == COMPARE);
  3959.  
  3960.       /* If we are in a comparison and this is an AND with a power of two,
  3961.      convert this into the appropriate bit extract.  */
  3962.       else if (in_code == COMPARE
  3963.            && (i = exact_log2 (INTVAL (XEXP (x, 1)))) >= 0)
  3964.     new = make_extraction (mode, XEXP (x, 0), i, 0, 1, 1, 0, 1);
  3965.  
  3966.       break;
  3967.  
  3968.     case LSHIFTRT:
  3969.       /* If the sign bit is known to be zero, replace this with an
  3970.      arithmetic shift.  */
  3971.       if (
  3972. #ifdef HAVE_ashrsi3
  3973.       HAVE_ashrsi3
  3974. #else
  3975.       0
  3976. #endif
  3977. #ifdef HAVE_lshrsi3
  3978.       && ! HAVE_lshrsi3
  3979. #else
  3980.       && 1
  3981. #endif
  3982.       && mode_width <= HOST_BITS_PER_INT
  3983.       && (significant_bits (XEXP (x, 0), mode)
  3984.           & (1 << (mode_width - 1))) == 0)
  3985.     {
  3986.       new = gen_rtx_combine (ASHIFTRT, mode, XEXP (x, 0), XEXP (x, 1));
  3987.       break;
  3988.     }
  3989.  
  3990.     case ASHIFTRT:
  3991.       /* If we have (ashiftrt (ashift foo C1) C2) with C2 >= C1,
  3992.      this is a SIGN_EXTRACT.  */
  3993.       if (GET_CODE (XEXP (x, 1)) == CONST_INT
  3994.       && GET_CODE (XEXP (x, 0)) == ASHIFT
  3995.       && GET_CODE (XEXP (XEXP (x, 0), 1)) == CONST_INT
  3996.       && INTVAL (XEXP (x, 1)) >= INTVAL (XEXP (XEXP (x, 0), 1)))
  3997.     new = make_extraction (mode, XEXP (XEXP (x, 0), 0),
  3998.                    (INTVAL (XEXP (x, 1))
  3999.                 - INTVAL (XEXP (XEXP (x, 0), 1))),
  4000.                    0, mode_width - INTVAL (XEXP (x, 1)),
  4001.                    0, 0, in_code == COMPARE);
  4002.       break;
  4003.     }
  4004.  
  4005.   if (new)
  4006.     {
  4007.       x = new;
  4008.       code = GET_CODE (x);
  4009.     }
  4010.  
  4011.   /* Now recursively process each operand of this operation.  */
  4012.   fmt = GET_RTX_FORMAT (code);
  4013.   for (i = 0; i < GET_RTX_LENGTH (code); i++)
  4014.     if (fmt[i] == 'e')
  4015.       {
  4016.     new = make_compound_operation (XEXP (x, i), next_code);
  4017.     SUBST (XEXP (x, i), new);
  4018.       }
  4019.  
  4020.   return x;
  4021. }
  4022.  
  4023. /* Given M see if it is a value that would select a field of bits
  4024.     within an item, but not the entire word.  Return -1 if not.
  4025.     Otherwise, return the starting position of the field, where 0 is the
  4026.     low-order bit.
  4027.  
  4028.    *PLEN is set to the length of the field.  */
  4029.  
  4030. static int
  4031. get_pos_from_mask (m, plen)
  4032.      unsigned int m;
  4033.      int *plen;
  4034. {
  4035.   /* Get the bit number of the first 1 bit from the right, -1 if none.  */
  4036.   int pos = exact_log2 (m & - m);
  4037.  
  4038.   if (pos < 0)
  4039.     return -1;
  4040.  
  4041.   /* Now shift off the low-order zero bits and see if we have a power of
  4042.      two minus 1.  */
  4043.   *plen = exact_log2 ((m >> pos) + 1);
  4044.  
  4045.   if (*plen <= 0)
  4046.     return -1;
  4047.  
  4048.   return pos;
  4049. }
  4050.  
  4051. /* See if X, a SET operation, can be rewritten as a bit-field assignment.
  4052.    Return that assignment if so.
  4053.  
  4054.    We only handle the most common cases.  */
  4055.  
  4056. static rtx
  4057. make_field_assignment (x)
  4058.      rtx x;
  4059. {
  4060.   rtx dest = SET_DEST (x);
  4061.   rtx src = SET_SRC (x);
  4062.   rtx assign = 0;
  4063.  
  4064.   /* If SRC was (and (not (ashift (const_int 1) POS)) DEST), this is
  4065.      a clear of a one-bit field.  We will have changed it to
  4066.      (and (rotate (const_int -2) POS) DEST), so check for that.  Also check
  4067.      for a SUBREG.  */
  4068.  
  4069.   if (GET_CODE (src) == AND && GET_CODE (XEXP (src, 0)) == ROTATE
  4070.       && GET_CODE (XEXP (XEXP (src, 0), 0)) == CONST_INT
  4071.       && INTVAL (XEXP (XEXP (src, 0), 0)) == -2
  4072.       && rtx_equal_p (dest, XEXP (src, 1)))
  4073.     {
  4074.       assign = make_extraction (VOIDmode, dest, -1, XEXP (XEXP (src, 0), 1),
  4075.                 1, 1, 1, 0);
  4076.       src = const0_rtx;
  4077.     }
  4078.  
  4079.   else if (GET_CODE (src) == AND && GET_CODE (XEXP (src, 0)) == SUBREG
  4080.        && subreg_lowpart_p (XEXP (src, 0))
  4081.        && (GET_MODE_SIZE (GET_MODE (XEXP (src, 0))) 
  4082.            < GET_MODE_SIZE (GET_MODE (SUBREG_REG (XEXP (src, 0)))))
  4083.        && GET_CODE (SUBREG_REG (XEXP (src, 0))) == ROTATE
  4084.        && INTVAL (XEXP (SUBREG_REG (XEXP (src, 0)), 0)) == -2
  4085.        && rtx_equal_p (dest, XEXP (src, 1)))
  4086.     {
  4087.       assign = make_extraction (VOIDmode, dest, -1,
  4088.                 XEXP (SUBREG_REG (XEXP (src, 0)), 1),
  4089.                 1, 1, 1, 0);
  4090.       src = const0_rtx;
  4091.     }
  4092.  
  4093.   /* If SRC is (ior (ashift (const_int 1) POS DEST)), this is a set of a
  4094.      one-bit field.  */
  4095.   else if (GET_CODE (src) == IOR && GET_CODE (XEXP (src, 0)) == ASHIFT
  4096.        && XEXP (XEXP (src, 0), 0) == const1_rtx
  4097.        && rtx_equal_p (dest, XEXP (src, 1)))
  4098.     {
  4099.       assign = make_extraction (VOIDmode, dest, -1, XEXP (XEXP (src, 0), 1),
  4100.                 1, 1, 1, 0);
  4101.       src = const1_rtx;
  4102.     }
  4103.  
  4104.   /* The common case of a constant assignment into a constant-position 
  4105.      field looks like (ior (and DEST C1) C2).  We clear the bits in C1
  4106.      that are present in C2 and C1 must then be the complement of a mask
  4107.      that selects a field.  */
  4108.  
  4109.   else if (GET_CODE (src) == IOR && GET_CODE (XEXP (src, 1)) == CONST_INT
  4110.        && GET_CODE (XEXP (src, 0)) == AND
  4111.        && GET_CODE (XEXP (XEXP (src, 0), 1)) == CONST_INT
  4112.        && GET_MODE_BITSIZE (GET_MODE (dest)) <= HOST_BITS_PER_INT
  4113.        && rtx_equal_p (XEXP (XEXP (src, 0), 0), dest))
  4114.     {
  4115.       unsigned c1 = INTVAL (XEXP (XEXP (src, 0), 1));
  4116.       unsigned c2 = INTVAL (XEXP (src, 1));
  4117.       int pos, len;
  4118.  
  4119.       c1 &= ~ c2;
  4120.  
  4121.       c1 = (~ c1) & GET_MODE_MASK (GET_MODE (dest));
  4122.       if ((pos = get_pos_from_mask (c1, &len)) >= 0)
  4123.     {
  4124.       assign = make_extraction (VOIDmode, dest, pos, 0, len, 1, 1, 0);
  4125.       src = gen_rtx (CONST_INT, VOIDmode, c2 >> pos);
  4126.     }
  4127.     }
  4128.  
  4129.   /* Finally, see if this is an assignment of a varying item into a fixed
  4130.      field.  This looks like (ior (and DEST C1) (and (ashift SRC POS) C2)),
  4131.      but we have to allow for the operands to be in either order.  */
  4132.  
  4133.   else if (GET_CODE (src) == IOR && GET_CODE (XEXP (src, 0)) == AND
  4134.        && GET_CODE (XEXP (src, 1)) == AND
  4135.        && GET_MODE_BITSIZE (GET_MODE (dest)) <= HOST_BITS_PER_INT)
  4136.     {
  4137.       rtx mask, other;
  4138.  
  4139.       /* Set MASK to the (and DEST C1) and OTHER to the mask of the shift.  */
  4140.       if (GET_CODE (XEXP (XEXP (src, 0), 0)) == ASHIFT)
  4141.     mask = XEXP (src, 1), other = XEXP (src, 0);
  4142.       else if (GET_CODE (XEXP (XEXP (src, 1), 0)) == ASHIFT)
  4143.     mask = XEXP (src, 0), other = XEXP (src, 1);
  4144.       else
  4145.     return x;
  4146.  
  4147.       if (rtx_equal_p (XEXP (mask, 0), dest)
  4148.       && GET_CODE (XEXP (mask, 1)) == CONST_INT
  4149.       && GET_CODE (XEXP (other, 1)) == CONST_INT
  4150.       && GET_CODE (XEXP (XEXP (other, 0), 1)) == CONST_INT)
  4151.     {
  4152.       unsigned c1 = INTVAL (XEXP (mask, 1));
  4153.       unsigned c2 = INTVAL (XEXP (other, 1));
  4154.       int pos, len;
  4155.  
  4156.       /* The two masks must be complements within the relevant mode,
  4157.          C2 must select a field, and the shift must move to that
  4158.          position.  */
  4159.       if (((c1 % ~c2) & GET_MODE_MASK (GET_MODE (dest))) == 0
  4160.           && (pos = get_pos_from_mask (c2, &len)) >= 0
  4161.           && pos == INTVAL (XEXP (XEXP (other, 0), 1)))
  4162.         {
  4163.           assign = make_extraction (VOIDmode, dest, pos, 0, len, 1, 1, 0);
  4164.           src = XEXP (XEXP (other, 0), 0);
  4165.         }
  4166.     }
  4167.     }
  4168.  
  4169.   if (assign)
  4170.     return gen_rtx_combine (SET, VOIDmode, assign, src);
  4171.  
  4172.   return x;
  4173. }
  4174.  
  4175. /* See if X is of the form (+ (* a c) (* b c)) and convert to (* (+ a b) c)
  4176.    if so.  */
  4177.  
  4178. static rtx
  4179. apply_distributive_law (x)
  4180.      rtx x;
  4181. {
  4182.   enum rtx_code code = GET_CODE (x);
  4183.   rtx lhs, rhs, other;
  4184.   rtx tem;
  4185.   enum rtx_code inner_code;
  4186.  
  4187.   /* The outer operation can only be one of the following:  */
  4188.   if (code != IOR && code != AND && code != XOR
  4189.       && code != PLUS && code != MINUS)
  4190.     return x;
  4191.  
  4192.   lhs = XEXP (x, 0), rhs = XEXP (x, 1);
  4193.  
  4194.   /* If either operand is a primitive or a complex SUBREG,
  4195.      we can't do anything. */
  4196.   if (GET_RTX_CLASS (GET_CODE (lhs)) == 'o'
  4197.       || GET_RTX_CLASS (GET_CODE (rhs)) == 'o'
  4198.       || (GET_CODE (lhs) == SUBREG
  4199.       && (! subreg_lowpart_p (lhs)
  4200.           || (GET_MODE_SIZE (GET_MODE (lhs))
  4201.           >= GET_MODE_SIZE (GET_MODE (SUBREG_REG (lhs))))))
  4202.       || (GET_CODE (rhs) == SUBREG
  4203.       && (! subreg_lowpart_p (rhs)
  4204.           || (GET_MODE_SIZE (GET_MODE (rhs))
  4205.           >= GET_MODE_SIZE (GET_MODE (SUBREG_REG (rhs)))))))
  4206.     return x;
  4207.  
  4208.   lhs = expand_compound_operation (lhs);
  4209.   rhs = expand_compound_operation (rhs);
  4210.   inner_code = GET_CODE (lhs);
  4211.   if (inner_code != GET_CODE (rhs))
  4212.     return x;
  4213.  
  4214.   /* See if the inner and outer operations distribute.  */
  4215.   switch (inner_code)
  4216.     {
  4217.     case LSHIFTRT:
  4218.     case ASHIFTRT:
  4219.     case AND:
  4220.     case IOR:
  4221.       /* These all distribute except over PLUS.  */
  4222.       if (code == PLUS || code == MINUS)
  4223.     return x;
  4224.       break;
  4225.  
  4226.     case MULT:
  4227.       if (code != PLUS && code != MINUS)
  4228.     return x;
  4229.       break;
  4230.  
  4231.     case ASHIFT:
  4232.     case LSHIFT:
  4233.       /* These are also multiplies, so they distribute over everything.  */
  4234.       break;
  4235.  
  4236.     case SUBREG:
  4237.       /* This distributes over all operations, provided the inner modes
  4238.      are the same, but we produce the result slightly differently.  */
  4239.       if (GET_MODE (SUBREG_REG (lhs)) != GET_MODE (SUBREG_REG (rhs)))
  4240.     return x;
  4241.  
  4242.       tem = gen_binary (code, GET_MODE (SUBREG_REG (lhs)),
  4243.             SUBREG_REG (lhs), SUBREG_REG (rhs));
  4244.       return gen_lowpart_for_combine (GET_MODE (x), tem);
  4245.  
  4246.     default:
  4247.       return x;
  4248.     }
  4249.  
  4250.   /* Set LHS and RHS to the inner operands (A and B in the example
  4251.      above) and set OTHER to the common operand (C in the example).
  4252.      These is only one way to do this unless the inner operation is
  4253.      commutative.  */
  4254.   if (GET_RTX_CLASS (inner_code) == 'c'
  4255.       && rtx_equal_p (XEXP (lhs, 0), XEXP (rhs, 0)))
  4256.     other = XEXP (lhs, 0), lhs = XEXP (lhs, 1), rhs = XEXP (rhs, 1);
  4257.   else if (GET_RTX_CLASS (inner_code) == 'c'
  4258.        && rtx_equal_p (XEXP (lhs, 0), XEXP (rhs, 1)))
  4259.     other = XEXP (lhs, 0), lhs = XEXP (lhs, 1), rhs = XEXP (rhs, 0);
  4260.   else if (GET_RTX_CLASS (inner_code) == 'c'
  4261.        && rtx_equal_p (XEXP (lhs, 1), XEXP (rhs, 0)))
  4262.     other = XEXP (lhs, 1), lhs = XEXP (lhs, 0), rhs = XEXP (rhs, 1);
  4263.   else if (rtx_equal_p (XEXP (lhs, 1), XEXP (rhs, 1)))
  4264.     other = XEXP (lhs, 1), lhs = XEXP (lhs, 0), rhs = XEXP (rhs, 0);
  4265.   else
  4266.     return x;
  4267.  
  4268.   /* Form the new inner operation, seeing if it simplifies first.  */
  4269.   tem = gen_binary (code, GET_MODE (x), lhs, rhs);
  4270.  
  4271.   /* There is one exception to the general way of distributing:
  4272.      (a ^ b) | (a ^ c) -> (~a) & (b ^ c)  */
  4273.   if (code == XOR && inner_code == IOR)
  4274.     {
  4275.       inner_code = AND;
  4276.       other = gen_unary (NOT, GET_MODE (x), other);
  4277.     }
  4278.  
  4279.   /* We may be able to continuing distributing the result, so call
  4280.      ourselves recursively on the inner operation before forming the
  4281.      outer operation, which we return.  */
  4282.   return gen_binary (inner_code, GET_MODE (x),
  4283.              apply_distributive_law (tem), other);
  4284. }
  4285.  
  4286. /* We have X, a logical `and' of VAROP with the constant CONSTOP, to be done
  4287.    in MODE.
  4288.  
  4289.    Return an equivalent form, if different from X.  Otherwise, return X.  If
  4290.    X is zero, we are to always construct the equivalent form.  */
  4291.  
  4292. static rtx
  4293. simplify_and_const_int (x, mode, varop, constop)
  4294.      rtx x;
  4295.      enum machine_mode mode;
  4296.      rtx varop;
  4297.      unsigned constop;
  4298. {
  4299.   register enum machine_mode tmode;
  4300.   register rtx temp;
  4301.   unsigned significant;
  4302.  
  4303.   /* There is a large class of optimizations based on the principle that
  4304.      some operations produce results where certain bits are known to be zero,
  4305.      and hence are not significant to the AND.  For example, if we have just
  4306.      done a left shift of one bit, the low-order bit is known to be zero and
  4307.      hence an AND with a mask of ~1 would not do anything.
  4308.  
  4309.      At the end of the following loop, we set:
  4310.  
  4311.      VAROP to be the item to be AND'ed with;
  4312.      CONSTOP to the constant value to AND it with.  */
  4313.  
  4314.   while (1)
  4315.     {
  4316.       /* If we ever encounter a mode wider than the host machine's word
  4317.      size, we can't compute the masks accurately, so give up.  */
  4318.       if (GET_MODE_BITSIZE (GET_MODE (varop)) > HOST_BITS_PER_INT)
  4319.     break;
  4320.  
  4321.       /* Unless one of the cases below does a `continue',
  4322.      a `break' will be executed to exit the loop.  */
  4323.  
  4324.       switch (GET_CODE (varop))
  4325.     {
  4326.     case CLOBBER:
  4327.       /* If VAROP is a (clobber (const_int)), return it since we know
  4328.          we are generating something that won't match. */
  4329.       return varop;
  4330.  
  4331. #if ! BITS_BIG_ENDIAN
  4332.     case USE:
  4333.       /* VAROP is a (use (mem ..)) that was made from a bit-field
  4334.          extraction that spanned the boundary of the MEM.  If we are
  4335.          now masking so it is within that boundary, we don't need the
  4336.          USE any more.  */
  4337.       if ((constop & ~ GET_MODE_MASK (GET_MODE (XEXP (varop, 0)))) == 0)
  4338.         {
  4339.           varop = XEXP (varop, 0);
  4340.           continue;
  4341.         }
  4342.       break;
  4343. #endif
  4344.  
  4345.     case SUBREG:
  4346.       if (subreg_lowpart_p (varop)
  4347.           /* We can ignore the effect this SUBREG if it narrows the mode
  4348.          or, on machines where byte operations zero extend, if the
  4349.          constant masks to zero all the bits the mode doesn't have.  */
  4350.           && ((GET_MODE_SIZE (GET_MODE (varop))
  4351.            < GET_MODE_SIZE (GET_MODE (SUBREG_REG (varop))))
  4352. #ifdef BYTE_LOADS_ZERO_EXTEND
  4353.           || (0 == (constop
  4354.                 & GET_MODE_MASK (GET_MODE (varop))
  4355.                 & ~ GET_MODE_MASK (GET_MODE (SUBREG_REG (varop)))))
  4356. #endif
  4357.           ))
  4358.         {
  4359.           varop = SUBREG_REG (varop);
  4360.           continue;
  4361.         }
  4362.       break;
  4363.  
  4364.     case ZERO_EXTRACT:
  4365.     case SIGN_EXTRACT:
  4366.     case ZERO_EXTEND:
  4367.     case SIGN_EXTEND:
  4368.       /* Try to expand these into a series of shifts and then work
  4369.          with that result.  If we can't, for example, if the extract
  4370.          isn't at a fixed position, give up.  */
  4371.       temp = expand_compound_operation (varop);
  4372.       if (temp != varop)
  4373.         {
  4374.           varop = temp;
  4375.           continue;
  4376.         }
  4377.       break;
  4378.  
  4379.     case AND:
  4380.       if (GET_CODE (XEXP (varop, 1)) == CONST_INT)
  4381.         {
  4382.           constop &= INTVAL (XEXP (varop, 1));
  4383.           varop = XEXP (varop, 0);
  4384.           continue;
  4385.         }
  4386.       break;
  4387.  
  4388.     case IOR:
  4389.     case XOR:
  4390.       /* If VAROP is (ior (lshiftrt FOO C1) C2), try to commute the IOR and
  4391.          LSHIFT so we end up with an (and (lshiftrt (ior ...) ...) ...)
  4392.          operation which may be a bitfield extraction.  */
  4393.  
  4394.       if (GET_CODE (XEXP (varop, 0)) == LSHIFTRT
  4395.           && GET_CODE (XEXP (XEXP (varop, 0), 1)) == CONST_INT
  4396.           && INTVAL (XEXP (XEXP (varop, 0), 1)) >= 0
  4397.           && INTVAL (XEXP (XEXP (varop, 0), 1)) < HOST_BITS_PER_INT
  4398.           && GET_CODE (XEXP (varop, 1)) == CONST_INT
  4399.           && (INTVAL (XEXP (varop, 1))
  4400.           & ~ significant_bits (XEXP (varop, 0),
  4401.                     GET_MODE (varop)) == 0))
  4402.         {
  4403.           temp = gen_rtx (CONST_INT, VOIDmode,
  4404.                   ((INTVAL (XEXP (varop, 1)) & constop)
  4405.                    << INTVAL (XEXP (XEXP (varop, 0), 1))));
  4406.           temp = gen_binary (GET_CODE (varop), GET_MODE (varop),
  4407.                  XEXP (XEXP (varop, 0), 0), temp);
  4408.           varop = gen_rtx_combine (LSHIFTRT, GET_MODE (varop),
  4409.                        temp, XEXP (varop, 1));
  4410.           continue;
  4411.         }
  4412.  
  4413.       /* Apply the AND to both branches of the IOR or XOR, then try to
  4414.          apply the distributive law.  This may eliminate operations 
  4415.          if either branch can be simplified because of the AND.
  4416.          It may also make some cases more complex, but those cases
  4417.          probably won't match a pattern either with or without this.  */
  4418.       return 
  4419.         gen_lowpart_for_combine
  4420.           (mode, apply_distributive_law
  4421.            (gen_rtx_combine
  4422.         (GET_CODE (varop), GET_MODE (varop),
  4423.          simplify_and_const_int (0, GET_MODE (varop),
  4424.                      XEXP (varop, 0), constop),
  4425.          simplify_and_const_int (0, GET_MODE (varop),
  4426.                      XEXP (varop, 1), constop))));
  4427.  
  4428.     case NOT:
  4429.       /* (and (not FOO)) is (and (xor FOO CONST_OP)) so if FOO is an
  4430.          LSHIFTRT we can do the same as above.  */
  4431.  
  4432.       if (GET_CODE (XEXP (varop, 0)) == LSHIFTRT
  4433.           && GET_CODE (XEXP (XEXP (varop, 0), 1)) == CONST_INT
  4434.           && INTVAL (XEXP (XEXP (varop, 0), 1)) >= 0
  4435.           && INTVAL (XEXP (XEXP (varop, 0), 1)) < HOST_BITS_PER_INT)
  4436.         {
  4437.           temp = gen_rtx (CONST_INT, VOIDmode,
  4438.                   constop << INTVAL (XEXP (XEXP (varop, 0), 1)));
  4439.           temp = gen_binary (XOR, GET_MODE (varop),
  4440.                  XEXP (XEXP (varop, 0), 0), temp);
  4441.           varop = gen_rtx_combine (LSHIFTRT, GET_MODE (varop),
  4442.                        temp, XEXP (XEXP (varop, 0), 1));
  4443.           continue;
  4444.         }
  4445.       break;
  4446.  
  4447.     case ASHIFTRT:
  4448.       /* If we are just looking for the sign bit, we don't need this
  4449.          shift at all, even if it has a variable count.  */
  4450.       if (constop == 1 << (GET_MODE_BITSIZE (GET_MODE (varop)) - 1))
  4451.         {
  4452.           varop = XEXP (varop, 0);
  4453.           continue;
  4454.         }
  4455.  
  4456.       /* If this is a shift by a constant, get a mask that contains
  4457.          those bits that are not copies of the sign bit.  We then have
  4458.          two cases:  If CONSTOP only includes those bits, this can be
  4459.          a logical shift, which may allow simplifications.  If CONSTOP
  4460.          is a single-bit field not within those bits, we are requesting
  4461.          a copy of the sign bit and hence can shift the sign bit to
  4462.          the appropriate location.  */
  4463.       if (GET_CODE (XEXP (varop, 1)) == CONST_INT
  4464.           && INTVAL (XEXP (varop, 1)) >= 0
  4465.           && INTVAL (XEXP (varop, 1)) < HOST_BITS_PER_INT)
  4466.         {
  4467.           int i = -1;
  4468.  
  4469.           significant = GET_MODE_MASK (GET_MODE (varop));
  4470.           significant >>= INTVAL (XEXP (varop, 1));
  4471.  
  4472.           if ((constop & ~significant) == 0
  4473.           || (i = exact_log2 (constop)) >= 0)
  4474.         {
  4475.           varop = simplify_shift_const
  4476.             (varop, LSHIFTRT, GET_MODE (varop), XEXP (varop, 0),
  4477.              i < 0 ? INTVAL (XEXP (varop, 1))
  4478.              : GET_MODE_BITSIZE (GET_MODE (varop)) - 1 - i);
  4479.           if (GET_CODE (varop) != ASHIFTRT)
  4480.             continue;
  4481.         }
  4482.         }
  4483.  
  4484.       /* If our mask is 1, convert this to a LSHIFTRT.  This can be done
  4485.          even if the shift count isn't a constant.  */
  4486.       if (constop == 1)
  4487.         varop = gen_rtx_combine (LSHIFTRT, GET_MODE (varop),
  4488.                      XEXP (varop, 0), XEXP (varop, 1));
  4489.       break;
  4490.  
  4491.     case NE:
  4492.       /* (and (ne FOO 0) CONST) can be (and FOO CONST) if CONST is
  4493.          included in STORE_FLAG_VALUE and FOO has no significant bits
  4494.          not in CONST.  */
  4495.       if ((constop & ~ STORE_FLAG_VALUE) == 0
  4496.           && XEXP (varop, 0) == const0_rtx
  4497.           && (significant_bits (XEXP (varop, 0), mode) & ~ constop) == 0)
  4498.         {
  4499.           varop = XEXP (varop, 0);
  4500.           continue;
  4501.         }
  4502.       break;
  4503.  
  4504.     case PLUS:
  4505.       /* In (and (plus FOO C1) M), if M is a mask that just turns off
  4506.          low-order bits (as in an alignment operation) and FOO is already
  4507.          aligned to that boundary, we can convert remove this AND
  4508.          and possibly the PLUS if it is now adding zero.  */
  4509.       if (GET_CODE (XEXP (varop, 1)) == CONST_INT
  4510.           && exact_log2 (-constop) >= 0
  4511.           && (significant_bits (XEXP (varop, 0), mode) & ~ constop) == 0)
  4512.         {
  4513.           varop = plus_constant (XEXP (varop, 0),
  4514.                      INTVAL (XEXP (varop, 1)) & constop);
  4515.           constop = ~0;
  4516.           break;
  4517.         }
  4518.  
  4519.       /* ... fall through ... */
  4520.  
  4521.     case MINUS:
  4522.       /* In (and (plus (and FOO M1) BAR) M2), if M1 and M2 are one
  4523.          less than powers of two and M2 is narrower than M1, we can
  4524.          eliminate the inner AND.  This occurs when incrementing
  4525.          bit fields.  */
  4526.  
  4527.       if (GET_CODE (XEXP (varop, 0)) == ZERO_EXTRACT
  4528.           || GET_CODE (XEXP (varop, 0)) == ZERO_EXTEND)
  4529.         SUBST (XEXP (varop, 0),
  4530.            expand_compound_operation (XEXP (varop, 0)));
  4531.  
  4532.       if (GET_CODE (XEXP (varop, 0)) == AND
  4533.           && GET_CODE (XEXP (XEXP (varop, 0), 1)) == CONST_INT
  4534.           && exact_log2 (constop + 1) >= 0
  4535.           && exact_log2 (INTVAL (XEXP (XEXP (varop, 0), 1)) + 1) >= 0
  4536.           && (~ INTVAL (XEXP (XEXP (varop, 0), 1)) & constop) == 0)
  4537.         SUBST (XEXP (varop, 0), XEXP (XEXP (varop, 0), 0));
  4538.       break;
  4539.     }
  4540.  
  4541.       break;
  4542.     }
  4543.  
  4544.   /* If we have reached a constant, this whole thing is constant.  */
  4545.   if (GET_CODE (varop) == CONST_INT)
  4546.     return gen_rtx (CONST_INT, VOIDmode, constop & INTVAL (varop));
  4547.  
  4548.   /* See what bits are significant in VAROP.  */
  4549.   significant = significant_bits (varop, mode);
  4550.  
  4551.   /* Turn off all bits in the constant that are known to already be zero.
  4552.      Thus, if the AND isn't needed at all, we will have CONSTOP == SIGNIFICANT
  4553.      which is tested below.  */
  4554.  
  4555.   constop &= significant;
  4556.  
  4557.   /* If we don't have any bits left, return zero.  */
  4558.   if (constop == 0)
  4559.     return const0_rtx;
  4560.  
  4561.   /* Get VAROP in MODE.  Try to get a SUBREG if not.  Don't make a new SUBREG
  4562.      if we already had one (just check for the simplest cases).  */
  4563.   if (x && GET_CODE (XEXP (x, 0)) == SUBREG
  4564.       && GET_MODE (XEXP (x, 0)) == mode
  4565.       && SUBREG_REG (XEXP (x, 0)) == varop)
  4566.     varop = XEXP (x, 0);
  4567.   else
  4568.     varop = gen_lowpart_for_combine (mode, varop);
  4569.  
  4570.   /* If we can't make the SUBREG, try to return what we were given. */
  4571.   if (GET_CODE (varop) == CLOBBER)
  4572.     return x ? x : varop;
  4573.  
  4574.   /* If we are only masking insignificant bits, return VAROP.  */
  4575.   if (constop == significant)
  4576.     x = varop;
  4577.  
  4578.   /* Otherwise, return an AND.  See how much, if any, of X we can use.  */
  4579.   else if (x == 0 || GET_CODE (x) != AND || GET_MODE (x) != mode)
  4580.     x = gen_rtx_combine (AND, mode, varop,
  4581.              gen_rtx (CONST_INT, VOIDmode, constop));
  4582.  
  4583.   else
  4584.     {
  4585.       if (GET_CODE (XEXP (x, 1)) != CONST_INT
  4586.       || INTVAL (XEXP (x, 1)) != constop)
  4587.     SUBST (XEXP (x, 1), gen_rtx (CONST_INT, VOIDmode, constop));
  4588.  
  4589.       SUBST (XEXP (x, 0), varop);
  4590.     }
  4591.  
  4592.   return x;
  4593. }
  4594.  
  4595. /* Given an expression, X, compute which bits in X can be non-zero.
  4596.    We don't care about bits outside of those defined in MODE.
  4597.  
  4598.    For most X this is simply GET_MODE_MASK (GET_MODE (MODE)), but if X is
  4599.    a shift, AND, or zero_extract, we can do better.  */
  4600.  
  4601. static unsigned
  4602. significant_bits (x, mode)
  4603.      rtx x;
  4604.      enum machine_mode mode;
  4605. {
  4606.   unsigned significant = GET_MODE_MASK (mode);
  4607.   unsigned inner_sig;
  4608.   enum rtx_code code;
  4609.   int mode_width = GET_MODE_BITSIZE (mode);
  4610.   rtx tem;
  4611.  
  4612.   /* If X is wider than MODE, use its mode instead.  */
  4613.   if (GET_MODE_BITSIZE (GET_MODE (x)) > mode_width)
  4614.     {
  4615.       mode = GET_MODE (x);
  4616.       significant = GET_MODE_MASK (mode);
  4617.       mode_width = GET_MODE_BITSIZE (mode);
  4618.     }
  4619.  
  4620.   if (mode_width > HOST_BITS_PER_INT)
  4621.     /* Our only callers in this case look for single bit values.  So
  4622.        just return the mode mask.  Those tests will then be false.  */
  4623.     return significant;
  4624.  
  4625.   code = GET_CODE (x);
  4626.   switch (code)
  4627.     {
  4628.     case REG:
  4629. #ifdef STACK_BOUNDARY
  4630.       /* If this is the stack pointer, we may know something about its
  4631.      alignment.  If PUSH_ROUNDING is defined, it is possible for the
  4632.      stack to be momentarily aligned only to that amount, so we pick
  4633.      the least alignment.  */
  4634.  
  4635.       if (x == stack_pointer_rtx)
  4636.     {
  4637.       int sp_alignment = STACK_BOUNDARY / BITS_PER_UNIT;
  4638.  
  4639. #ifdef PUSH_ROUNDING
  4640.       sp_alignment = min (PUSH_ROUNDING (1), sp_alignment);
  4641. #endif
  4642.  
  4643.       return significant & ~ (sp_alignment - 1);
  4644.     }
  4645. #endif
  4646.  
  4647.       /* If X is a register whose value we can find, use that value.  
  4648.      Otherwise, use the previously-computed significant bits for this
  4649.      register.  */
  4650.  
  4651.       tem = get_last_value (x);
  4652.       if (tem)
  4653.     return significant_bits (tem, mode);
  4654.       else if (significant_valid && reg_significant[REGNO (x)])
  4655.     return reg_significant[REGNO (x)] & significant;
  4656.       else
  4657.     return significant;
  4658.  
  4659.     case CONST_INT:
  4660.       return INTVAL (x);
  4661.  
  4662. #ifdef BYTE_LOADS_ZERO_EXTEND
  4663.     case MEM:
  4664.       /* In many, if not most, RISC machines, reading a byte from memory
  4665.      zeros the rest of the register.  Noticing that fact saves a lot
  4666.      of extra zero-extends.  */
  4667.       significant &= GET_MODE_MASK (GET_MODE (x));
  4668.       break;
  4669. #endif
  4670.  
  4671. #if STORE_FLAG_VALUE == 1
  4672.     case EQ:  case NE:
  4673.     case GT:  case GTU:
  4674.     case LT:  case LTU:
  4675.     case GE:  case GEU:
  4676.     case LE:  case LEU:
  4677.       significant = 1;
  4678.  
  4679.       /* A comparison operation only sets the bits given by its mode.  The
  4680.      rest are set undefined.  */
  4681.       if (GET_MODE_SIZE (GET_MODE (x)) < mode_width)
  4682.     significant |= (GET_MODE_MASK (mode) & ~ GET_MODE_MASK (GET_MODE (x)));
  4683.       break;
  4684. #endif
  4685.  
  4686. #if STORE_FLAG_VALUE == -1
  4687.     case NEG:
  4688.       if (GET_RTX_CLASS (GET_CODE (XEXP (x, 0))) == '<'
  4689.       || ((tem = get_last_value (XEXP (x, 0))) != 0
  4690.           && GET_RTX_CLASS (GET_CODE (tem)) == '<'))
  4691.     significant = 1;
  4692.  
  4693.       if (GET_MODE_SIZE (GET_MODE (x)) < mode_width)
  4694.     significant |= (GET_MODE_MASK (mode) & ~ GET_MODE_MASK (GET_MODE (x)));
  4695.       break;
  4696. #endif
  4697.  
  4698.     case TRUNCATE:
  4699.       significant &= (significant_bits (XEXP (x, 0), mode)
  4700.               & GET_MODE_MASK (mode));
  4701.       break;
  4702.  
  4703.     case ZERO_EXTEND:
  4704.       significant &= significant_bits (XEXP (x, 0), mode);
  4705.       if (GET_MODE (XEXP (x, 0)) != VOIDmode)
  4706.     significant &= GET_MODE_MASK (GET_MODE (XEXP (x, 0)));
  4707.       break;
  4708.  
  4709.     case SIGN_EXTEND:
  4710.       /* If the sign bit is known clear, this is the same as ZERO_EXTEND.
  4711.      Otherwise, show all the bits in the outer mode but not the inner
  4712.      may be non-zero.  */
  4713.       inner_sig = significant_bits (XEXP (x, 0), mode);
  4714.       if (GET_MODE (XEXP (x, 0)) != VOIDmode)
  4715.     {
  4716.       inner_sig &= GET_MODE_MASK (GET_MODE (XEXP (x, 0)));
  4717.       if (inner_sig &
  4718.           (1 << (GET_MODE_BITSIZE (GET_MODE (XEXP (x, 0))) - 1)))
  4719.         inner_sig |= (GET_MODE_MASK (mode)
  4720.               & ~ GET_MODE_MASK (GET_MODE (XEXP (x, 0))));
  4721.     }
  4722.  
  4723.       significant &= inner_sig;
  4724.       break;
  4725.  
  4726.     case AND:
  4727.       significant &= (significant_bits (XEXP (x, 0), mode)
  4728.               & significant_bits (XEXP (x, 1), mode));
  4729.       break;
  4730.  
  4731.     case XOR:
  4732.     case IOR:
  4733.       significant &= (significant_bits (XEXP (x, 0), mode)
  4734.               | significant_bits (XEXP (x, 1), mode));
  4735.       break;
  4736.  
  4737.     case PLUS:  case MINUS:
  4738.     case MULT:
  4739.     case DIV:   case UDIV:
  4740.     case MOD:   case UMOD:
  4741.       /* We can apply the rules of arithmetic to compute the number of
  4742.      high- and low-order zero bits of these operations.  We start by
  4743.      computing the width (position of the highest-order non-zero bit)
  4744.      and the number of low-order zero bits for each value.  */
  4745.       {
  4746.     unsigned sig0 = significant_bits (XEXP (x, 0), mode);
  4747.     unsigned sig1 = significant_bits (XEXP (x, 1), mode);
  4748.     int width0 = floor_log2 (sig0) + 1;
  4749.     int width1 = floor_log2 (sig1) + 1;
  4750.     int low0 = floor_log2 (sig0 & -sig0);
  4751.     int low1 = floor_log2 (sig1 & -sig1);
  4752.     int op0_maybe_minusp = (sig0 & (1 << (mode_width - 1)));
  4753.     int op1_maybe_minusp = (sig1 & (1 << (mode_width - 1)));
  4754.     int result_width = mode_width;
  4755.     int result_low = 0;
  4756.  
  4757.     switch (code)
  4758.       {
  4759.       case PLUS:
  4760.         result_width = max (width0, width1) + 1;
  4761.         result_low = min (low0, low1);
  4762.         break;
  4763.       case MINUS:
  4764.         result_low = min (low0, low1);
  4765.         break;
  4766.       case MULT:
  4767.         result_width = width0 + width1;
  4768.         result_low = low0 + low1;
  4769.         break;
  4770.       case DIV:
  4771.         if (! op0_maybe_minusp && ! op1_maybe_minusp)
  4772.           result_width = width0;
  4773.         break;
  4774.       case UDIV:
  4775.         result_width = width0;
  4776.         break;
  4777.       case MOD:
  4778.         if (! op0_maybe_minusp && ! op1_maybe_minusp)
  4779.           result_width = min (width0, width1);
  4780.         result_low = min (low0, low1);
  4781.         break;
  4782.       case UMOD:
  4783.         result_width = min (width0, width1);
  4784.         result_low = min (low0, low1);
  4785.         break;
  4786.       }
  4787.  
  4788.     if (result_width < mode_width)
  4789.       significant &= (1 << result_width) - 1;
  4790.  
  4791.     if (result_low > 0)
  4792.       significant &= ~ ((1 << result_low) - 1);
  4793.       }
  4794.       break;
  4795.  
  4796.     case ZERO_EXTRACT:
  4797.       if (GET_CODE (XEXP (x, 1)) == CONST_INT
  4798.       && INTVAL (XEXP (x, 1)) < HOST_BITS_PER_INT)
  4799.     significant &= (1 << INTVAL (XEXP (x, 1))) - 1;
  4800.       break;
  4801.  
  4802.     case SUBREG:
  4803.       /* If the inner mode is a single word for both the host and target
  4804.      machines, we can compute this from which bits of the inner
  4805.      object are known significant.  */
  4806.       if (GET_MODE_BITSIZE (GET_MODE (SUBREG_REG (x))) <= BITS_PER_WORD
  4807.       && GET_MODE_BITSIZE (GET_MODE (SUBREG_REG (x))) <= HOST_BITS_PER_INT)
  4808.     {
  4809.       significant &= significant_bits (SUBREG_REG (x), mode);
  4810. #ifndef BYTE_LOADS_ZERO_EXTEND
  4811.       /* On many CISC machines, accessing an object in a wider mode
  4812.          causes the high-order bits to become undefined.  So they are
  4813.          not known to be zero.  */
  4814.       if (GET_MODE_SIZE (GET_MODE (x))
  4815.           > GET_MODE_SIZE (GET_MODE (SUBREG_REG (x))))
  4816.         significant |= (GET_MODE_MASK (GET_MODE (x))
  4817.                 & ~ GET_MODE_MASK (GET_MODE (SUBREG_REG (x))));
  4818. #endif
  4819.     }
  4820.       break;
  4821.  
  4822.     case ASHIFTRT:
  4823.     case LSHIFTRT:
  4824.     case ASHIFT:
  4825.     case LSHIFT:
  4826.     case ROTATE:
  4827.       /* The significant bits are in two classes: any bits within MODE
  4828.      that aren't in GET_MODE (x) are always significant.  The rest of the
  4829.      significant bits are those that are significant in the operand of
  4830.      the shift when shifted the appropriate number of bits.  This
  4831.      shows that high-order bits are cleared by the right shift and
  4832.      low-order bits by left shifts.  */
  4833.       if (GET_CODE (XEXP (x, 1)) == CONST_INT
  4834.       && INTVAL (XEXP (x, 1)) >= 0
  4835.       && INTVAL (XEXP (x, 1)) < HOST_BITS_PER_INT)
  4836.     {
  4837.       enum machine_mode inner_mode = GET_MODE (x);
  4838.       int width = GET_MODE_BITSIZE (inner_mode);
  4839.       int count = INTVAL (XEXP (x, 1));
  4840.       unsigned mode_mask = GET_MODE_MASK (inner_mode);
  4841.       unsigned op_significant = significant_bits (XEXP (x, 0), mode);
  4842.       unsigned inner = op_significant & mode_mask;
  4843.       unsigned outer = 0;
  4844.  
  4845.       if (mode_width > width)
  4846.         outer = (op_significant & significant & ~ mode_mask);
  4847.  
  4848.       if (code == LSHIFTRT)
  4849.         inner >>= count;
  4850.       else if (code == ASHIFTRT)
  4851.         {
  4852.           inner >>= count;
  4853.  
  4854.           /* If the sign bit was significant at before the shift, we
  4855.          need to mark all the places it could have been copied to
  4856.          by the shift significant.  */
  4857.           if (inner & (1 << (width - 1 - count)))
  4858.         inner |= ((1 << count) - 1) << (width - count);
  4859.         }
  4860.       else if (code == LSHIFT || code == ASHIFT)
  4861.         inner <<= count;
  4862.       else
  4863.         inner = ((inner << (count % width)
  4864.               | (inner >> (width - (count % width)))) & mode_mask);
  4865.  
  4866.       significant &= (outer | inner);
  4867.     }
  4868.       break;
  4869.  
  4870.     case FFS:
  4871.       /* This is at most the number of bits in the mode.  */
  4872.       significant = (1 << (floor_log2 (mode_width) + 1)) - 1;
  4873.       break;
  4874.     }
  4875.  
  4876.   return significant;
  4877. }
  4878.  
  4879. /* This function is called from `simplify_shift_const' to merge two
  4880.    outer operations.  Specifically, we have already found that we need
  4881.    to perform operation *POP0 with constant *PCONST0 at the outermost
  4882.    position.  We would now like to also perform OP1 with constant CONST1
  4883.    (with *POP0 being done last).
  4884.  
  4885.    Return 1 if we can do the operation and update *POP0 and *PCONST0 with
  4886.    the resulting operation.  *PCOMP_P is set to 1 if we would need to 
  4887.    complement the innermost operand, otherwise it is unchanged.
  4888.  
  4889.    MODE is the mode in which the operation will be done.  No bits outside
  4890.    the width of this mode matter.  It is assumed that the width of this mode
  4891.    is smaller than or equal to HOST_BITS_PER_INT.
  4892.  
  4893.    If *POP0 or OP1 are NIL, it means no operation is required.  Only PLUS,
  4894.    IOR, XOR, and AND are supported.  We may set *POP0 to SET if the proper
  4895.    result is simply *PCONST0.
  4896.  
  4897.    If the resulting operation cannot be expressed as one operation, we
  4898.    return 0 and do not change *POP0, *PCONST0, and *PCOMP_P.  */
  4899.  
  4900. static int
  4901. merge_outer_ops (pop0, pconst0, op1, const1, mode, pcomp_p)
  4902.      enum rtx_code *pop0;
  4903.      int *pconst0;
  4904.      enum rtx_code op1;
  4905.      int const1;
  4906.      enum machine_mode mode;
  4907.      int *pcomp_p;
  4908. {
  4909.   enum rtx_code op0 = *pop0;
  4910.   int const0 = *pconst0;
  4911.  
  4912.   const0 &= GET_MODE_MASK (mode);
  4913.   const1 &= GET_MODE_MASK (mode);
  4914.  
  4915.   /* If OP0 is an AND, clear unimportant bits in CONST1.  */
  4916.   if (op0 == AND)
  4917.     const1 &= const0;
  4918.  
  4919.   /* If OP0 or OP1 is NIL, this is easy.  Similarly if they are the same or
  4920.      if OP0 is SET.  */
  4921.  
  4922.   if (op1 == NIL || op0 == SET)
  4923.     return 1;
  4924.  
  4925.   else if (op0 == NIL)
  4926.     op0 = op1, const0 = const1;
  4927.  
  4928.   else if (op0 == op1)
  4929.     {
  4930.       switch (op0)
  4931.     {
  4932.     case AND:
  4933.       const0 &= const1;
  4934.       break;
  4935.     case IOR:
  4936.       const0 |= const1;
  4937.       break;
  4938.     case XOR:
  4939.       const0 ^= const1;
  4940.       break;
  4941.     case PLUS:
  4942.       const0 += const1;
  4943.       break;
  4944.     }
  4945.     }
  4946.  
  4947.   /* Otherwise, if either is a PLUS, we can't do anything.  */
  4948.   else if (op0 == PLUS || op1 == PLUS)
  4949.     return 0;
  4950.  
  4951.   /* If the two constants aren't the same, we can't do anything.  The
  4952.      remaining six cases can all be done.  */
  4953.   else if (const0 != const1)
  4954.     return 0;
  4955.  
  4956.   else
  4957.     switch (op0)
  4958.       {
  4959.       case IOR:
  4960.     if (op1 == AND)
  4961.       /* (a & b) | b == b */
  4962.       op0 = SET;
  4963.     else /* op1 == XOR */
  4964.       /* (a ^ b) | b == a | b */
  4965.       ;
  4966.     break;
  4967.  
  4968.       case XOR:
  4969.     if (op1 == AND)
  4970.       /* (a & b) ^ b == (~a) & b */
  4971.       op0 = AND, *pcomp_p = 1;
  4972.     else /* op1 == IOR */
  4973.       /* (a | b) ^ b == a & ~b */
  4974.       op0 = AND, *pconst0 = ~ const0;
  4975.     break;
  4976.  
  4977.       case AND:
  4978.     if (op1 == IOR)
  4979.       /* (a | b) & b == b */
  4980.     op0 = SET;
  4981.     else /* op1 == XOR */
  4982.       /* (a ^ b) & b) == (~a) & b */
  4983.       *pcomp_p = 1;
  4984.     break;
  4985.       }
  4986.  
  4987.   /* Check for NO-OP cases.  */
  4988.   const0 &= GET_MODE_MASK (mode);
  4989.   if (const0 == 0
  4990.       && (op0 == IOR || op0 == XOR || op0 == PLUS))
  4991.     op0 = NIL;
  4992.   else if (const0 == 0 && op0 == AND)
  4993.     op0 = SET;
  4994.   else if (const0 == GET_MODE_MASK (mode) && op0 == AND)
  4995.     op0 = NIL;
  4996.  
  4997.   *pop0 = op0;
  4998.   *pconst0 = const0;
  4999.  
  5000.   return 1;
  5001. }
  5002.  
  5003. /* Simplify a shift of VAROP by COUNT bits.  CODE says what kind of shift.
  5004.    The result of the shift is RESULT_MODE.  X, if non-zero, is an expression
  5005.    that we started with.
  5006.  
  5007.    The shift is normally computed in the widest mode we find in VAROP, as
  5008.    long as it isn't a different number of words than RESULT_MODE.  Exceptions
  5009.    are ASHIFTRT and ROTATE, which are always done in their original mode,  */
  5010.  
  5011. static rtx
  5012. simplify_shift_const (x, code, result_mode, varop, count)
  5013.      rtx x;
  5014.      enum rtx_code code;
  5015.      enum machine_mode result_mode;
  5016.      rtx varop;
  5017.      int count;
  5018. {
  5019.   enum rtx_code orig_code = code;
  5020.   int orig_count = count;
  5021.   enum machine_mode mode = result_mode;
  5022.   enum machine_mode shift_mode, tmode;
  5023.   int mode_words
  5024.     = (GET_MODE_SIZE (mode) + (UNITS_PER_WORD - 1)) / UNITS_PER_WORD;
  5025.   /* We form (outer_op (code varop count) (outer_const)).  */
  5026.   enum rtx_code outer_op = NIL;
  5027.   int outer_const;
  5028.   rtx const_rtx;
  5029.   int complement_p = 0;
  5030.   rtx new;
  5031.  
  5032.   /* Unless one of the branches of the `if' in this loop does a `continue',
  5033.      we will `break' the loop after the `if'.  */
  5034.  
  5035.   while (1)
  5036.     {
  5037.       /* If we have an operand of (clobber (const_int 0)), just return that
  5038.      value.  */
  5039.       if (GET_CODE (varop) == CLOBBER)
  5040.     return varop;
  5041.  
  5042.       /* If we discovered we had to complement VAROP, leave.  Making a NOT
  5043.      here would cause an infinite loop.  */
  5044.       if (complement_p)
  5045.     break;
  5046.  
  5047.       /* If this shift has an erroneous or zero count, don't get confused.
  5048.      Just give up.  */
  5049.       if (count <= 0 || count >= HOST_BITS_PER_INT)
  5050.     break;
  5051.  
  5052.       /* Convert ROTATETRT to ROTATE.  */
  5053.       if (code == ROTATERT)
  5054.     code = ROTATE, count = GET_MODE_BITSIZE (result_mode) - count;
  5055.  
  5056.       /* Canonicalize LSHIFT to ASHIFT.  */
  5057.       if (code == LSHIFT)
  5058.     code = ASHIFT;
  5059.  
  5060.       /* If we have an ASHIFTRT and the count is greater than the size of
  5061.      the mode minus 1, use the size minus one as the count.  This can
  5062.      occur when simplifying (lshiftrt (ashiftrt ..)).  */
  5063.       if (code == ASHIFTRT && count > GET_MODE_BITSIZE (result_mode) - 1)
  5064.     count = GET_MODE_BITSIZE (result_mode) - 1;
  5065.  
  5066.       /* We simplify the tests below and elsewhere by converting
  5067.      ASHIFTRT to LSHIFTRT if we know the sign bit is clear.
  5068.      `make_compound_operation' will convert it to a ASHIFTRT for
  5069.      those machines (such as Vax) that don't have a LSHIFTRT.  */
  5070.       if (GET_MODE_BITSIZE (result_mode) <= HOST_BITS_PER_INT
  5071.       && code == ASHIFTRT
  5072.       && (significant_bits (varop, result_mode)
  5073.           & (1 << (GET_MODE_BITSIZE (result_mode) - 1))) == 0)
  5074.     code = LSHIFTRT;
  5075.  
  5076.       switch (GET_CODE (varop))
  5077.     {
  5078.     case SIGN_EXTEND:
  5079.     case ZERO_EXTEND:
  5080.     case SIGN_EXTRACT:
  5081.     case ZERO_EXTRACT:
  5082.       new = expand_compound_operation (varop);
  5083.       if (new != varop)
  5084.         {
  5085.           varop = new;
  5086.           continue;
  5087.         }
  5088.       break;
  5089.  
  5090.     case MEM:
  5091.       /* If we have (xshiftrt (mem ...) C) and C is MODE_WIDTH
  5092.          minus the width of a smaller mode, we can do this with a
  5093.          SIGN_EXTEND or ZERO_EXTEND from the narrower memory location.  */
  5094.       if ((code == ASHIFTRT || code == LSHIFTRT)
  5095.           && ! mode_dependent_address_p (XEXP (varop, 0))
  5096.           && ! MEM_VOLATILE_P (varop)
  5097.           && (tmode = mode_for_size (GET_MODE_BITSIZE (mode) - count,
  5098.                      MODE_INT, 1)) != BLKmode)
  5099.         {
  5100. #if BYTES_BIG_ENDIAN
  5101.           new = gen_rtx (MEM, tmode, XEXP (varop, 0));
  5102. #else
  5103.           new = gen_rtx (MEM, tmode,
  5104.                  plus_constant (XEXP (varop, 0),
  5105.                         count / BITS_PER_UNIT));
  5106.           RTX_UNCHANGING_P (new) = RTX_UNCHANGING_P (varop);
  5107.           MEM_VOLATILE_P (new) = MEM_VOLATILE_P (varop);
  5108.           MEM_IN_STRUCT_P (new) = MEM_IN_STRUCT_P (varop);
  5109. #endif
  5110.           varop = gen_rtx_combine (code == ASHIFTRT ? SIGN_EXTEND
  5111.                        : ZERO_EXTEND, mode, new);
  5112.           count = 0;
  5113.           continue;
  5114.         }
  5115.       break;
  5116.  
  5117.     case USE:
  5118.       /* Similar to the case above, except that we can only do this if
  5119.          the resulting mode is the same as that of the underlying
  5120.          MEM and adjust the address depending on the *bits* endianness
  5121.          because of the way that bit-field extract insns are defined.  */
  5122.       if ((code == ASHIFTRT || code == LSHIFTRT)
  5123.           && (tmode = mode_for_size (GET_MODE_BITSIZE (mode) - count,
  5124.                      MODE_INT, 1)) != BLKmode
  5125.           && tmode == GET_MODE (XEXP (varop, 0)))
  5126.         {
  5127. #if BITS_BIG_ENDIAN
  5128.           new = XEXP (varop, 0);
  5129. #else
  5130.           new = copy_rtx (XEXP (varop, 0));
  5131.           SUBST (XEXP (new, 0), 
  5132.              plus_constant (XEXP (new, 0),
  5133.                     count / BITS_PER_UNIT));
  5134. #endif
  5135.  
  5136.           varop = gen_rtx_combine (code == ASHIFTRT ? SIGN_EXTEND
  5137.                        : ZERO_EXTEND, mode, new);
  5138.           count = 0;
  5139.           continue;
  5140.         }
  5141.       break;
  5142.  
  5143.     case SUBREG:
  5144.       /* If VAROP is a SUBREG, strip it as long as the inner operand has
  5145.          the same number of words as what we've seen so far.  Then store
  5146.          the widest mode in MODE.  */
  5147.       if (SUBREG_WORD (varop) == 0
  5148.           && (((GET_MODE_SIZE (GET_MODE (SUBREG_REG (varop)))
  5149.             + (UNITS_PER_WORD - 1)) / UNITS_PER_WORD)
  5150.           == mode_words))
  5151.         {
  5152.           varop = SUBREG_REG (varop);
  5153.           if (GET_MODE_SIZE (GET_MODE (varop)) > GET_MODE_SIZE (mode))
  5154.         mode = GET_MODE (varop);
  5155.           continue;
  5156.         }
  5157.       break;
  5158.  
  5159.     case MULT:
  5160.       /* Some machines use MULT instead of ASHIFT because MULT
  5161.          is cheaper.  But it is still better on those machines to
  5162.          merge two shifts into one.  */
  5163.       if (GET_CODE (XEXP (varop, 1)) == CONST_INT
  5164.           && exact_log2 (INTVAL (XEXP (varop, 1))) >= 0)
  5165.         {
  5166.           varop = gen_binary (ASHIFT, GET_MODE (varop), XEXP (varop, 0),
  5167.                   gen_rtx (CONST_INT, VOIDmode,
  5168.                        exact_log2 (INTVAL (XEXP (varop, 1)))));
  5169.           continue;
  5170.         }
  5171.       break;
  5172.  
  5173.     case UDIV:
  5174.       /* Similar, for when divides are cheaper.  */
  5175.       if (GET_CODE (XEXP (varop, 1)) == CONST_INT
  5176.           && exact_log2 (INTVAL (XEXP (varop, 1))) >= 0)
  5177.         {
  5178.           varop = gen_binary (LSHIFTRT, GET_MODE (varop), XEXP (varop, 0),
  5179.                   gen_rtx (CONST_INT, VOIDmode,
  5180.                        exact_log2 (INTVAL (XEXP (varop, 1)))));
  5181.           continue;
  5182.         }
  5183.       break;
  5184.  
  5185.     case ASHIFTRT:
  5186.       /* If we are extracting just the sign bit of an arithmetic right 
  5187.          shift, that shift is not needed.  */
  5188.       if (code == LSHIFTRT && count == GET_MODE_BITSIZE (result_mode) - 1)
  5189.         {
  5190.           varop = XEXP (varop, 0);
  5191.           continue;
  5192.         }
  5193.  
  5194.       /* ... fall through ... */
  5195.  
  5196.     case LSHIFTRT:
  5197.     case ASHIFT:
  5198.     case LSHIFT:
  5199.     case ROTATE:
  5200.       /* Here we have two nested shifts.  The result is usually the
  5201.          AND of a new shift with a mask.  We compute the result below.  */
  5202.       if (GET_CODE (XEXP (varop, 1)) == CONST_INT
  5203.           && INTVAL (XEXP (varop, 1)) >= 0
  5204.           && INTVAL (XEXP (varop, 1)) < HOST_BITS_PER_INT
  5205.           && GET_MODE_BITSIZE (result_mode) <= HOST_BITS_PER_INT
  5206.           && GET_MODE_BITSIZE (mode) <= HOST_BITS_PER_INT)
  5207.         {
  5208.           enum rtx_code first_code = GET_CODE (varop);
  5209.           int first_count = INTVAL (XEXP (varop, 1));
  5210.           unsigned int mask;
  5211.           rtx mask_rtx;
  5212.           rtx inner;
  5213.  
  5214.           if (first_code == LSHIFT)
  5215.         first_code = ASHIFT;
  5216.  
  5217.           /* We have one common special case.  We can't do any merging if
  5218.          the inner code is an ASHIFTRT of a smaller mode.  However, if
  5219.          we have (ashift:M1 (subreg:M1 (ashiftrt:M2 FOO C1) 0) C2)
  5220.          with C2 == GET_MODE_BITSIZE (M1) - GET_MODE_BITSIZE (M2),
  5221.          we can convert it to
  5222.          (ashiftrt:M1 (ashift:M1 (and:M1 (subreg:M1 FOO 0 C2) C3) C1).
  5223.          This simplifies certain SIGN_EXTEND operations.  */
  5224.           if (code == ASHIFT && first_code == ASHIFTRT
  5225.           && (GET_MODE_BITSIZE (result_mode)
  5226.               - GET_MODE_BITSIZE (GET_MODE (varop))) == count)
  5227.         {
  5228.           /* C3 has the low-order C1 bits zero.  */
  5229.           
  5230.           mask = GET_MODE_MASK (mode) & ~ ((1 << first_count) - 1);
  5231.  
  5232.           varop = simplify_and_const_int (0, result_mode,
  5233.                           XEXP (varop, 0), mask);
  5234.           varop = simplify_shift_const (0, ASHIFT, result_mode,
  5235.                         varop, count);
  5236.           count = first_count;
  5237.           code = ASHIFTRT;
  5238.           continue;
  5239.         }
  5240.           
  5241.           /* If this was (ashiftrt (ashift foo C1) C2) and we know
  5242.          something about FOO's previous value, we may be able to
  5243.          optimize this even though the code below can't handle this
  5244.          case.
  5245.  
  5246.          If FOO has J high-order bits equal to the sign bit with
  5247.          J > C1, then we can convert this to either an ASHIFT or
  5248.          a ASHIFTRT depending on the two counts.  */
  5249.           if (code == ASHIFTRT && first_code == ASHIFT
  5250.           && (inner = get_last_value (XEXP (varop, 0))) != 0)
  5251.         {
  5252.           if (GET_CODE (inner) == SUBREG
  5253.               && subreg_lowpart_p (inner))
  5254.             inner = SUBREG_REG (inner);
  5255.  
  5256.           if ((GET_CODE (inner) == CONST_INT
  5257.                && (INTVAL (inner) >> (HOST_BITS_PER_INT - (first_count + 1)) == 0
  5258.                || (INTVAL (inner) >> (HOST_BITS_PER_INT - (first_count + 1)) == -1)))
  5259.               || (GET_CODE (inner) == SIGN_EXTEND
  5260.               && ((GET_MODE_BITSIZE (GET_MODE (inner))
  5261.                    - GET_MODE_BITSIZE (GET_MODE (SUBREG_REG (inner))))
  5262.                   >= first_count))
  5263.               || (GET_CODE (inner) == ASHIFTRT
  5264.               && GET_CODE (XEXP (inner, 1)) == CONST_INT
  5265.               && INTVAL (XEXP (inner, 1)) >= first_count))
  5266.             {
  5267.               count -= first_count;
  5268.               if (count < 0)
  5269.             count = - count, code = ASHIFT;
  5270.               varop = XEXP (varop, 0);
  5271.               continue;
  5272.             }
  5273.         }
  5274.  
  5275.           /* There are some cases we can't do.  If CODE is ASHIFTRT,
  5276.          we can only do this if FIRST_CODE is also ASHIFTRT.
  5277.  
  5278.          We can't do the case when CODE is ROTATE and FIRST_CODE is
  5279.          ASHIFTRT.
  5280.  
  5281.          If the mode of this shift is not the mode of the outer shift,
  5282.          we can't do this if either shift is ASHIFTRT or ROTATE.
  5283.  
  5284.          Finally, we can't do any of these if the mode is too wide
  5285.          unless the codes are the same.
  5286.  
  5287.          Handle the case where the shift codes are the same
  5288.          first.  */
  5289.  
  5290.           if (code == first_code)
  5291.         {
  5292.           if (GET_MODE (varop) != result_mode
  5293.               && (code == ASHIFTRT || code == ROTATE))
  5294.             break;
  5295.  
  5296.           count += first_count;
  5297.           varop = XEXP (varop, 0);
  5298.           continue;
  5299.         }
  5300.  
  5301.           if (code == ASHIFTRT
  5302.           || (code == ROTATE && first_code == ASHIFTRT)
  5303.           || GET_MODE_BITSIZE (mode) > HOST_BITS_PER_INT
  5304.           || (GET_MODE (varop) != result_mode
  5305.               && (first_code == ASHIFTRT || first_code == ROTATE
  5306.               || code == ROTATE)))
  5307.         break;
  5308.  
  5309.           /* To compute the mask to apply after the shift, shift the
  5310.          significant bits of the inner shift the same way the 
  5311.          outer shift will.  */
  5312.  
  5313.           mask_rtx = gen_rtx (CONST_INT, VOIDmode,
  5314.                   significant_bits (varop, GET_MODE (varop)));
  5315.  
  5316.           mask_rtx
  5317.         = simplify_binary_operation (code, result_mode, mask_rtx,
  5318.                          gen_rtx (CONST_INT, VOIDmode,
  5319.                               count));
  5320.                   
  5321.           /* Give up if we can't compute an outer operation to use.  */
  5322.           if (mask_rtx == 0
  5323.           || GET_CODE (mask_rtx) != CONST_INT
  5324.           || ! merge_outer_ops (&outer_op, &outer_const, AND,
  5325.                     INTVAL (mask_rtx),
  5326.                     result_mode, &complement_p))
  5327.         break;
  5328.  
  5329.           /* If the shifts are in the same direction, we add the
  5330.          counts.  Otherwise, we subtract them.  */
  5331.           if ((code == ASHIFTRT || code == LSHIFTRT)
  5332.           == (first_code == ASHIFTRT || first_code == LSHIFTRT))
  5333.         count += first_count;
  5334.           else
  5335.         count -= first_count;
  5336.  
  5337.           /* If COUNT is positive, the new shift is usually CODE, 
  5338.          except for the two exceptions below, in which case it is
  5339.          FIRST_CODE.  If the count is negative, FIRST_CODE should
  5340.          always be used  */
  5341.           if (count > 0
  5342.           && ((first_code == ROTATE && code == ASHIFT)
  5343.               || (first_code == ASHIFTRT && code == LSHIFTRT)))
  5344.         code = first_code;
  5345.           else if (count < 0)
  5346.         code = first_code, count = - count;
  5347.  
  5348.           varop = XEXP (varop, 0);
  5349.           continue;
  5350.         }
  5351.       break;
  5352.  
  5353.     case NOT:
  5354.       /* Make this fit the case below.  */
  5355.       varop = gen_rtx_combine (XOR, mode, XEXP (varop, 0),
  5356.                    gen_rtx (CONST_INT, VOIDmode,
  5357.                         GET_MODE_MASK (mode)));
  5358.       continue;
  5359.  
  5360.     case IOR:
  5361.     case AND:
  5362.     case XOR:
  5363.       /* If we have (shift (logical)), move the logical to the outside
  5364.          to allow it to possibly combine with another logical and the
  5365.          shift to combine with another shift.  This also canonicalizes to
  5366.          what a ZERO_EXTRACT looks like.  Also, some machines have
  5367.          (and (shift)) insns.  */
  5368.  
  5369.       if (GET_CODE (XEXP (varop, 1)) == CONST_INT
  5370.           && (new = simplify_binary_operation (code, result_mode,
  5371.                            XEXP (varop, 1),
  5372.                            gen_rtx (CONST_INT,
  5373.                                 VOIDmode,
  5374.                                 count))) != 0
  5375.           && merge_outer_ops (&outer_op, &outer_const, GET_CODE (varop),
  5376.                   INTVAL (new), result_mode, &complement_p))
  5377.         {
  5378.           varop = XEXP (varop, 0);
  5379.           continue;
  5380.         }
  5381.  
  5382.       /* If we can't do that, try to simplify the shift in each arm of the
  5383.          logical expression, make a new logical expression, and apply
  5384.          the inverse distributive law.  */
  5385.       {
  5386.         rtx lhs = simplify_shift_const (0, code, result_mode,
  5387.                         XEXP (varop, 0), count);
  5388.         rtx rhs = simplify_shift_const (0, code, result_mode,
  5389.                         XEXP (varop, 1), count);
  5390.         lhs = gen_lowpart_for_combine (GET_MODE (varop), lhs);
  5391.         rhs = gen_lowpart_for_combine (GET_MODE (varop), rhs);
  5392.  
  5393.         varop = gen_binary (GET_CODE (varop), GET_MODE (varop), lhs, rhs);
  5394.         varop = apply_distributive_law (varop);
  5395.  
  5396.         count = 0;
  5397.       }
  5398.       break;
  5399.  
  5400.     case EQ:
  5401.       /* convert (lshift (eq FOO 0) C) to (xor FOO 1) if STORE_FLAG_VALUE
  5402.          says that the sign bit can be tested, FOO has mode MODE, C is
  5403.          GET_MODE_BITSIZE (MODE) - 1, and FOO has only the low-order bit
  5404.          significant.  */
  5405.       if (code == LSHIFT
  5406.           && XEXP (varop, 1) == const0_rtx
  5407.           && GET_MODE (XEXP (varop, 0)) == result_mode
  5408.           && count == GET_MODE_BITSIZE (result_mode) - 1
  5409.           && GET_MODE_BITSIZE (result_mode) <= HOST_BITS_PER_INT
  5410.           && ((STORE_FLAG_VALUE
  5411.            & (1 << (GET_MODE_BITSIZE (result_mode) - 1))))
  5412.           && significant_bits (XEXP (varop, 0), result_mode) == 1
  5413.           && merge_outer_ops (&outer_op, &outer_const, XOR, 1,
  5414.                   result_mode, &complement_p))
  5415.         {
  5416.           varop = XEXP (varop, 0);
  5417.           count = 0;
  5418.           continue;
  5419.         }
  5420.       break;
  5421.  
  5422.     case NEG:
  5423.       /* If we are doing an arithmetic right shift of something known
  5424.          to be -1 or 0, we don't need the shift.  */
  5425.       if (code == ASHIFTRT
  5426.           && significant_bits (XEXP (varop, 0), result_mode) == 1)
  5427.         {
  5428.           count = 0;
  5429.           continue;
  5430.         }
  5431.       break;
  5432.  
  5433.     case PLUS:
  5434.       /* Similar to case above.  If X is 0 or 1 then X - 1 is -1 or 0.  */
  5435.       if (XEXP (varop, 1) == constm1_rtx && code == ASHIFTRT
  5436.           && significant_bits (XEXP (varop, 0), result_mode) == 1)
  5437.         {
  5438.           count = 0;
  5439.           continue;
  5440.         }
  5441.  
  5442.       /* If we have the same operands as above but we are shifting the
  5443.          sign bit into the low-order bit, we are exclusive-or'ing
  5444.          the operand of the PLUS with a one.  */
  5445.       if (code == LSHIFTRT && count == GET_MODE_BITSIZE (result_mode) - 1
  5446.           && XEXP (varop, 1) == constm1_rtx
  5447.           && significant_bits (XEXP (varop, 0), result_mode) == 1
  5448.           && merge_outer_ops (&outer_op, &outer_const, XOR, 1,
  5449.                   result_mode, &complement_p))
  5450.         {
  5451.           count = 0;
  5452.           varop = XEXP (varop, 0);
  5453.           continue;
  5454.         }
  5455.  
  5456.       /* (ashift (plus foo C) N) is (plus (ashift foo N) C').  */
  5457.       if (code == ASHIFT
  5458.           && GET_CODE (XEXP (varop, 1)) == CONST_INT
  5459.           && (new = simplify_binary_operation (ASHIFT, result_mode,
  5460.                            XEXP (varop, 1),
  5461.                            gen_rtx (CONST_INT,
  5462.                                 VOIDmode,
  5463.                                 count))) != 0
  5464.           && merge_outer_ops (&outer_op, &outer_const, PLUS,
  5465.                   INTVAL (new), result_mode, &complement_p))
  5466.         {
  5467.           varop = XEXP (varop, 0);
  5468.           continue;
  5469.         }
  5470.       break;
  5471.     }
  5472.  
  5473.       break;
  5474.     }
  5475.  
  5476.   /* We need to determine what mode to do the shift in.  If the shift is
  5477.      a ASHIFTRT or ROTATE, we must always do it in the mode it was originally
  5478.      done in.  Otherwise, we can do it in MODE, the widest mode encountered. */
  5479.   shift_mode = (code == ASHIFTRT || code == ROTATE ? result_mode : mode);
  5480.  
  5481.   /* We have now finished analyzing the shift.  The result should be
  5482.      a shift of type CODE with SHIFT_MODE shifting VAROP COUNT places.  If
  5483.      OUTER_OP is non-NIL, it is an operation that needs to be applied
  5484.      to the result of the shift.  OUTER_CONST is the relevant constant,
  5485.      but we must turn off all bits turned off in the shift.
  5486.  
  5487.      If we were passed a value for X, see if we can use any pieces of
  5488.      it.  If not, make new rtx.  */
  5489.  
  5490.   if (x && GET_RTX_CLASS (GET_CODE (x)) == '2'
  5491.       && GET_CODE (XEXP (x, 1)) == CONST_INT
  5492.       && INTVAL (XEXP (x, 1)) == count)
  5493.     const_rtx = XEXP (x, 1);
  5494.   else
  5495.     const_rtx = gen_rtx (CONST_INT, VOIDmode, count);
  5496.  
  5497.   if (x && GET_CODE (XEXP (x, 0)) == SUBREG
  5498.       && GET_MODE (XEXP (x, 0)) == shift_mode
  5499.       && SUBREG_REG (XEXP (x, 0)) == varop)
  5500.     varop = XEXP (x, 0);
  5501.   else if (GET_MODE (varop) != shift_mode)
  5502.     varop = gen_lowpart_for_combine (shift_mode, varop);
  5503.  
  5504.   /* If we can't make the SUBREG, try to return what we were given. */
  5505.   if (GET_CODE (varop) == CLOBBER)
  5506.     return x ? x : varop;
  5507.  
  5508.   new = simplify_binary_operation (code, shift_mode, varop, const_rtx);
  5509.   if (new != 0)
  5510.     x = new;
  5511.   else
  5512.     {
  5513.       if (x == 0 || GET_CODE (x) != code || GET_MODE (x) != shift_mode)
  5514.     x = gen_rtx_combine (code, shift_mode, varop, const_rtx);
  5515.  
  5516.       SUBST (XEXP (x, 0), varop);
  5517.       SUBST (XEXP (x, 1), const_rtx);
  5518.     }
  5519.  
  5520.   /* If we were doing a LSHIFTRT in a wider mode than it was originally,
  5521.      turn off all the bits that the shift would have turned off.  */
  5522.   if (orig_code == LSHIFTRT && result_mode != shift_mode)
  5523.     x = simplify_and_const_int (0, shift_mode, x,
  5524.                 GET_MODE_MASK (result_mode) >> orig_count);
  5525.       
  5526.   /* Do the remainder of the processing in RESULT_MODE.  */
  5527.   x = gen_lowpart_for_combine (result_mode, x);
  5528.  
  5529.   /* If COMPLEMENT_P is set, we have to complement X before doing the outer
  5530.      operation.  */
  5531.   if (complement_p)
  5532.     x = gen_unary (NOT, result_mode, x);
  5533.  
  5534.   if (outer_op != NIL)
  5535.     {
  5536.       if (GET_MODE_BITSIZE (result_mode) < HOST_BITS_PER_INT)
  5537.     outer_const &= GET_MODE_MASK (result_mode);
  5538.  
  5539.       if (outer_op == AND)
  5540.     x = simplify_and_const_int (0, result_mode, x, outer_const);
  5541.       else if (outer_op == SET)
  5542.     /* This means that we have determined that the result is
  5543.        equivalent to a constant.  This should be rare.  */
  5544.     x = gen_rtx (CONST_INT, VOIDmode, outer_const);
  5545.       else
  5546.     x = gen_binary (outer_op, result_mode, x,
  5547.             gen_rtx (CONST_INT, VOIDmode, outer_const));
  5548.     }
  5549.  
  5550.   return x;
  5551. }  
  5552.  
  5553. /* Like recog, but we receive the address of a pointer to a new pattern.
  5554.    We try to match the rtx that the pointer points to.
  5555.    If that fails, we may try to modify or replace the pattern,
  5556.    storing the replacement into the same pointer object.
  5557.  
  5558.    Modifications include deletion or addition of CLOBBERs.
  5559.  
  5560.    PNOTES is a pointer to a location where any REG_UNUSED notes added for
  5561.    the CLOBBERs are placed.
  5562.  
  5563.    The value is the final insn code from the pattern ultimately matched,
  5564.    or -1.  */
  5565.  
  5566. static int
  5567. recog_for_combine (pnewpat, insn, pnotes)
  5568.      rtx *pnewpat;
  5569.      rtx insn;
  5570.      rtx *pnotes;
  5571. {
  5572.   register rtx pat = *pnewpat;
  5573.   int insn_code_number;
  5574.   int num_clobbers_to_add = 0;
  5575.   int i;
  5576.   rtx notes = 0;
  5577.  
  5578.   /* Is the result of combination a valid instruction?  */
  5579.   insn_code_number = recog (pat, insn, &num_clobbers_to_add);
  5580.  
  5581.   /* If it isn't, there is the possibility that we previously had an insn
  5582.      that clobbered some register as a side effect, but the combined
  5583.      insn doesn't need to do that.  So try once more without the clobbers
  5584.      unless this represents an ASM insn.  */
  5585.  
  5586.   if (insn_code_number < 0 && ! check_asm_operands (pat)
  5587.       && GET_CODE (pat) == PARALLEL)
  5588.     {
  5589.       int pos;
  5590.  
  5591.       for (pos = 0, i = 0; i < XVECLEN (pat, 0); i++)
  5592.     if (GET_CODE (XVECEXP (pat, 0, i)) != CLOBBER)
  5593.       {
  5594.         if (i != pos)
  5595.           SUBST (XVECEXP (pat, 0, pos), XVECEXP (pat, 0, i));
  5596.         pos++;
  5597.       }
  5598.  
  5599.       SUBST_INT (XVECLEN (pat, 0), pos);
  5600.  
  5601.       if (pos == 1)
  5602.     pat = XVECEXP (pat, 0, 0);
  5603.  
  5604.       insn_code_number = recog (pat, insn, &num_clobbers_to_add);
  5605.     }
  5606.  
  5607.   /* If we had any clobbers to add, make a new pattern than contains
  5608.      them.  Then check to make sure that all of them are dead.  */
  5609.   if (num_clobbers_to_add)
  5610.     {
  5611.       rtx newpat = gen_rtx (PARALLEL, VOIDmode,
  5612.                 gen_rtvec (GET_CODE (pat) == PARALLEL
  5613.                        ? XVECLEN (pat, 0) + num_clobbers_to_add
  5614.                        : num_clobbers_to_add + 1));
  5615.  
  5616.       if (GET_CODE (pat) == PARALLEL)
  5617.     for (i = 0; i < XVECLEN (pat, 0); i++)
  5618.       XVECEXP (newpat, 0, i) = XVECEXP (pat, 0, i);
  5619.       else
  5620.     XVECEXP (newpat, 0, 0) = pat;
  5621.  
  5622.       add_clobbers (newpat, insn_code_number);
  5623.  
  5624.       for (i = XVECLEN (newpat, 0) - num_clobbers_to_add;
  5625.        i < XVECLEN (newpat, 0); i++)
  5626.     {
  5627.       if (GET_CODE (XEXP (XVECEXP (newpat, 0, i), 0)) == REG
  5628.           && ! reg_dead_at_p (XEXP (XVECEXP (newpat, 0, i), 0), insn))
  5629.         return -1;
  5630.       notes = gen_rtx (EXPR_LIST, REG_UNUSED,
  5631.                XEXP (XVECEXP (newpat, 0, i), 0), notes);
  5632.     }
  5633.       pat = newpat;
  5634.     }
  5635.  
  5636.   *pnewpat = pat;
  5637.   *pnotes = notes;
  5638.  
  5639.   return insn_code_number;
  5640. }
  5641.  
  5642. /* Like gen_lowpart but for use by combine.  In combine it is not possible
  5643.    to create any new pseudoregs.  However, it is safe to create
  5644.    invalid memory addresses, because combine will try to recognize
  5645.    them and all they will do is make the combine attempt fail.
  5646.  
  5647.    If for some reason this cannot do its job, an rtx
  5648.    (clobber (const_int 0)) is returned.
  5649.    An insn containing that will not be recognized.  */
  5650.  
  5651. #undef gen_lowpart
  5652.  
  5653. static rtx
  5654. gen_lowpart_for_combine (mode, x)
  5655.      enum machine_mode mode;
  5656.      register rtx x;
  5657. {
  5658.   rtx result;
  5659.  
  5660.   if (GET_MODE (x) == mode)
  5661.     return x;
  5662.  
  5663.   if (GET_MODE_SIZE (mode) > UNITS_PER_WORD)
  5664.     return gen_rtx (CLOBBER, GET_MODE (x), const0_rtx);
  5665.  
  5666.   /* X might be a paradoxical (subreg (mem)).  In that case, gen_lowpart
  5667.      won't know what to do.  So we will strip off the SUBREG here and
  5668.      process normally.  */
  5669.   if (GET_CODE (x) == SUBREG && GET_CODE (SUBREG_REG (x)) == MEM)
  5670.     {
  5671.       x = SUBREG_REG (x);
  5672.       if (GET_MODE (x) == mode)
  5673.     return x;
  5674.     }
  5675.  
  5676.   result = gen_lowpart_common (mode, x);
  5677.   if (result)
  5678.     return result;
  5679.  
  5680.   if (GET_CODE (x) == MEM)
  5681.     {
  5682.       register int offset = 0;
  5683.       rtx new;
  5684.  
  5685.       /* Refuse to work on a volatile memory ref or one with a mode-dependent
  5686.      address.  */
  5687.       if (MEM_VOLATILE_P (x) || mode_dependent_address_p (XEXP (x, 0)))
  5688.     return gen_rtx (CLOBBER, GET_MODE (x), const0_rtx);
  5689.  
  5690.       /* If we want to refer to something bigger than the original memref,
  5691.      generate a perverse subreg instead.  That will force a reload
  5692.      of the original memref X.  */
  5693.       if (GET_MODE_SIZE (GET_MODE (x)) < GET_MODE_SIZE (mode))
  5694.     return gen_rtx (SUBREG, mode, x, 0);
  5695.  
  5696. #if WORDS_BIG_ENDIAN
  5697.       offset = (max (GET_MODE_SIZE (GET_MODE (x)), UNITS_PER_WORD)
  5698.         - max (GET_MODE_SIZE (mode), UNITS_PER_WORD));
  5699. #endif
  5700. #if BYTES_BIG_ENDIAN
  5701.       /* Adjust the address so that the address-after-the-data
  5702.      is unchanged.  */
  5703.       offset -= (min (UNITS_PER_WORD, GET_MODE_SIZE (mode))
  5704.          - min (UNITS_PER_WORD, GET_MODE_SIZE (GET_MODE (x))));
  5705. #endif
  5706.       new = gen_rtx (MEM, mode, plus_constant (XEXP (x, 0), offset));
  5707.       RTX_UNCHANGING_P (new) = RTX_UNCHANGING_P (x);
  5708.       MEM_VOLATILE_P (new) = MEM_VOLATILE_P (x);
  5709.       MEM_IN_STRUCT_P (new) = MEM_IN_STRUCT_P (x);
  5710.       return new;
  5711.     }
  5712.  
  5713.   /* If X is a comparison operator, rewrite it in a new mode.  This
  5714.      probably won't match, but may allow further simplifications.  */
  5715.   else if (GET_RTX_CLASS (GET_CODE (x)) == '<')
  5716.     return gen_rtx_combine (GET_CODE (x), mode, XEXP (x, 0), XEXP (x, 1));
  5717.  
  5718.   /* If we couldn't simplify X any other way, just enclose it in a
  5719.      SUBREG.  Normally, this SUBREG won't match, but some patterns may
  5720.      include and explicit SUBREG or we may simplify it further in combine.  */
  5721.   else
  5722.     return gen_rtx (SUBREG, mode, x, 0);
  5723. }
  5724.  
  5725. /* Make an rtx expression.  This is a subset of gen_rtx and only supports
  5726.    expressions of 1, 2, or 3 operands, each of which are rtx expressions.
  5727.  
  5728.    If the identical expression was previously in the insn (in the undobuf),
  5729.    it will be returned.  Only if it is not found will a new expression
  5730.    be made.  */
  5731.  
  5732. /*VARARGS2*/
  5733. static rtx
  5734. gen_rtx_combine (va_alist)
  5735.      va_dcl
  5736. {
  5737.   va_list p;
  5738.   enum rtx_code code;
  5739.   enum machine_mode mode;
  5740.   int n_args;
  5741.   rtx args[3];
  5742.   int i, j;
  5743.   char *fmt;
  5744.   rtx rt;
  5745.  
  5746.   va_start (p);
  5747.   code = va_arg (p, enum rtx_code);
  5748.   mode = va_arg (p, enum machine_mode);
  5749.   n_args = GET_RTX_LENGTH (code);
  5750.   fmt = GET_RTX_FORMAT (code);
  5751.  
  5752.   if (n_args == 0 || n_args > 3)
  5753.     abort ();
  5754.  
  5755.   /* Get each arg and verify that it is supposed to be an expression.  */
  5756.   for (j = 0; j < n_args; j++)
  5757.     {
  5758.       if (*fmt++ != 'e')
  5759.     abort ();
  5760.  
  5761.       args[j] = va_arg (p, rtx);
  5762.     }
  5763.  
  5764.   /* See if this is in undobuf.  Be sure we don't use objects that came
  5765.      from another insn; this could produce circular rtl structures.  */
  5766.  
  5767.   for (i = previous_num_undos; i < undobuf.num_undo; i++)
  5768.     if (!undobuf.undo[i].is_int
  5769.     && GET_CODE (undobuf.undo[i].old_contents) == code
  5770.     && GET_MODE (undobuf.undo[i].old_contents) == mode)
  5771.       {
  5772.     for (j = 0; j < n_args; j++)
  5773.       if (XEXP (undobuf.undo[i].old_contents, j) != args[j])
  5774.         break;
  5775.  
  5776.     if (j == n_args)
  5777.       return undobuf.undo[i].old_contents;
  5778.       }
  5779.  
  5780.   /* Otherwise make a new rtx.  We know we have 1, 2, or 3 args.
  5781.      Use rtx_alloc instead of gen_rtx because it's faster on RISC.  */
  5782.   rt = rtx_alloc (code);
  5783.   PUT_MODE (rt, mode);
  5784.   XEXP (rt, 0) = args[0];
  5785.   if (n_args > 1)
  5786.     {
  5787.       XEXP (rt, 1) = args[1];
  5788.       if (n_args > 2)
  5789.     XEXP (rt, 2) = args[2];
  5790.     }
  5791.   return rt;
  5792. }
  5793.  
  5794. /* These routines make binary and unary operations by first seeing if they
  5795.    fold; if not, a new expression is allocated.  */
  5796.  
  5797. static rtx
  5798. gen_binary (code, mode, op0, op1)
  5799.      enum rtx_code code;
  5800.      enum machine_mode mode;
  5801.      rtx op0, op1;
  5802. {
  5803.   rtx result = simplify_binary_operation (code, mode, op0, op1);
  5804.  
  5805.   if (result)
  5806.     return result;
  5807.  
  5808.   /* Put complex operands first and constants second.  */
  5809.   if (GET_RTX_CLASS (code) == 'c'
  5810.       && ((CONSTANT_P (op0) && GET_CODE (op1) != CONST_INT)
  5811.       || (GET_RTX_CLASS (GET_CODE (op0)) == 'o'
  5812.           && GET_RTX_CLASS (GET_CODE (op1)) != 'o')
  5813.       || (GET_CODE (op0) == SUBREG
  5814.           && GET_RTX_CLASS (GET_CODE (SUBREG_REG (op0))) == 'o'
  5815.           && GET_RTX_CLASS (GET_CODE (op1)) != 'o')))
  5816.     return gen_rtx_combine (code, mode, op1, op0);
  5817.  
  5818.   return gen_rtx_combine (code, mode, op0, op1);
  5819. }
  5820.  
  5821. static rtx
  5822. gen_unary (code, mode, op0)
  5823.      enum rtx_code code;
  5824.      enum machine_mode mode;
  5825.      rtx op0;
  5826. {
  5827.   rtx result = simplify_unary_operation (code, mode, op0, mode);
  5828.  
  5829.   if (result)
  5830.     return result;
  5831.  
  5832.   return gen_rtx_combine (code, mode, op0);
  5833. }
  5834.  
  5835. /* Simplify a comparison between *POP0 and *POP1 where CODE is the
  5836.    comparison code that will be tested.
  5837.  
  5838.    The result is a possibly different comparison code to use.  *POP0 and
  5839.    *POP1 may be updated.
  5840.  
  5841.    It is possible that we might detect that a comparison is either always
  5842.    true or always false.  However, we do not perform general constant
  5843.    folding in combine, so this knowlege isn't useful.  Such tautologies
  5844.    should have been detected earlier.  Hence we ignore all such cases.  */
  5845.  
  5846. static enum rtx_code
  5847. simplify_comparison (code, pop0, pop1)
  5848.      enum rtx_code code;
  5849.      rtx *pop0;
  5850.      rtx *pop1;
  5851. {
  5852.   rtx op0 = *pop0;
  5853.   rtx op1 = *pop1;
  5854.   rtx tem, tem1;
  5855.   int i;
  5856.   enum machine_mode mode, tmode;
  5857.  
  5858.   /* Try a few ways of applying the same transformation to both operands.  */
  5859.   while (1)
  5860.     {
  5861.       /* If both operands are the same constant shift, see if we can ignore the
  5862.      shift.  We can if the shift is a rotate or if the bits shifted out of
  5863.      this shift are not significant for either input and if the type of
  5864.      comparison is compatible with the shift.  */
  5865.       if (GET_CODE (op0) == GET_CODE (op1)
  5866.       && GET_MODE_BITSIZE (GET_MODE (op0)) <= HOST_BITS_PER_INT
  5867.       && ((GET_CODE (op0) == ROTATE && (code == NE || code == EQ))
  5868.           || ((GET_CODE (op0) == LSHIFTRT
  5869.            || GET_CODE (op0) == ASHIFT || GET_CODE (op0) == LSHIFT)
  5870.           && (code != GT && code != LT && code != GE && code != LE))
  5871.           || (GET_CODE (op0) == ASHIFTRT
  5872.           && (code != GTU && code != LTU
  5873.               && code != GEU && code != GEU)))
  5874.       && GET_CODE (XEXP (op0, 1)) == CONST_INT
  5875.       && INTVAL (XEXP (op0, 1)) >= 0
  5876.       && INTVAL (XEXP (op0, 1)) < HOST_BITS_PER_INT
  5877.       && XEXP (op0, 1) == XEXP (op1, 1))
  5878.     {
  5879.       enum machine_mode mode = GET_MODE (op0);
  5880.       unsigned mask = GET_MODE_MASK (mode);
  5881.       int shift_count = INTVAL (XEXP (op0, 1));
  5882.  
  5883.       if (GET_CODE (op0) == LSHIFTRT || GET_CODE (op0) == ASHIFTRT)
  5884.         mask &= (mask >> shift_count) << shift_count;
  5885.       else if (GET_CODE (op0) == ASHIFT || GET_CODE (op0) == LSHIFT)
  5886.         mask = (mask & (mask << shift_count)) >> shift_count;
  5887.  
  5888.       if ((significant_bits (XEXP (op0, 0), mode) & ~ mask) == 0
  5889.           && (significant_bits (XEXP (op1, 0), mode) & ~ mask) == 0)
  5890.         op0 = XEXP (op0, 0), op1 = XEXP (op1, 0);
  5891.       else
  5892.         break;
  5893.     }
  5894.  
  5895.       /* If both operands are AND's of a paradoxical SUBREG by constant, the
  5896.      SUBREGs are of the same mode, and, in both cases, the AND would
  5897.      be redundant if the comparison was done in the narrower mode,
  5898.      do the comparison in the narrower mode (e.g., we are AND'ing with 1
  5899.      and the operand's significant bits are 0xffffff01; in that case if
  5900.      we only care about QImode, we don't need the AND).  This case occurs
  5901.      if the output mode of an scc insn is not SImode and
  5902.      STORE_FLAG_VALUE == 1 (e.g., the 386).  */
  5903.  
  5904.       else if  (GET_CODE (op0) == AND && GET_CODE (op1) == AND
  5905.         && GET_CODE (XEXP (op0, 1)) == CONST_INT
  5906.         && GET_CODE (XEXP (op1, 1)) == CONST_INT
  5907.         && GET_CODE (XEXP (op0, 0)) == SUBREG
  5908.         && GET_CODE (XEXP (op1, 0)) == SUBREG
  5909.         && (GET_MODE_SIZE (GET_MODE (XEXP (op0, 0)))
  5910.             > GET_MODE_SIZE (GET_MODE (SUBREG_REG (XEXP (op0, 0)))))
  5911.         && (GET_MODE (SUBREG_REG (XEXP (op0, 0)))
  5912.             == GET_MODE (SUBREG_REG (XEXP (op1, 0))))
  5913.         && (significant_bits (SUBREG_REG (XEXP (op0, 0)),
  5914.                       GET_MODE (SUBREG_REG (XEXP (op0, 0))))
  5915.             & ~ INTVAL (XEXP (op0, 1))) == 0
  5916.         && (significant_bits (SUBREG_REG (XEXP (op1, 0)),
  5917.                       GET_MODE (SUBREG_REG (XEXP (op1, 0))))
  5918.             & ~ INTVAL (XEXP (op1, 1))) == 0)
  5919.     {
  5920.       op0 = SUBREG_REG (XEXP (op0, 0));
  5921.       op1 = SUBREG_REG (XEXP (op1, 0));
  5922.     }
  5923.       else
  5924.     break;
  5925.     }
  5926.      
  5927.   /* If the first operand is a constant, swap the operands and adjust the
  5928.      comparison code appropriately.  */
  5929.   if (CONSTANT_P (op0))
  5930.     {
  5931.       tem = op0, op0 = op1, op1 = tem;
  5932.       code = swap_condition (code);
  5933.     }
  5934.  
  5935.   /* We now enter a loop during which we will try to simplify the comparison.
  5936.      For the most part, we only are concerned with comparisons with zero,
  5937.      but some things may really be comparisons with zero but not start
  5938.      out looking that way.  */
  5939.  
  5940.   while (GET_CODE (op1) == CONST_INT)
  5941.     {
  5942.       enum machine_mode mode = GET_MODE (op0);
  5943.       int mode_width = GET_MODE_BITSIZE (mode);
  5944.       unsigned mask = GET_MODE_MASK (mode);
  5945.       int equality_comparison_p;
  5946.       int sign_bit_comparison_p;
  5947.       int unsigned_comparison_p;
  5948.       int const_op;
  5949.  
  5950.       /* We only want to handle integral modes.  This catches VOIDmode,
  5951.      CCmode, and the floating-point modes.  */
  5952.  
  5953.       if (GET_MODE_CLASS (mode) != MODE_INT)
  5954.     break;
  5955.  
  5956.       /* Get the constant we are comparing against and turn off all bits
  5957.      not on in our mode.  */
  5958.       const_op = INTVAL (op1);
  5959.       if (mode_width <= HOST_BITS_PER_INT)
  5960.     const_op &= GET_MODE_MASK (mode);
  5961.  
  5962.       /* If we are comparing against a constant power of two and the value
  5963.      being compared has only that single significant bit (e.g., it was
  5964.      `and'ed with that bit), we can replace this with a comparison
  5965.      with zero.  */
  5966.       if (const_op
  5967.       && (code == EQ || code == NE || code == GE || code == GEU
  5968.           || code == LT || code == LTU)
  5969.       && mode_width <= HOST_BITS_PER_INT
  5970.       && exact_log2 (const_op) >= 0
  5971.       && significant_bits (op0, mode) == const_op)
  5972.     {
  5973.       code = (code == EQ || code == GE || code == GEU ? NE : EQ);
  5974.       op1 = const0_rtx, const_op = 0;
  5975.     }
  5976.  
  5977.       /* Do some canonicalizations based on the comparison code.  We prefer
  5978.      comparisons against zero and then prefer equality comparisons.  */
  5979.  
  5980.       switch (code)
  5981.     {
  5982.     case LT:
  5983.       /* < 1 is equivalent to <= 0 */
  5984.       if (const_op == 1)
  5985.         {
  5986.           op1 = const0_rtx;
  5987.           const_op = 0;
  5988.           code = LE;
  5989.           /* ... fall through to LE case below.  */
  5990.         }
  5991.       else
  5992.         break;
  5993.  
  5994.     case LE:
  5995.       /* <= -1 is equivalent to < 0 */
  5996.       if (op1 == constm1_rtx)
  5997.         op1 = const0_rtx, const_op = 0, code = LT;
  5998.  
  5999.       /* If we are doing a <= 0 comparison on a value known to have
  6000.          a zero sign bit, we can replace this with == 0.  */
  6001.       else if (const_op == 0
  6002.            && mode_width <= HOST_BITS_PER_INT
  6003.            && (significant_bits (op0, mode)
  6004.                & (1 << (mode_width - 1))) == 0)
  6005.         code = EQ;
  6006.       break;
  6007.  
  6008.     case GE:
  6009.       /* >= 1 is equivalent to > 0. */
  6010.       if (const_op == 1)
  6011.         {
  6012.           op1 = const0_rtx;
  6013.           const_op = 0;
  6014.           code = GT;
  6015.           /* ... fall through to GT below.  */
  6016.         }
  6017.       else
  6018.         break;
  6019.  
  6020.     case GT:
  6021.       /* > -1 is equivalent to >= 0.  */
  6022.       if (op1 == constm1_rtx)
  6023.         op1 = const0_rtx, const_op = 0, code = GE;
  6024.  
  6025.       /* If we are doing a > 0 comparison on a value known to have
  6026.          a zero sign bit, we can replace this with != 0.  */
  6027.       else if (const_op == 0
  6028.            && mode_width <= HOST_BITS_PER_INT
  6029.            && (significant_bits (op0, mode)
  6030.                & (1 << (mode_width - 1))) == 0)
  6031.         code = NE;
  6032.       break;
  6033.  
  6034.     case GEU:
  6035.       /* unsigned >= 1 is equivalent to != 0 */
  6036.       if (const_op == 1)
  6037.         op1 = const0_rtx, const_op = 0, code = NE;
  6038.       break;
  6039.  
  6040.     case LTU:
  6041.       /* unsigned < 1 is equivalent to == 0 */
  6042.       if (const_op == 1)
  6043.         op1 = const0_rtx, const_op = 0, code = EQ;
  6044.       break;
  6045.  
  6046.     case LEU:
  6047.       /* unsigned <= 0 is equivalent to == 0 */
  6048.       if (const_op == 0)
  6049.         code = EQ;
  6050.       break;
  6051.  
  6052.     case GTU:
  6053.       /* unsigned > 0 is equivalent to != 0 */
  6054.       if (const_op == 0)
  6055.         code = NE;
  6056.       break;
  6057.     }
  6058.  
  6059.       /* Compute some predicates to simplify code below.  */
  6060.  
  6061.       equality_comparison_p = (code == EQ || code == NE);
  6062.       sign_bit_comparison_p = (code == LT || code == GE);
  6063.       unsigned_comparison_p = (code == LTU || code == LEU || code == GTU
  6064.                    || code == LEU);
  6065.  
  6066.       /* Now try cases based on the opcode of OP0.  If none of the cases
  6067.      does a "continue", we exit this loop immediately after the
  6068.      switch.  */
  6069.  
  6070.       switch (GET_CODE (op0))
  6071.     {
  6072.     case ZERO_EXTRACT:
  6073.       /* If we are extracting a single bit from a variable position in
  6074.          a constant that has only a single bit set and are comparing it
  6075.          with zero, we can convert this into an equality comparison 
  6076.          between the position and the location of the single bit.  We can't
  6077.          do this if bit endian and we don't have an extzv since we then
  6078.          can't know what mode to use for the endianness adjustment.  */
  6079.  
  6080. #if ! BITS_BIG_ENDIAN || defined (HAVE_extzv)
  6081.       if (GET_CODE (XEXP (op0, 0)) == CONST_INT
  6082.           && XEXP (op0, 1) == const1_rtx
  6083.           && equality_comparison_p && const_op == 0
  6084.           && (i = exact_log2 (INTVAL (XEXP (op0, 0)))) >= 0)
  6085.         {
  6086. #if BITS_BIG_ENDIAN
  6087.           i = (GET_MODE_BITSIZE
  6088.            (insn_operand_mode[(int) CODE_FOR_extzv][1]) - 1 - i);
  6089. #endif
  6090.  
  6091.           op0 = XEXP (op0, 2);
  6092.           op1 = gen_rtx (CONST_INT, VOIDmode, i);
  6093.           const_op = i;
  6094.  
  6095.           /* Result is nonzero iff shift count is equal to I.  */
  6096.           code = reverse_condition (code);
  6097.           continue;
  6098.         }
  6099. #endif
  6100.  
  6101.       /* ... fall through ... */
  6102.  
  6103.     case SIGN_EXTRACT:
  6104.       tem = expand_compound_operation (op0);
  6105.       if (tem != op0)
  6106.         {
  6107.           op0 = tem;
  6108.           continue;
  6109.         }
  6110.       break;
  6111.  
  6112.     case NOT:
  6113.       /* If testing for equality, we can take the NOT of the constant.  */
  6114.       if (equality_comparison_p
  6115.           && (tem = simplify_unary_operation (NOT, mode, op1, mode)) != 0)
  6116.         {
  6117.           op0 = XEXP (op0, 0);
  6118.           op1 = tem;
  6119.           continue;
  6120.         }
  6121.       break;
  6122.  
  6123.     case NEG:
  6124.       /* If testing for equality, we can take the NEG of the constant.  */
  6125.       if (equality_comparison_p
  6126.           && (tem = simplify_unary_operation (NEG, mode, op1, mode)) != 0)
  6127.         {
  6128.           op0 = XEXP (op0, 0);
  6129.           op1 = tem;
  6130.           continue;
  6131.         }
  6132.  
  6133.       /* When X is ABS or is known positive,
  6134.          (neg X) is < 0 if and only if X != 0.  */
  6135.  
  6136.       if (const_op == 0 && sign_bit_comparison_p
  6137.           && (GET_CODE (XEXP (op0, 0)) == ABS
  6138.           || (mode_width <= HOST_BITS_PER_INT
  6139.               && (significant_bits (XEXP (op0, 0), mode)
  6140.               & (1 << (mode_width - 1))) == 0)))
  6141.         {
  6142.           op0 = XEXP (op0, 0);
  6143.           code = (code == LT ? NE : EQ);
  6144.           continue;
  6145.         }
  6146.  
  6147.       /* If we have NEG of something that is the result of a
  6148.          SIGN_EXTEND, SIGN_EXTRACT, or ASHIFTRT, we know that the
  6149.          two high-order bits must be the same and hence that
  6150.          "(-a) < 0" is equivalent to "a > 0".  Otherwise, we can't
  6151.          do this.  */
  6152.       if (GET_CODE (XEXP (op0, 0)) == SIGN_EXTEND
  6153.           || (GET_CODE (XEXP (op0, 0)) == SIGN_EXTRACT
  6154.           && GET_CODE (XEXP (XEXP (op0, 0), 1)) == CONST_INT
  6155.           && (INTVAL (XEXP (XEXP (op0, 0), 1))
  6156.               < GET_MODE_BITSIZE (GET_MODE (XEXP (XEXP (op0, 0), 0)))))
  6157.           || (GET_CODE (XEXP (op0, 0)) == ASHIFTRT
  6158.           && GET_CODE (XEXP (XEXP (op0, 0), 1)) == CONST_INT
  6159.           && XEXP (XEXP (op0, 0), 1) != const0_rtx)
  6160.           || ((tem = get_last_value (XEXP (op0, 0))) != 0
  6161.           && (GET_CODE (tem) == SIGN_EXTEND
  6162.               || (GET_CODE (tem) == SIGN_EXTRACT
  6163.               && GET_CODE (XEXP (tem, 1)) == CONST_INT
  6164.               && (INTVAL (XEXP (tem, 1))
  6165.                   < GET_MODE_BITSIZE (GET_MODE (XEXP (tem, 0)))))
  6166.               || (GET_CODE (tem) == ASHIFTRT
  6167.               && GET_CODE (XEXP (tem, 1)) == CONST_INT
  6168.               && XEXP (tem, 1) != const0_rtx))))
  6169.         {
  6170.           op0 = XEXP (op0, 0);
  6171.           code = swap_condition (code);
  6172.           continue;
  6173.         }
  6174.       break;
  6175.  
  6176.     case ROTATE:
  6177.       /* If we are testing equality and our count is a constant, we
  6178.          can perform the inverse operation on our RHS.  */
  6179.       if (equality_comparison_p && GET_CODE (XEXP (op0, 1)) == CONST_INT
  6180.           && (tem = simplify_binary_operation (ROTATERT, mode,
  6181.                            op1, XEXP (op0, 1))) != 0)
  6182.         {
  6183.           op0 = XEXP (op0, 0);
  6184.           op1 = tem;
  6185.           continue;
  6186.         }
  6187.  
  6188.       /* If we are doing a < 0 or >= 0 comparison, it means we are testing
  6189.          a particular bit.  Convert it to an AND of a constant of that
  6190.          bit.  This will be converted into a ZERO_EXTRACT.  */
  6191.       if (const_op == 0 && sign_bit_comparison_p
  6192.           && GET_CODE (XEXP (op0, 1)) == CONST_INT
  6193.           && mode_width <= HOST_BITS_PER_INT)
  6194.         {
  6195.           op0 = simplify_and_const_int (0, mode, XEXP (op0, 0),
  6196.                         1 << (mode_width - 1
  6197.                           - INTVAL (XEXP (op0, 1))));
  6198.           code = (code == LT ? NE : EQ);
  6199.           continue;
  6200.         }
  6201.  
  6202.       /* ... fall through ... */
  6203.  
  6204.     case ABS:
  6205.       /* ABS is ignorable inside an equality comparison with zero.  */
  6206.       if (const_op == 0 && equality_comparison_p)
  6207.         {
  6208.           op0 = XEXP (op0, 0);
  6209.           continue;
  6210.         }
  6211.       break;
  6212.       
  6213.  
  6214.     case SIGN_EXTEND:
  6215.       /* Can simplify (compare (zero/sign_extend FOO) CONST)
  6216.          to (compare FOO CONST) if CONST fits in FOO's mode and we 
  6217.          are either testing inequality or have an unsigned comparison
  6218.          with ZERO_EXTEND or a signed comparison with SIGN_EXTEND.  */
  6219.       if (! unsigned_comparison_p
  6220.           && (GET_MODE_BITSIZE (GET_MODE (XEXP (op0, 0)))
  6221.           <= HOST_BITS_PER_INT)
  6222.           && ((unsigned) const_op
  6223.           < (1 << GET_MODE_BITSIZE (GET_MODE (XEXP (op0, 0)))) - 1))
  6224.         {
  6225.           op0 = XEXP (op0, 0);
  6226.           continue;
  6227.         }
  6228.       break;
  6229.  
  6230.     case SUBREG:
  6231.       /* If the inner mode is smaller and we are extracting the low
  6232.          part, we can treat the SUBREG as if it were a ZERO_EXTEND.  */
  6233.       if (! subreg_lowpart_p (op0)
  6234.           || GET_MODE_BITSIZE (GET_MODE (SUBREG_REG (op0))) >= mode_width)
  6235.         break;
  6236.  
  6237.       /* ... fall through ... */
  6238.  
  6239.     case ZERO_EXTEND:
  6240.       if ((unsigned_comparison_p || equality_comparison_p)
  6241.           && (GET_MODE_BITSIZE (GET_MODE (XEXP (op0, 0)))
  6242.           <= HOST_BITS_PER_INT)
  6243.           && ((unsigned) const_op
  6244.           < (1 << GET_MODE_BITSIZE (GET_MODE (XEXP (op0, 0))))))
  6245.         {
  6246.           op0 = XEXP (op0, 0);
  6247.           continue;
  6248.         }
  6249.       break;
  6250.  
  6251.     case PLUS:
  6252.       /* (eq (plus X C1) C2) -> (eq X (minus C2 C1))  */
  6253.       if (equality_comparison_p && GET_CODE (XEXP (op0, 1)) == CONST_INT
  6254.           && (tem = simplify_binary_operation (MINUS, mode, op1,
  6255.                            XEXP (op0, 1))) != 0)
  6256.         {
  6257.           op0 = XEXP (op0, 0);
  6258.           op1 = tem;
  6259.           continue;
  6260.         }
  6261.       break;
  6262.  
  6263.     case MINUS:
  6264.       /* (minus (abs X) (const_int 1)) is < 0 if and only if X == 0.  */
  6265.       if (const_op == 0 && XEXP (op0, 1) == const1_rtx
  6266.           && GET_CODE (XEXP (op0, 0)) == ABS && sign_bit_comparison_p)
  6267.         {
  6268.           op0 = XEXP (XEXP (op0, 0), 0);
  6269.           code = (code == LT ? EQ : NE);
  6270.           continue;
  6271.         }
  6272.       
  6273.       /* Don't convert (compare (minus A B) (const_int 0)) to (compare A B)
  6274.          because doing so would mess up some patterns on some machines and
  6275.          also complicate the test above.  */
  6276.       break;
  6277.  
  6278.     case XOR:
  6279.       /* (eq (xor A B) C) -> (eq A (xor B C)).  This is a simplification
  6280.          if C is zero or B is a constant.  */
  6281.       if (equality_comparison_p
  6282.           && (tem = simplify_binary_operation (XOR, mode, op1,
  6283.                            XEXP (op0, 1))) != 0)
  6284.         {
  6285.           op0 = XEXP (op0, 0);
  6286.           op1 = tem;
  6287.           continue;
  6288.         }
  6289.       break;
  6290.  
  6291.     case EQ:  case NE:
  6292.     case LT:  case LTU:  case LE:  case LEU:
  6293.     case GT:  case GTU:  case GE:  case GEU:
  6294.       /* We can't do anything if OP0 is a condition code value, rather
  6295.          than an actual data value.  */
  6296.       if (const_op != 0
  6297. #ifdef HAVE_cc0
  6298.           || XEXP (op0, 0) == cc0_rtx
  6299. #endif
  6300.           || GET_MODE_CLASS (GET_MODE (XEXP (op0, 0))) == MODE_CC)
  6301.         break;
  6302.  
  6303.       /* Get the two operands being compared.  */
  6304.       if (GET_CODE (XEXP (op0, 0)) == COMPARE)
  6305.         tem = XEXP (XEXP (op0, 0), 0), tem1 = XEXP (XEXP (op0, 0), 1);
  6306.       else
  6307.         tem = XEXP (op0, 0), tem1 = XEXP (op0, 1);
  6308.  
  6309.       /* Check for the cases where we simply want the result of the
  6310.          earlier test or the opposite of that result.  */
  6311.       if (code == NE
  6312.           || (code == EQ && reversible_comparison_p (op0))
  6313.           || (GET_MODE_BITSIZE (GET_MODE (op0)) <= HOST_BITS_PER_INT
  6314.           && (STORE_FLAG_VALUE
  6315.               & (1 << (GET_MODE_BITSIZE (GET_MODE (op0)) - 1)))
  6316.           && (code == LT
  6317.               || (code == GE && reversible_comparison_p (op0)))))
  6318.         {
  6319.           code = (code == LT || code == NE
  6320.               ? GET_CODE (op0) : reverse_condition (GET_CODE (op0)));
  6321.           op0 = tem, op1 = tem1;
  6322.           continue;
  6323.         }
  6324.       break;
  6325.  
  6326.     case AND:
  6327.       /* Convert (and (xshift 1 X) Y) to (and (lshiftrt Y X) 1).  This
  6328.          will be converted to a ZERO_EXTRACT later.  */
  6329.       if (const_op == 0 && equality_comparison_p
  6330.           && (GET_CODE (XEXP (op0, 0)) == ASHIFT
  6331.           || GET_CODE (XEXP (op0, 0)) == LSHIFT)
  6332.           && XEXP (XEXP (op0, 0), 0) == const1_rtx)
  6333.         {
  6334.           op0 = simplify_and_const_int
  6335.         (op0, mode, gen_rtx_combine (LSHIFTRT, mode,
  6336.                          XEXP (op0, 1),
  6337.                          XEXP (XEXP (op0, 0), 1)),
  6338.          1);
  6339.           continue;
  6340.         }
  6341.  
  6342.       /* If we are comparing (and (lshiftrt X C1) C2) for equality with
  6343.          zero and X is a comparison and C1 and C2 describe only bits set
  6344.          in STORE_FLAG_VALUE, we can compare with X.  */
  6345.       if (const_op == 0 && equality_comparison_p
  6346.           && mode_width <= HOST_BITS_PER_INT
  6347.           && GET_CODE (XEXP (op0, 1)) == CONST_INT
  6348.           && GET_CODE (XEXP (op0, 0)) == LSHIFTRT
  6349.           && GET_CODE (XEXP (XEXP (op0, 0), 1)) == CONST_INT
  6350.           && INTVAL (XEXP (XEXP (op0, 0), 1)) >= 0
  6351.           && INTVAL (XEXP (XEXP (op0, 0), 1)) < HOST_BITS_PER_INT)
  6352.         {
  6353.           mask = ((INTVAL (XEXP (op0, 1)) & GET_MODE_MASK (mode))
  6354.               << INTVAL (XEXP (XEXP (op0, 0), 1)));
  6355.           if ((~ STORE_FLAG_VALUE & mask) == 0
  6356.           && (GET_RTX_CLASS (GET_CODE (XEXP (XEXP (op0, 0), 0))) == '<'
  6357.               || ((tem = get_last_value (XEXP (XEXP (op0, 0), 0))) != 0
  6358.               && GET_RTX_CLASS (GET_CODE (tem)) == '<')))
  6359.         {
  6360.           op0 = XEXP (XEXP (op0, 0), 0);
  6361.           continue;
  6362.         }
  6363.         }
  6364.  
  6365.       /* If we are doing an equality comparison of an AND of a bit equal
  6366.          to the sign bit, replace this with a LT or GE comparison of
  6367.          the underlying value.  */
  6368.       if (equality_comparison_p
  6369.           && const_op == 0
  6370.           && GET_CODE (XEXP (op0, 1)) == CONST_INT
  6371.           && mode_width <= HOST_BITS_PER_INT
  6372.           && ((INTVAL (XEXP (op0, 1)) & GET_MODE_MASK (mode))
  6373.           == 1 << (mode_width - 1)))
  6374.         {
  6375.           op0 = XEXP (op0, 0);
  6376.           code = (code == EQ ? GE : LT);
  6377.           continue;
  6378.         }
  6379.  
  6380.       /* If this AND operation is really a ZERO_EXTEND from a narrower
  6381.          mode, the constant fits within that mode, and this is either an
  6382.          equality or unsigned comparison, try to do this comparison in
  6383.          the narrower mode.  */
  6384.       if ((equality_comparison_p || unsigned_comparison_p)
  6385.           && GET_CODE (XEXP (op0, 1)) == CONST_INT
  6386.           && (i = exact_log2 ((INTVAL (XEXP (op0, 1))
  6387.                    & GET_MODE_MASK (mode))
  6388.                   + 1)) >= 0
  6389.           && const_op >> i == 0
  6390.           && (tmode = mode_for_size (i, MODE_INT, 1)) != BLKmode)
  6391.         {
  6392.           op0 = gen_lowpart_for_combine (tmode, XEXP (op0, 0));
  6393.           continue;
  6394.         }
  6395.       break;
  6396.  
  6397.     case ASHIFT:
  6398.     case LSHIFT:
  6399.       /* If we have (compare (xshift FOO N) (const_int C)) and
  6400.          the high order N bits of FOO (N+1 if an inequality comparison)
  6401.          are not significant, we can do this by comparing FOO with C
  6402.          shifted right N bits so long as the low-order N bits of C are
  6403.          zero.  */
  6404.       if (GET_CODE (XEXP (op0, 1)) == CONST_INT
  6405.           && INTVAL (XEXP (op0, 1)) >= 0
  6406.           && INTVAL (XEXP (op0, 1)) < HOST_BITS_PER_INT
  6407.           && (const_op &  ~ ((1 << INTVAL (XEXP (op0, 1))) - 1)) == 0
  6408.           && mode_width <= HOST_BITS_PER_INT
  6409.           && (significant_bits (XEXP (op0, 0), mode)
  6410.           & ~ (mask >> (INTVAL (XEXP (op0, 1))
  6411.                 + ! equality_comparison_p))) == 0)
  6412.         {
  6413.           const_op >>= INTVAL (XEXP (op0, 1));
  6414.           op1 = gen_rtx (CONST_INT, VOIDmode, const_op);
  6415.           op0 = XEXP (op0, 0);
  6416.           continue;
  6417.         }
  6418.  
  6419.       /* If we are doing an LT or GE comparison, it means we are testing
  6420.          a particular bit.  Convert it to the appropriate AND.  */
  6421.       if (const_op == 0 && sign_bit_comparison_p
  6422.           && GET_CODE (XEXP (op0, 1)) == CONST_INT
  6423.           && mode_width <= HOST_BITS_PER_INT)
  6424.         {
  6425.           op0 = simplify_and_const_int (0, mode, XEXP (op0, 0),
  6426.                         1 << ( mode_width - 1
  6427.                           - INTVAL (XEXP (op0, 1))));
  6428.           code = (code == LT ? NE : EQ);
  6429.           continue;
  6430.         }
  6431.       break;
  6432.  
  6433.     case ASHIFTRT:
  6434.       /* If OP0 is a sign extension and CODE is not an unsigned comparison,
  6435.          do the comparison in a narrower mode.  */
  6436.       if (! unsigned_comparison_p
  6437.           && GET_CODE (XEXP (op0, 1)) == CONST_INT
  6438.           && GET_CODE (XEXP (op0, 0)) == ASHIFT
  6439.           && XEXP (op0, 1) == XEXP (XEXP (op0, 0), 1)
  6440.           && (tmode = mode_for_size (mode_width - INTVAL (XEXP (op0, 1)),
  6441.                      MODE_INT, 1)) != VOIDmode
  6442.           && ((unsigned) const_op <= GET_MODE_MASK (tmode)
  6443.           || (unsigned) - const_op <= GET_MODE_MASK (tmode)))
  6444.         {
  6445.           op0 = gen_lowpart_for_combine (tmode, XEXP (XEXP (op0, 0), 0));
  6446.           continue;
  6447.         }
  6448.  
  6449.       /* ... fall through ... */
  6450.     case LSHIFTRT:
  6451.       /* If we have (compare (xshiftrt FOO N) (const_int C)) and
  6452.          the low order N bits of FOO are not significant, we can do this
  6453.          by comparing FOO with C shifted left N bits so long as no
  6454.          overflow occurs.  */
  6455.       if (GET_CODE (XEXP (op0, 1)) == CONST_INT
  6456.           && INTVAL (XEXP (op0, 1)) >= 0
  6457.           && INTVAL (XEXP (op0, 1)) < HOST_BITS_PER_INT
  6458.           && mode_width <= HOST_BITS_PER_INT
  6459.           && (significant_bits (XEXP (op0, 0), mode)
  6460.           & ((1 << INTVAL (XEXP (op0, 1))) - 1)) == 0
  6461.           && (const_op == 0
  6462.           || (floor_log2 (const_op) + INTVAL (XEXP (op0, 1))
  6463.               < mode_width)))
  6464.         {
  6465.           const_op <<= INTVAL (XEXP (op0, 1));
  6466.           op1 = gen_rtx (CONST_INT, VOIDmode, const_op);
  6467.           op0 = XEXP (op0, 0);
  6468.           continue;
  6469.         }
  6470.  
  6471.       /* If we are using this shift to extract just the sign bit, we
  6472.          can replace this with an LT or GE comparison.  */
  6473.       if (const_op == 0
  6474.           && (equality_comparison_p || sign_bit_comparison_p)
  6475.           && GET_CODE (XEXP (op0, 1)) == CONST_INT
  6476.           && INTVAL (XEXP (op0, 1)) == mode_width - 1)
  6477.         {
  6478.           op0 = XEXP (op0, 0);
  6479.           code = (code == NE || code == GT ? LT : GE);
  6480.           continue;
  6481.         }
  6482.       break;
  6483.     }
  6484.  
  6485.       break;
  6486.     }
  6487.  
  6488.   /* Now make any compound operations involved in this comparison.  Then,
  6489.      check for an outmost SUBREG on OP0 that isn't doing anything or is
  6490.      paradoxical.  The latter case can only occur when it is known that the
  6491.      "extra" bits will be zero.  Therefore, it is safe to remove the SUBREG.
  6492.      We can never remove a SUBREG for a non-equality comparison because the
  6493.      sign bit is in a different place in the underlying object.  */
  6494.  
  6495.   op0 = make_compound_operation (op0, op1 == const0_rtx ? COMPARE : SET);
  6496.   op1 = make_compound_operation (op1, SET);
  6497.  
  6498.   if (GET_CODE (op0) == SUBREG && subreg_lowpart_p (op0)
  6499.       && GET_MODE_CLASS (GET_MODE (op0)) == MODE_INT
  6500.       && (code == NE || code == EQ)
  6501.       && ((GET_MODE_SIZE (GET_MODE (op0))
  6502.        > GET_MODE_SIZE (GET_MODE (SUBREG_REG (op0))))
  6503.       || (GET_MODE_BITSIZE (GET_MODE (op0)) <= HOST_BITS_PER_INT
  6504.           && (significant_bits (SUBREG_REG (op0),
  6505.                     GET_MODE (SUBREG_REG (op0)))
  6506.           & ~ GET_MODE_MASK (GET_MODE (op0))) == 0)))
  6507.     {
  6508.       op0 = SUBREG_REG (op0);
  6509.       op1 = gen_lowpart_for_combine (GET_MODE (op0), op1);
  6510.     }
  6511.  
  6512.   /* We now do the opposite procedure: Some machines don't have compare
  6513.      insns in all modes.  If OP0's mode is an integer mode smaller than a
  6514.      word and we can't do a compare in that mode, see if there is a larger
  6515.      mode for which we can do the compare and where the only significant
  6516.      bits in OP0 and OP1 are those in the narrower mode.  We can do
  6517.      this if this is an equality comparison, in which case we can
  6518.      merely widen the operation, or if we are testing the sign bit, in
  6519.      which case we can explicitly put in the test.  */
  6520.  
  6521.   mode = GET_MODE (op0);
  6522.   if (mode != VOIDmode && GET_MODE_CLASS (mode) == MODE_INT
  6523.       && GET_MODE_SIZE (mode) < UNITS_PER_WORD
  6524.       && cmp_optab->handlers[(int) mode].insn_code == CODE_FOR_nothing)
  6525.     for (tmode = GET_MODE_WIDER_MODE (mode);
  6526.      tmode != VOIDmode && GET_MODE_BITSIZE (tmode) <= HOST_BITS_PER_INT;
  6527.      tmode = GET_MODE_WIDER_MODE (tmode))
  6528.       if (cmp_optab->handlers[(int) tmode].insn_code != CODE_FOR_nothing
  6529.       && (significant_bits (op0, tmode) & ~ GET_MODE_MASK (mode)) == 0
  6530.       && (significant_bits (op1, tmode) & ~ GET_MODE_MASK (mode)) == 0
  6531.       && (code == EQ || code == NE
  6532.           || (op1 == const0_rtx && (code == LT || code == GE)
  6533.           && GET_MODE_BITSIZE (mode) <= HOST_BITS_PER_INT)))
  6534.     {
  6535.       op0 = gen_lowpart_for_combine (tmode, op0);
  6536.       op1 = gen_lowpart_for_combine (tmode, op1);
  6537.  
  6538.       if (code == LT || code == GE)
  6539.         {
  6540.           op0 = gen_binary (AND, tmode, op0,
  6541.                 gen_rtx (CONST_INT, VOIDmode,
  6542.                      1 << (GET_MODE_BITSIZE (mode) - 1)));
  6543.           code = (code == LT) ? NE : EQ;
  6544.         }
  6545.  
  6546.       break;
  6547.     }
  6548.  
  6549.   *pop0 = op0;
  6550.   *pop1 = op1;
  6551.  
  6552.   return code;
  6553. }
  6554.  
  6555. /* Return 1 if we know that X, a comparison operation, is not operating
  6556.    on a floating-point value or is EQ or NE, meaning that we can safely
  6557.    reverse it.  */
  6558.  
  6559. static int
  6560. reversible_comparison_p (x)
  6561.      rtx x;
  6562. {
  6563.   if (TARGET_FLOAT_FORMAT != IEEE_FLOAT_FORMAT
  6564.       || GET_CODE (x) == NE || GET_CODE (x) == EQ)
  6565.     return 1;
  6566.  
  6567.   switch (GET_MODE_CLASS (GET_MODE (XEXP (x, 0))))
  6568.     {
  6569.     case MODE_INT:
  6570.       return 1;
  6571.  
  6572.     case MODE_CC:
  6573.       x = get_last_value (XEXP (x, 0));
  6574.       return (x && GET_CODE (x) == COMPARE
  6575.           && GET_MODE_CLASS (GET_MODE (XEXP (x, 0))) == MODE_INT);
  6576.     }
  6577.  
  6578.   return 0;
  6579. }
  6580.  
  6581. /* Utility function for following routine.  Called when X is part of a value
  6582.    being stored into reg_last_set_value.  Sets reg_last_set_table_tick
  6583.    for each register mentioned.  Similar to mention_regs in cse.c  */
  6584.  
  6585. static void
  6586. update_table_tick (x)
  6587.      rtx x;
  6588. {
  6589.   register enum rtx_code code = GET_CODE (x);
  6590.   register char *fmt = GET_RTX_FORMAT (code);
  6591.   register int i;
  6592.  
  6593.   if (code == REG)
  6594.     {
  6595.       int regno = REGNO (x);
  6596.       int endregno = regno + (regno < FIRST_PSEUDO_REGISTER
  6597.                   ? HARD_REGNO_NREGS (regno, GET_MODE (x)) : 1);
  6598.  
  6599.       for (i = regno; i < endregno; i++)
  6600.     reg_last_set_table_tick[i] = label_tick;
  6601.  
  6602.       return;
  6603.     }
  6604.   
  6605.   for (i = GET_RTX_LENGTH (code) - 1; i >= 0; i--)
  6606.     /* Note that we can't have an "E" in values stored; see
  6607.        get_last_value_validate.  */
  6608.     if (fmt[i] == 'e')
  6609.       update_table_tick (XEXP (x, i));
  6610. }
  6611.  
  6612. /* Record that REG is set to VALUE in insn INSN.  If VALUE is zero, we
  6613.    are saying that the register is clobbered and we no longer know its
  6614.    value.  If INSN is zero, don't update reg_last_set; this call is normally
  6615.    done with VALUE also zero to invalidate the register.  */
  6616.  
  6617. static void
  6618. record_value_for_reg (reg, insn, value)
  6619.      rtx reg;
  6620.      rtx insn;
  6621.      rtx value;
  6622. {
  6623.   int regno = REGNO (reg);
  6624.   int endregno = regno + (regno < FIRST_PSEUDO_REGISTER
  6625.               ? HARD_REGNO_NREGS (regno, GET_MODE (reg)) : 1);
  6626.   int i;
  6627.  
  6628.   /* If VALUE contains REG and we have a previous value for REG, substitute
  6629.      the previous value.  */
  6630.   if (value && insn && reg_mentioned_p (reg, value))
  6631.     {
  6632.       rtx tem;
  6633.  
  6634.       /* Set things up so get_last_value is allowed to see anything set up to
  6635.      our insn.  */
  6636.       subst_low_cuid = INSN_CUID (insn);
  6637.       tem = get_last_value (reg);      
  6638.  
  6639.       if (tem)
  6640.     value = replace_rtx (copy_rtx (value), reg, tem);
  6641.     }
  6642.  
  6643.   /* For each register modified, show we don't know its value, that
  6644.      its value has been updated, and that we don't know the location of
  6645.      the death of the register.  */
  6646.   for (i = regno; i < endregno; i ++)
  6647.     {
  6648.       if (insn)
  6649.     reg_last_set[i] = insn;
  6650.       reg_last_set_value[i] = 0;
  6651.       reg_last_death[i] = 0;
  6652.     }
  6653.  
  6654.   /* Mark registers that are being referenced in this value.  */
  6655.   if (value)
  6656.     update_table_tick (value);
  6657.  
  6658.   /* Now update the status of each register being set.
  6659.      If someone is using this register in this block, set this register
  6660.      to invalid since we will get confused between the two lives in this
  6661.      basic block.  This makes using this register always invalid.  In cse, we
  6662.      scan the table to invalidate all entries using this register, but this
  6663.      is too much work for us.  */
  6664.  
  6665.   for (i = regno; i < endregno; i++)
  6666.     {
  6667.       reg_last_set_label[i] = label_tick;
  6668.       if (value && reg_last_set_table_tick[i] == label_tick)
  6669.     reg_last_set_invalid[i] = 1;
  6670.       else
  6671.     reg_last_set_invalid[i] = 0;
  6672.     }
  6673.  
  6674.   /* The value being assigned might refer to X (like in "x++;").  In that
  6675.      case, we must replace it with (clobber (const_int 0)) to prevent
  6676.      infinite loops.  */
  6677.   if (value && ! get_last_value_validate (&value,
  6678.                       reg_last_set_label[regno], 0))
  6679.     {
  6680.       value = copy_rtx (value);
  6681.       if (! get_last_value_validate (&value, reg_last_set_label[regno], 1))
  6682.     value = 0;
  6683.     }
  6684.  
  6685.   /* For the main register being modified, update the value.  */
  6686.   reg_last_set_value[regno] = value;
  6687.  
  6688. }
  6689.  
  6690. /* Used for communication between the following two routines.  */
  6691. static rtx record_dead_insn;
  6692.  
  6693. /* Called via note_stores from record_dead_and_set_regs to handle one
  6694.    SET or CLOBBER in an insn.  */
  6695.  
  6696. static void
  6697. record_dead_and_set_regs_1 (dest, setter)
  6698.      rtx dest, setter;
  6699. {
  6700.   if (GET_CODE (dest) == REG)
  6701.     {
  6702.       /* If we are setting the whole register, we know its value.  Otherwise
  6703.      show that we don't know the value.  We can handle SUBREG in
  6704.      some cases.  */
  6705.       if (GET_CODE (setter) == SET && dest == SET_DEST (setter))
  6706.     record_value_for_reg (dest, record_dead_insn, SET_SRC (setter));
  6707.       else if (GET_CODE (setter) == SET
  6708.            && GET_CODE (SET_DEST (setter)) == SUBREG
  6709.            && SUBREG_REG (SET_DEST (setter)) == dest
  6710.            && subreg_lowpart_p (SET_DEST (setter)))
  6711.     record_value_for_reg
  6712.       (dest, record_dead_insn,
  6713.        gen_lowpart_for_combine (GET_MODE (SET_DEST (setter)),
  6714.                     SET_SRC (setter)));
  6715.       else
  6716.     record_value_for_reg (dest, record_dead_insn, 0);
  6717.     }
  6718.   else if (GET_CODE (dest) == MEM
  6719.        /* Ignore pushes, they clobber nothing.  */
  6720.        && ! push_operand (dest, GET_MODE (dest)))
  6721.     mem_last_set = INSN_CUID (record_dead_insn);
  6722. }
  6723.  
  6724. /* Update the records of when each REG was most recently set or killed
  6725.    for the things done by INSN.  This is the last thing done in processing
  6726.    INSN in the combiner loop.
  6727.  
  6728.    We update reg_last_set, reg_last_set_value, reg_last_death, and also the
  6729.    similar information mem_last_set (which insn most recently modified memory)
  6730.    and last_call_cuid (which insn was the most recent subroutine call).  */
  6731.  
  6732. static void
  6733. record_dead_and_set_regs (insn)
  6734.      rtx insn;
  6735. {
  6736.   register rtx link;
  6737.   for (link = REG_NOTES (insn); link; link = XEXP (link, 1))
  6738.     {
  6739.       if (REG_NOTE_KIND (link) == REG_DEAD)
  6740.     reg_last_death[REGNO (XEXP (link, 0))] = insn;
  6741.       else if (REG_NOTE_KIND (link) == REG_INC)
  6742.     record_value_for_reg (XEXP (link, 0), insn, 0);
  6743.     }
  6744.  
  6745.   if (GET_CODE (insn) == CALL_INSN)
  6746.     last_call_cuid = mem_last_set = INSN_CUID (insn);
  6747.  
  6748.   record_dead_insn = insn;
  6749.   note_stores (PATTERN (insn), record_dead_and_set_regs_1);
  6750. }
  6751.  
  6752. /* Utility routine for the following function.  Verify that all the registers
  6753.    mentioned in *LOC are valid when *LOC was part of a value set when
  6754.    label_tick == TICK.  Return 0 if some are not.
  6755.  
  6756.    If REPLACE is non-zero, replace the invalid reference with
  6757.    (clobber (const_int 0)) and return 1.  This replacement is useful because
  6758.    we often can get useful information about the form of a value (e.g., if
  6759.    it was produced by a shift that always produces -1 or 0) even though
  6760.    we don't know exactly what registers it was produced from.  */
  6761.  
  6762. static int
  6763. get_last_value_validate (loc, tick, replace)
  6764.      rtx *loc;
  6765.      int tick;
  6766.      int replace;
  6767. {
  6768.   rtx x = *loc;
  6769.   char *fmt = GET_RTX_FORMAT (GET_CODE (x));
  6770.   int len = GET_RTX_LENGTH (GET_CODE (x));
  6771.   int i;
  6772.  
  6773.   if (GET_CODE (x) == REG)
  6774.     {
  6775.       int regno = REGNO (x);
  6776.       int endregno = regno + (regno < FIRST_PSEUDO_REGISTER
  6777.                   ? HARD_REGNO_NREGS (regno, GET_MODE (x)) : 1);
  6778.       int j;
  6779.  
  6780.       for (j = regno; j < endregno; j++)
  6781.     if (reg_last_set_invalid[j]
  6782.         /* If this is a pseudo-register that was only set once, it is
  6783.            always valid.  */
  6784.         || (! (regno >= FIRST_PSEUDO_REGISTER && reg_n_sets[regno] == 1)
  6785.         && reg_last_set_label[j] > tick))
  6786.       {
  6787.         if (replace)
  6788.           *loc = gen_rtx (CLOBBER, GET_MODE (x), const0_rtx);
  6789.         return replace;
  6790.       }
  6791.  
  6792.       return 1;
  6793.     }
  6794.  
  6795.   for (i = 0; i < len; i++)
  6796.     if ((fmt[i] == 'e'
  6797.      && get_last_value_validate (&XEXP (x, i), tick, replace) == 0)
  6798.     /* Don't bother with these.  They shouldn't occur anyway.  */
  6799.     || fmt[i] == 'E')
  6800.       return 0;
  6801.  
  6802.   /* If we haven't found a reason for it to be invalid, it is valid.  */
  6803.   return 1;
  6804. }
  6805.  
  6806. /* Get the last value assigned to X, if known.  Some registers
  6807.    in the value may be replaced with (clobber (const_int 0)) if their value
  6808.    is known longer known reliably.  */
  6809.  
  6810. static rtx
  6811. get_last_value (x)
  6812.      rtx x;
  6813. {
  6814.   int regno;
  6815.   rtx value;
  6816.  
  6817.   /* If this is a a SUBREG, get the value of its operand and then convert it
  6818.      to the desired mode.  */
  6819.   if (GET_CODE (x) == SUBREG
  6820.       && subreg_lowpart_p (x)
  6821.       && (value = get_last_value (SUBREG_REG (x))) != 0)
  6822.     return gen_lowpart_for_combine (GET_MODE (x), value);
  6823.  
  6824.   if (GET_CODE (x) != REG)
  6825.     return 0;
  6826.  
  6827.   regno = REGNO (x);
  6828.   value = reg_last_set_value[regno];
  6829.  
  6830.   /* If we don't have a value, it isn't for this basic block, or if it was
  6831.      set in a later insn that the ones we are processing, return 0.  */
  6832.  
  6833.   if (value == 0
  6834.       || (reg_n_sets[regno] != 1
  6835.       && (reg_last_set_label[regno] != label_tick
  6836.           || INSN_CUID (reg_last_set[regno]) >= subst_low_cuid)))
  6837.     return 0;
  6838.  
  6839.   /* If the value has all its register valid, return it.  */
  6840.   if (get_last_value_validate (&value, reg_last_set_label[regno], 0))
  6841.     return value;
  6842.  
  6843.   /* Otherwise, make a copy and replace any invalid register with
  6844.      (clobber (const_int 0)).  If that fails for some reason, return 0.  */
  6845.  
  6846.   value = copy_rtx (value);
  6847.   if (get_last_value_validate (&value, reg_last_set_label[regno], 1))
  6848.     return value;
  6849.  
  6850.   return 0;
  6851. }
  6852.  
  6853. /* Return nonzero if expression X refers to a REG or to memory
  6854.    that is set in an instruction more recent than FROM_CUID.  */
  6855.  
  6856. static int
  6857. use_crosses_set_p (x, from_cuid)
  6858.      register rtx x;
  6859.      int from_cuid;
  6860. {
  6861.   register char *fmt;
  6862.   register int i;
  6863.   register enum rtx_code code = GET_CODE (x);
  6864.  
  6865.   if (code == REG)
  6866.     {
  6867.       register int regno = REGNO (x);
  6868. #ifdef PUSH_ROUNDING
  6869.       /* Don't allow uses of the stack pointer to be moved,
  6870.      because we don't know whether the move crosses a push insn.  */
  6871.       if (regno == STACK_POINTER_REGNUM)
  6872.     return 1;
  6873. #endif
  6874.       return (reg_last_set[regno]
  6875.           && INSN_CUID (reg_last_set[regno]) > from_cuid);
  6876.     }
  6877.  
  6878.   if (code == MEM && mem_last_set > from_cuid)
  6879.     return 1;
  6880.  
  6881.   fmt = GET_RTX_FORMAT (code);
  6882.  
  6883.   for (i = GET_RTX_LENGTH (code) - 1; i >= 0; i--)
  6884.     {
  6885.       if (fmt[i] == 'E')
  6886.     {
  6887.       register int j;
  6888.       for (j = XVECLEN (x, i) - 1; j >= 0; j--)
  6889.         if (use_crosses_set_p (XVECEXP (x, i, j), from_cuid))
  6890.           return 1;
  6891.     }
  6892.       else if (fmt[i] == 'e'
  6893.            && use_crosses_set_p (XEXP (x, i), from_cuid))
  6894.     return 1;
  6895.     }
  6896.   return 0;
  6897. }
  6898.  
  6899. /* Define three variables used for communication between the following
  6900.    routines.  */
  6901.  
  6902. static int reg_dead_regno, reg_dead_endregno;
  6903. static int reg_dead_flag;
  6904.  
  6905. /* Function called via note_stores from reg_dead_at_p.
  6906.  
  6907.    If DEST is within [reg_dead_rengno, reg_dead_endregno), set 
  6908.    reg_dead_flag to 1 if X is a CLOBBER and to -1 it is a SET.  */
  6909.  
  6910. static void
  6911. reg_dead_at_p_1 (dest, x)
  6912.      rtx dest;
  6913.      rtx x;
  6914. {
  6915.   int regno, endregno;
  6916.  
  6917.   if (GET_CODE (dest) != REG)
  6918.     return;
  6919.  
  6920.   regno = REGNO (dest);
  6921.   endregno = regno + (regno < FIRST_PSEUDO_REGISTER 
  6922.               ? HARD_REGNO_NREGS (regno, GET_MODE (dest)) : 1);
  6923.  
  6924.   if (reg_dead_endregno > regno && reg_dead_regno < endregno)
  6925.     reg_dead_flag = (GET_CODE (x) == CLOBBER) ? 1 : -1;
  6926. }
  6927.  
  6928. /* Return non-zero if REG is known to be dead at INSN.
  6929.  
  6930.    We scan backwards from INSN.  If we hit a REG_DEAD note or a CLOBBER
  6931.    referencing REG, it is dead.  If we hit a SET referencing REG, it is
  6932.    live.  Otherwise, see if it is live or dead at the start of the basic
  6933.    block we are in.  */
  6934.  
  6935. static int
  6936. reg_dead_at_p (reg, insn)
  6937.      rtx reg;
  6938.      rtx insn;
  6939. {
  6940.   int block, i;
  6941.  
  6942.   /* Set variables for reg_dead_at_p_1.  */
  6943.   reg_dead_regno = REGNO (reg);
  6944.   reg_dead_endregno = reg_dead_regno + (reg_dead_regno < FIRST_PSEUDO_REGISTER
  6945.                     ? HARD_REGNO_NREGS (reg_dead_regno,
  6946.                                 GET_MODE (reg))
  6947.                     : 1);
  6948.  
  6949.   reg_dead_flag = 0;
  6950.  
  6951.   /* Scan backwards until we find a REG_DEAD note, SET, CLOBBER, label, or
  6952.      beginning of function.  */
  6953.   for (; insn && GET_CODE (insn) != CODE_LABEL;
  6954.        insn = prev_nonnote_insn (insn))
  6955.     {
  6956.       note_stores (PATTERN (insn), reg_dead_at_p_1);
  6957.       if (reg_dead_flag)
  6958.     return reg_dead_flag == 1 ? 1 : 0;
  6959.  
  6960.       if (find_regno_note (insn, REG_DEAD, reg_dead_regno))
  6961.     return 1;
  6962.     }
  6963.  
  6964.   /* Get the basic block number that we were in.  */
  6965.   if (insn == 0)
  6966.     block = 0;
  6967.   else
  6968.     {
  6969.       for (block = 0; block < n_basic_blocks; block++)
  6970.     if (insn == basic_block_head[block])
  6971.       break;
  6972.  
  6973.       if (block == n_basic_blocks)
  6974.     return 0;
  6975.     }
  6976.  
  6977.   for (i = reg_dead_regno; i < reg_dead_endregno; i++)
  6978.     if (basic_block_live_at_start[block][i / HOST_BITS_PER_INT]
  6979.     & (1 << (i % HOST_BITS_PER_INT)))
  6980.       return 0;
  6981.  
  6982.   return 1;
  6983. }
  6984.  
  6985. /* Remove register number REGNO from the dead registers list of INSN.
  6986.  
  6987.    Return the note used to record the death, if there was one.  */
  6988.  
  6989. rtx
  6990. remove_death (regno, insn)
  6991.      int regno;
  6992.      rtx insn;
  6993. {
  6994.   register rtx note = find_regno_note (insn, REG_DEAD, regno);
  6995.  
  6996.   if (note)
  6997.     remove_note (insn, note);
  6998.  
  6999.   return note;
  7000. }
  7001.  
  7002. /* For each register (hardware or pseudo) used within expression X,
  7003.    if its death is in an instruction with cuid
  7004.    between FROM_CUID (inclusive) and TO_INSN (exclusive),
  7005.    mark it as dead in TO_INSN instead.
  7006.  
  7007.    This is done when X is being merged by combination into TO_INSN.  */
  7008.  
  7009. static void
  7010. move_deaths (x, from_cuid, to_insn)
  7011.      rtx x;
  7012.      int from_cuid;
  7013.      rtx to_insn;
  7014. {
  7015.   register char *fmt;
  7016.   register int len, i;
  7017.   register enum rtx_code code = GET_CODE (x);
  7018.  
  7019.   if (code == REG)
  7020.     {
  7021.       register int regno = REGNO (x);
  7022.       register rtx where_dead = reg_last_death[regno];
  7023.  
  7024.       if (where_dead && INSN_CUID (where_dead) >= from_cuid
  7025.       && INSN_CUID (where_dead) < INSN_CUID (to_insn))
  7026.     {
  7027.       rtx note = remove_death (regno, reg_last_death[regno]);
  7028.  
  7029.       if (! dead_or_set_p (to_insn, x))
  7030.         {
  7031.           /* It is possible for the call above to return 0.  This can occur
  7032.          when reg_last_death points to I2 or I1 that we combined with.
  7033.          In that case make a new note.  */
  7034.           if (note)
  7035.         {
  7036.           XEXP (note, 1) = REG_NOTES (to_insn);
  7037.           REG_NOTES (to_insn) = note;
  7038.         }
  7039.           else
  7040.         REG_NOTES (to_insn) = gen_rtx (EXPR_LIST, REG_DEAD, x,
  7041.                            REG_NOTES (to_insn));
  7042.         }
  7043.       reg_last_death[regno] = to_insn;
  7044.     }
  7045.  
  7046.       return;
  7047.     }
  7048.  
  7049.   else if (GET_CODE (x) == SET)
  7050.     {
  7051.       rtx dest = SET_DEST (x);
  7052.  
  7053.       move_deaths (SET_SRC (x), from_cuid, to_insn);
  7054.  
  7055.       if (GET_CODE (dest) == ZERO_EXTRACT)
  7056.     {
  7057.       move_deaths (XEXP (dest, 1), from_cuid, to_insn);
  7058.       move_deaths (XEXP (dest, 2), from_cuid, to_insn);
  7059.     }
  7060.  
  7061.       while (GET_CODE (dest) == ZERO_EXTRACT || GET_CODE (dest) == SUBREG
  7062.          || GET_CODE (dest) == STRICT_LOW_PART)
  7063.     dest = XEXP (dest, 0);
  7064.  
  7065.       if (GET_CODE (dest) == MEM)
  7066.     move_deaths (XEXP (dest, 0), from_cuid, to_insn);
  7067.       return;
  7068.     }
  7069.  
  7070.   else if (GET_CODE (x) == CLOBBER)
  7071.     return;
  7072.  
  7073.   len = GET_RTX_LENGTH (code);
  7074.   fmt = GET_RTX_FORMAT (code);
  7075.  
  7076.   for (i = 0; i < len; i++)
  7077.     {
  7078.       if (fmt[i] == 'E')
  7079.     {
  7080.       register int j;
  7081.       for (j = XVECLEN (x, i) - 1; j >= 0; j--)
  7082.         move_deaths (XVECEXP (x, i, j), from_cuid, to_insn);
  7083.     }
  7084.       else if (fmt[i] == 'e')
  7085.     move_deaths (XEXP (x, i), from_cuid, to_insn);
  7086.     }
  7087. }
  7088.  
  7089. /* Given a chain of REG_NOTES originally from FROM_INSN, try to place them
  7090.    as appropriate.  I3 and I2 are the insns resulting from the combination
  7091.    insns including FROM (I2 may be zero).
  7092.  
  7093.    ELIM_I2 and ELIM_I1 are either zero or registers that we know will
  7094.    not need REG_DEAD notes because they are being substituted for.  This
  7095.    saves searching in the most common cases.
  7096.  
  7097.    Each note in the list is either ignored or placed on some insns, depending
  7098.    on the type of note.  */
  7099.  
  7100. static void
  7101. distribute_notes (notes, from_insn, i3, i2, elim_i2, elim_i1)
  7102.      rtx notes;
  7103.      rtx from_insn;
  7104.      rtx i3, i2;
  7105.      rtx elim_i2, elim_i1;
  7106. {
  7107.   rtx note, next_note;
  7108.   rtx tem;
  7109.  
  7110.   for (note = notes; note; note = next_note)
  7111.     {
  7112.       rtx place = 0, place2 = 0;
  7113.  
  7114.       /* If this NOTE references a pseudo register, ensure it references
  7115.      the latest copy of that register.  */
  7116.       if (XEXP (note, 0) && GET_CODE (XEXP (note, 0)) == REG
  7117.       && REGNO (XEXP (note, 0)) >= FIRST_PSEUDO_REGISTER)
  7118.     XEXP (note, 0) = regno_reg_rtx[REGNO (XEXP (note, 0))];
  7119.  
  7120.       next_note = XEXP (note, 1);
  7121.       switch (REG_NOTE_KIND (note))
  7122.     {
  7123.     case REG_UNUSED:
  7124.       /* If this register is set or clobbered in I3, put the note there
  7125.          unless there is one already.  */
  7126.       if (reg_set_p (XEXP (note, 0), PATTERN (i3)))
  7127.         {
  7128.           if (! (GET_CODE (XEXP (note, 0)) == REG
  7129.              ? find_regno_note (i3, REG_UNUSED, REGNO (XEXP (note, 0)))
  7130.              : find_reg_note (i3, REG_UNUSED, XEXP (note, 0))))
  7131.         place = i3;
  7132.         }
  7133.       /* Otherwise, if this register is used by I3, then this register
  7134.          now dies here, so we must put a REG_DEAD note here unless there
  7135.          is one already.  */
  7136.       else if (reg_referenced_p (XEXP (note, 0), PATTERN (i3))
  7137.            && ! (GET_CODE (XEXP (note, 0)) == REG
  7138.              ? find_regno_note (i3, REG_DEAD, REGNO (XEXP (note, 0)))
  7139.              : find_reg_note (i3, REG_DEAD, XEXP (note, 0))))
  7140.         {
  7141.           PUT_REG_NOTE_KIND (note, REG_DEAD);
  7142.           place = i3;
  7143.         }
  7144.       break;
  7145.  
  7146.     case REG_EQUAL:
  7147.     case REG_EQUIV:
  7148.     case REG_NONNEG:
  7149.       /* These notes say something about results of an insn.  We can
  7150.          only support them if they used to be on I3 in which case they
  7151.          remain on I3.  Otherwise they are ignored.  */
  7152.       if (from_insn == i3)
  7153.         place = i3;
  7154.       break;
  7155.  
  7156.     case REG_INC:
  7157.     case REG_NO_CONFLICT:
  7158.     case REG_LABEL:
  7159.       /* These notes say something about how a register is used.  They must
  7160.          be present on any use of the register in I2 or I3.  */
  7161.       if (reg_mentioned_p (XEXP (note, 0), PATTERN (i3)))
  7162.         place = i3;
  7163.  
  7164.       if (i2 && reg_mentioned_p (XEXP (note, 0), PATTERN (i2)))
  7165.         {
  7166.           if (place)
  7167.         place2 = i2;
  7168.           else
  7169.         place = i2;
  7170.         }
  7171.       break;
  7172.  
  7173.     case REG_WAS_0:
  7174.       /* It is too much trouble to try to see if this note is still
  7175.          correct in all situations.  It is better to simply delete it.  */
  7176.       break;
  7177.  
  7178.     case REG_RETVAL:
  7179.       /* If the insn previously containing this note still exists,
  7180.          put it back where it was.  Otherwise move it to the previous
  7181.          insn.  Adjust the corresponding REG_LIBCALL note.  */
  7182.       if (GET_CODE (from_insn) != NOTE)
  7183.         place = from_insn;
  7184.       else
  7185.         {
  7186.           tem = find_reg_note (XEXP (note, 0), REG_LIBCALL, 0);
  7187.           place = prev_real_insn (from_insn);
  7188.           if (tem && place)
  7189.         XEXP (tem, 0) = place;
  7190.         }
  7191.       break;
  7192.  
  7193.     case REG_LIBCALL:
  7194.       /* This is handled similarly to REG_RETVAL.  */
  7195.       if (GET_CODE (from_insn) != NOTE)
  7196.         place = from_insn;
  7197.       else
  7198.         {
  7199.           tem = find_reg_note (XEXP (note, 0), REG_RETVAL, 0);
  7200.           place = next_real_insn (from_insn);
  7201.           if (tem && place)
  7202.         XEXP (tem, 0) = place;
  7203.         }
  7204.       break;
  7205.  
  7206.     case REG_DEAD:
  7207.       /* If the register is used as an input in I3, it dies there.
  7208.          Similarly for I2, if it is non-zero.
  7209.  
  7210.          If the register is not used as an input in either I3 or I2
  7211.          and it is not one of the registers we were supposed to eliminate,
  7212.          it means that we have somehow eliminated an additional register
  7213.          from a computation.  For example, we might have had A & B where
  7214.          we discover that B will always be zero.  In this case we will
  7215.          eliminate the reference to A.  If A died in that operation, we
  7216.          must search to see if we can find a previous use of A.  */
  7217.  
  7218.       if (reg_referenced_p (XEXP (note, 0), PATTERN (i3)))
  7219.         place = i3;
  7220.       else if (i2 && reg_referenced_p (XEXP (note, 0), PATTERN (i2)))
  7221.         place = i2;
  7222.  
  7223.       if (XEXP (note, 0) == elim_i2 || XEXP (note, 0) == elim_i1)
  7224.         break;
  7225.  
  7226.       if (place == 0)
  7227.         for (tem = prev_nonnote_insn (i3);
  7228.          tem && (GET_CODE (tem) == INSN
  7229.              || GET_CODE (tem) == CALL_INSN);
  7230.          tem = prev_nonnote_insn (tem))
  7231.           if (reg_mentioned_p (XEXP (note, 0), PATTERN (tem)))
  7232.         {
  7233.           place = tem;
  7234.  
  7235.           /* If the register is being set here, convert this to
  7236.              a REG_UNUSED note instead.  */
  7237.           if (reg_set_p (XEXP (note, 0), PATTERN (tem)))
  7238.             {
  7239.               PUT_REG_NOTE_KIND (note, REG_UNUSED);
  7240.  
  7241.               /*  If there is already a REG_UNUSED note here, then
  7242.               clear PLACE, so that we don't add a duplicate
  7243.               REG_UNUSED note.  */
  7244.               if (find_regno_note (place, REG_UNUSED,
  7245.                        REGNO (XEXP (note, 0))))
  7246.             place = 0;
  7247.             }
  7248.           break;
  7249.         }
  7250.  
  7251.       /* If the register is set or already dead at PLACE, we needn't do
  7252.          anything with this note if it is still a REG_DEAD note.  Note 
  7253.          that we cannot use `dead_or_set_p' here since we don't want
  7254.          to place a REG_DEAD note if the register even partially changed,
  7255.          while `dead_or_set_p' looks for the case where it is completely
  7256.          replaced.  */
  7257.  
  7258.       if (place
  7259.           && REG_NOTE_KIND (note) == REG_DEAD
  7260.           && (find_regno_note (place, REG_DEAD, REGNO (XEXP (note, 0)))
  7261.           || reg_set_p (XEXP (note, 0), PATTERN (place))))
  7262.         {
  7263.           int regno = REGNO (XEXP (note, 0));
  7264.  
  7265.           /* Unless the register previously died in PLACE, clear
  7266.          reg_last_death.  */
  7267.           if (reg_last_death[regno] != place)
  7268.         reg_last_death[regno] = 0;
  7269.           place = 0;
  7270.         }
  7271.       break;
  7272.  
  7273.     default:
  7274.       /* Any other notes should not be present at this point in the
  7275.          compilation.  */
  7276.       abort ();
  7277.     }
  7278.  
  7279.       if (place)
  7280.     {
  7281.       XEXP (note, 1) = REG_NOTES (place);
  7282.       REG_NOTES (place) = note;
  7283.     }
  7284.  
  7285.       if (place2)
  7286.     REG_NOTES (place2) = gen_rtx (GET_CODE (note), REG_NOTE_KIND (note),
  7287.                       XEXP (note, 0), REG_NOTES (place2));
  7288.     }
  7289. }
  7290.  
  7291. /* Similarly to above, distribute LOG_LINKS.
  7292.    I3 and I2 are the insns resulting from the combination
  7293.    insns including FROM (I2 may be zero).
  7294.  
  7295.    ALL_ADJACENT is non-zero if the combiner is dealing with a consecutive
  7296.    group of insns.  This means that we can't have an earlier use of a
  7297.    register than in the insns we are manipulating.  */
  7298.  
  7299. static void
  7300. distribute_links (links, i3, i2, all_adjacent)
  7301.      rtx links;
  7302.      rtx i3, i2;
  7303.      int all_adjacent;
  7304. {
  7305.   rtx link, next_link;
  7306.  
  7307.   for (link = links; link; link = next_link)
  7308.     {
  7309.       rtx place = 0;
  7310.       rtx set;
  7311.  
  7312.       next_link = XEXP (link, 1);
  7313.  
  7314.       /* If the insn that this link point to is a NOTE or isn't a single
  7315.      set, ignore it.  In the latter case, it isn't clear what we
  7316.      can do other than ignore the link, since we can't tell which 
  7317.      register it was for.  Such links wouldn't be used by combine
  7318.      anyway.  */
  7319.       if (GET_CODE (XEXP (link, 0)) == NOTE
  7320.       || (set = single_set (XEXP (link, 0))) == 0)
  7321.     continue;
  7322.  
  7323.       /* If all the insns were adjacent, unless this was a link to I2,
  7324.      the link goes to whichever of I2 and I3 uses the register first.  */
  7325.       if (all_adjacent)
  7326.     {
  7327.       if (i2 && XEXP (link, 0) != i2
  7328.           && reg_mentioned_p (SET_DEST (set), PATTERN (i2)))
  7329.         place = i2;
  7330.       else if (reg_mentioned_p (SET_DEST (set), PATTERN (i3)))
  7331.         place = i3;
  7332.     }
  7333.       else
  7334.     {
  7335.       rtx insn;
  7336.  
  7337.       /* We have to search for the first insn to use the destination
  7338.          of SET.  LINK should be placed on that insn.  */
  7339.       for (insn = next_nonnote_insn (XEXP (link, 0));
  7340.            insn && INSN_CUID (insn) <= INSN_CUID (i3);
  7341.            insn = next_nonnote_insn (insn))
  7342.         if (GET_RTX_CLASS (GET_CODE (insn)) == 'i'
  7343.         && reg_mentioned_p (SET_DEST (set), PATTERN (insn)))
  7344.           {
  7345.         place = insn;
  7346.         break;
  7347.           }
  7348.     }
  7349.  
  7350.       /* If we found a place to put the link, place it there unless there
  7351.      is already a link to the same insn as LINK at that point.  */
  7352.  
  7353.       if (place)
  7354.     {
  7355.       rtx link2;
  7356.  
  7357.       for (link2 = LOG_LINKS (place); link2; link2 = XEXP (link2, 1))
  7358.         if (XEXP (link2, 0) == XEXP (link, 0))
  7359.           break;
  7360.  
  7361.       if (link2 == 0)
  7362.         {
  7363.           XEXP (link, 1) = LOG_LINKS (place);
  7364.           LOG_LINKS (place) = link;
  7365.         }
  7366.     }
  7367.     }
  7368. }
  7369.  
  7370. void
  7371. dump_combine_stats (file)
  7372.      FILE *file;
  7373. {
  7374.   fprintf
  7375.     (file,
  7376.      ";; Combiner statistics: %d attempts, %d substitutions (%d requiring new space),\n;; %d successes.\n\n",
  7377.      combine_attempts, combine_merges, combine_extras, combine_successes);
  7378. }
  7379.  
  7380. void
  7381. dump_combine_total_stats (file)
  7382.      FILE *file;
  7383. {
  7384.   fprintf
  7385.     (file,
  7386.      "\n;; Combiner totals: %d attempts, %d substitutions (%d requiring new space),\n;; %d successes.\n",
  7387.      total_attempts, total_merges, total_extras, total_successes);
  7388. }
  7389.