home *** CD-ROM | disk | FTP | other *** search
/ The Unsorted BBS Collection / thegreatunsorted.tar / thegreatunsorted / programming / misc_programming / post.doc < prev    next >
Text File  |  1988-01-01  |  8KB  |  229 lines
  1. POST - INITIAL RELIABILITY TESTS
  2.  
  3. TEST.01
  4.         80286 PROCESSOR TEST (REAL MODE)
  5. Description
  6.         Verify Flags, Registers, and Conditional Jumps.
  7.         Check for Processor ShutDown (0 to A)
  8.         SHUT0:
  9.  
  10. TEST.02
  11.         ROM CHECKSUM TEST 1
  12. Description
  13.         A Checksum is done for the 32K ROM modules (two) 
  14.         containing POST, BASIC and BIOS.
  15.  
  16. TEST.03
  17.         VERIFY CMOS SHUTDOWN BYTE
  18. Description
  19.         Rolling Bit Written and Verified at Shutdown address.
  20.  
  21. TEST.04
  22.         8254 CHECK TIMER 1 ALL BITS ON
  23. Description
  24.         Set Timer Count
  25.         Check that Timer 1 all bits on
  26.  
  27. TEST.05
  28.         8254 CHECK TIMER 1 ALL BITS OFF
  29. Description
  30.         Set Timer Count
  31.         Check that Timer 1 all bits off.
  32.  
  33. TEST.06
  34.         8237 DMA 0 INITIALIZATION
  35.         CHANNEL REGISTER TEST
  36. Description
  37.         Disable the 8237 DMA Controller 0.
  38.         Write/Read the current DMA 0 address and Word Count Redisters
  39.         for all channels.
  40.  
  41. TEST.07
  42.         8237 DMA 1 INITIALIZATION
  43.         CHANNEL REGISTER TEST
  44. Description
  45.         Disable the 8237 DMA Controller 1.
  46.         Write/Read the current DMA 1 address and Word Count Redisters
  47.         for all channels.
  48.  
  49. TSET.08
  50.         DMA PAGE REGISTER TEST
  51. Description
  52.         Write/Read all Page Registers.
  53.  
  54. TSET.09
  55.         STORAGE REFRESH TEST
  56. Description
  57.         Verify Refresh is occurring.
  58.  
  59. TEST.10
  60.         8042 INTERFACE TEST
  61.         READ CONFIGURATION JUMPERS
  62. Description
  63.         Isuue a self test to the 8042.
  64.         Insure a 55H is received.
  65.         Read Manufacturing and Display Jumpers and Save in MFG_TEST.
  66.  
  67. TEST.11
  68.         BASE 64K READ/WRITE MEMORY TEST
  69. Description
  70.         Write/Read/Verify data patterns AA, 55, FF, 01, and 00 
  71.         to 1st 64K of storage. Verify storage Addressability.
  72.  
  73. TEST.11A
  74.         VERIFY 286 LGDT/SGDT/LIDT/SIDT INSTRUCTIONS
  75. Description
  76.         Load GDT and IDT Registers with AA, 55, 00 and Verify correct.
  77.  
  78. TEST.12
  79.         VERIFY CMOS CHECKSUM/BATTERY OK
  80. Description
  81.         Determine if Config Record can be used for initialization.
  82.  
  83. TEST.13
  84.         PROTECTED MODE TEST AND MEMORY SIZE DETERMINE (0 --> 640K)
  85. Description
  86.         This Routine runs in Protected Mode in order to address all of
  87.         storage. It checks the Machine Status Word (MSW) for Protected Mode
  88.         and the Base Memory Size is determined and saved. Bit 4 of the CMOS
  89.         Diagnostic Status Byte is set if 512K --> 640K memory is installed.
  90.         During a Power Up sequence the Memory Size determine is done with
  91.         Plannar and I/O Parity Checks Disabled. During a Soft RESET the 
  92.         Memory Size Determine will check for Parity Errors.
  93.         SHUT8:
  94.  
  95. TEST.13A
  96.         PROTECTED MODE TEST AND MEMORY SIZE DETERMINE (ABOVE 1024K)
  97. Description
  98.         This routine runs in Protected Mode to address above 1M.
  99.         The Memory Size is Determined and Saved in CMOS.
  100.         During a Power Up sequence the Memory Size determine is done with
  101.         Plannar and I/O Parity Checks Disabled. During a Soft RESET the 
  102.         Memory Size Determine will check for Parity Errors.
  103.         SHUT1:
  104.  
  105. TEST.14
  106.         INITIALIZE AND START CRT CONTROLLER (6845)
  107.         TEST VIDEO READ/WRITE STORAGE
  108. Description
  109.         Reset the Video Enable Signal.
  110.         Select Alphanumeric Mode, 40 * 25, B & W.
  111.         Read/Write Data Patterns to memory. Check Storage Addressability.
  112. ERROR = 1 Long and 2 Short Beeps
  113.  
  114. TEST.15
  115.         SETUP VIDEO DATA ON SCREEN FOR VIDEO LINE TEST
  116. Description
  117.         Enable Video Signal and Set Mode, Display a horizontal bar on screen.
  118.  
  119. TEST.16
  120.         CRT INTERFACE LINES TEST
  121. Description
  122.         Sense ON/OFF Transition of the Video Enable and  
  123.         Horizontal SYNC Lines.
  124.  
  125. TEST.17
  126.         8259 INTERRUPT CONTROLLER TEST
  127. Description
  128.         Read/Write the Interrupt Mask Register (IMR) with all ones and zeros.
  129.         Enable System Interrupt. Mask Device Interrupts Off. 
  130.         Check for Hot Interrupts (Unexpected).
  131.  
  132. TEST.18
  133.         8254 TIMER CHECKOUT
  134. Description
  135.         Verify that the System Timer (0) doesn't count too fast or too slow.
  136.  
  137. TEST.19
  138.         ADDITIONAL READ/WRITE STORAGE TEST (MUST RUN IN PROTECTED MODE)
  139. Description
  140.         Write/Read Data Patterns to any Read/Write Storage after the 1st 64K.
  141.         Storage Addressability is checked.
  142.  
  143.         SHUT3: Memory Error Reporting (R/W Memroy or Parity Errors)
  144.  
  145. TEST.20
  146.         ADDITIONAL PROTECTED (VIRTUAL MODE) TEST
  147. Description
  148.         The Processor is put in Protected Mode and the following functions
  149.         are verified
  150.  
  151.         1.Verify Protected Mode
  152.           The Machine Status is check for Virtual Mode.
  153.         2.Programmed Interrupt Test
  154.           An Programmed Interrupt 32 is issued and verified.
  155.         3.Exception Interrupt 13 Test
  156.           A Descriptor Segment Limit is set to zero and a write to that
  157.           Segment is attempted and Exception 13 is expected and verified.
  158.         4.LDT/SDT LTR/STR Test
  159.           Load LDT Register and Verify correct.
  160.           Load TASK Register and Verify correct.
  161.           They are verified via the STORE Instruction.
  162.         5.The Control Flags of the 286 for Direction are verified via the
  163.           STD and CLD Commands in Protected Mode.
  164.         6.BOUND Instruction Test (Exception INT 5)
  165.           Create a Signed Array Index within and outside the limits.
  166.           Check that no EXC INT if within limit and that and EXC INT 5 occurs
  167.           if outside the limits.
  168.         7.PUSH ALL POP ALL Test
  169.           Set General Purpose Registers to different values, issue a PUSH ALL,
  170.           Clear the Rigisters then issue a POP ALL and verify correct.
  171.         8.Check the VERR/VERW Instructions
  172.           The Access Byte is set to Read Only then to a Write Only and the
  173.           VERR/VERW Instructions are verified.
  174.         9.Cause an Interrupt 13 via a Write to a Read Only Segment
  175.        10.Verify the ARPL Instruction Functions 
  176.           Set the RPL Field of a Selector RPL and verify that current Selector
  177.           RPL is set correctly.
  178.        11.Verify the LAR Instruction Functions
  179.        12.Verify the LSL Instruction Functions
  180.        13.Low MEG Chip Select Test
  181.  
  182.         SHUT2:
  183.         SHUT7:
  184.         SHUT6:
  185.  
  186. TEST.21
  187.         KEYBOARD TEST
  188. Description
  189.         Reset the Keyboard and Check that Scan Code "AA" is Returned to the
  190.         Processor. Check for Stuck Keys.
  191.  
  192. TSET.22
  193.         CHECK FOR OPTIONAL ROM FROM C800->E000 in 2K BLOCKS
  194. Description
  195.         A Valid Module has "55AA" in the first 2 locations, Length Indicator
  196.         (Length/512) in the 3rd location, and Test/Initial Code Starting in
  197.         the 4th location.
  198. <NOTE:> this routine is after the TEST.23.
  199.  
  200. TEST.23
  201.         DISKETTE ATTACHMENT TEST
  202. Description
  203.         Check if IPL Diskette Drive is attached to System. If attached, verify
  204.         Status of NEC FDC and check Status. Complete System Initialization
  205.         then Pass Control to the Boot Loader Program.
  206.  
  207. BOOTSTRAP - INT 19H
  208.         BOOT STRAP LOADER
  209. Description
  210.         Track 0, Sector 1 is Read into the Boot Location (0:7C00) and 
  211.         Controll is Transferred there.
  212.         If there is a Hardware Error, Control is Transferred to the
  213.         ROM BASIC entry point.
  214. FLOW:
  215.         1.Reset the Disk Parameter Table Vector (INT 1EH)
  216.         2.Clear @BOOT_LOCN (0:7C00)
  217.         3.Load System From Diskette -- CX has Retry Count 4
  218.         4.If read successful and Boot Record is valid,
  219.           then go to @BOOT_LOCN (0:7C00),
  220.           else loop 3.
  221.         5.Attempt Bootstrap from Fixed Disk -- CX has Retry Count 3
  222.         6.If read successful and Boot Record is valid,
  223.           then go to @BOOT_LOCN (0:7C00),
  224.           else loop 5.
  225.         7.INT 18H -- Go to RESIDENT BASIC
  226.         
  227.  
  228.  
  229.