home *** CD-ROM | disk | FTP | other *** search
/ NetNews Offline 2 / NetNews Offline Volume 2.iso / news / comp / sys / amiga / programmer / 6901 < prev    next >
Encoding:
Internet Message Format  |  1996-08-05  |  3.4 KB
  1. Path: informatik.tu-muenchen.de!fischerj
  2. From: fischerj@Informatik.TU-Muenchen.DE (Juergen "Rally" Fischer)
  3. Newsgroups: comp.sys.amiga.programmer
  4. Subject: Re: CHIP RAM speed test resul
  5. Date: 4 Apr 1996 23:05:39 GMT
  6. Organization: Technische Universitaet Muenchen, Germany
  7. Distribution: world
  8. Message-ID: <4k1kk3$i2q@sunsystem5.informatik.tu-muenchen.de>
  9. References: <4j6jv0$1im@serpens.rhein.de> <5827.6659T112T770@mbox.vol.it> <1996Apr2.234528.8971@scala.scala.com>
  10. NNTP-Posting-Host: hphalle5.informatik.tu-muenchen.de
  11. X-Newsreader: TIN [version 1.2 PL2]
  12.  
  13. Dave Haynie (dave.haynie@scala.com) wrote:
  14. : In <5827.6659T112T770@mbox.vol.it>, bizzetti@mbox.vol.it (Fabio Bizzetti) writes:
  15.  
  16. : >As far as I recall my A1200 chipram is 80ns; while it's exploited as if it was
  17. : >only 140ns. The rest of ns is wasted because Alice holds control of everything,
  18. : >and Alice is slower than the CPU.
  19.  
  20. : You don't understand dynamic RAM. The 80ns rating on a DRAM is the row
  21. : address access time. That's usually (depending on the part and the
  22. : memory controller), the fastest that data can be accessed from that
  23. : part. However, DRAM also has a row address precharge time, which is
  24. : usually about 60-80% of the access time. So while you can access a
  25. : word in 80ns from the start of the memory cycle, you can't
  26. : continuously run random access cycles any faster than around 140ns,
  27. : for an 80ns part. 
  28.  
  29. ok, so why my 020 needs _12_ cycles , i.e. _846_ ns (!!!!) to load a
  30. byte/.w/.l from chipmem ?
  31. why AGA got the curious quality that _any_ kind of chipmem acess is
  32. just 2 times slower than it is in fastmem ?
  33. that's unlogic, because any acess should be delayed by a fix amount
  34. of time. but: load 6 -> 12 cycles (difference: 6), store 4 -> 8 cycles
  35. (difference: 4).
  36.  
  37. it's not chipram speed, no offence, but you're imho "hiding" the
  38. true reasons.
  39.  
  40. BTW imho it should cost almost nothing to add a A3000-alike chipmembuffer,
  41. did you do it in walker ? I really hope so. 4 longwords would even
  42. be better for 8plane modi, which seem to be unideal on LORES,
  43. i.e. it blocks a storing cpu more than 2 planes SHRES.
  44.  
  45. : >It would be sufficient to modify the interface   CPU <->chipram<-> Alice.
  46.  
  47. : take it. The chip bus is a synchronous bus, and if you were to burst
  48. : four words out of it for a CPU cycle, you would either need a CPU that
  49. : perfectly aligned with the chip bus timing, or you would need a FIFO
  50. : device to store the fetched data for when CPU could take it.
  51.  
  52. again, beeing no expert at all, I can't stand the feeling that this FIFO
  53. would be just another $0.2 TTLs. again, what about walker ?
  54. I see there's no way for a compatible AGA+ _now_, but adding some TTLs
  55. should really not be that problem for a company.
  56. Am I missing something ?
  57.  
  58. : Alice has a 14MHz bus clock.
  59. And the cpu can start acess in 4 cyle parts (14 mhz cycles) and
  60. store in 8 cycle parts (funny thing).
  61. exact same timings like on OCS.
  62.  
  63. : Oh by the way, "24Mb/sec" means "24 megabits per second". I think you
  64. : mean 24MB/s in all your talk here...
  65.  
  66. please just give us 7mb/sec _copy_ speed in walker.
  67.  
  68. : Dave Haynie          | ex-Commodore Engineering |   for DiskSalv 3 &
  69. : Sr. Systems Engineer |  Hardwired Media Company | "The Deathbed Vigil"
  70. : Scala Inc., US R&D   |    Ki No Kawa Aikido     |     info@iam.com
  71.  
  72. :          "Feeling ... Pretty ... Psyched" -R.E.M.
  73. ------------------------------------------------------------------------
  74.    fischerj@Informatik.TU-Muenchen.DE (Juergen "Rally" Fischer)   =:)
  75.  
  76.  
  77.