home *** CD-ROM | disk | FTP | other *** search
/ NetNews Offline 2 / NetNews Offline Volume 2.iso / news / comp / sys / amiga / programmer / 2247 < prev    next >
Encoding:
Internet Message Format  |  1996-08-05  |  3.2 KB
  1. Path: soap.news.pipex.net!pipex!usenet
  2. From: m.hendry@dial.pipex.com (Mathew Hendry)
  3. Newsgroups: comp.sys.amiga.programmer
  4. Subject: Re: Purpose of RISCiness (was: FWD: Fate of 68080)
  5. Date: Mon, 29 Jan 96 10:26:37
  6. Organization: Private node.
  7. Distribution: world
  8. Message-ID: <19960129.42C4A8.9A02@am174.du.pipex.com>
  9. References: <4e7rhi$4fo@maureen.teleport.com> <4ealme$8fi@hades.datashopper.dk> <9eU-x*Oxf@yaps.rhein.de>
  10. NNTP-Posting-Host: am174.du.pipex.com
  11. X-Newsreader: TIN [AMIGA 1.3 950726BETA PL0]
  12.  
  13. Arno Eigenwillig (arno@yaps.rhein.de) wrote:
  14. : In article <4ealme$8fi@hades.datashopper.dk>, Michael Berg writes:
  15. : 
  16. : > (For the slower readers -- RISC means Reduced Instruction Set, which in
  17. : > turn means the processor has to execute many more instructions than a CISC
  18. : > architecture to achieve the same thing. I don't recall the typical
  19. : > RISC/CISC factor, but it's certainly more than 2).
  20. : 
  21. : Describing it this way neglects the advantages of a RISC architecture:
  22. : Few and uniform opcodes make the CPU simpler, which allows for smaller
  23. : chips, thus higher clock rates (think: heat!) and possibly hard-wired
  24. : CPUs instead of microcode machines. (A microcode processor like any
  25. : 680x0 has a low-level program in it which is directly understood by
  26. : its hardware and interpretes the machine code.)
  27.  
  28. Except that for most modern RISC chips the complexity (in terms of number of
  29. transistors, and hence power consumption) is not much different to that of
  30. current CISC chips. The main difference is the _emphasis_ of that complexity.
  31. Instead of expending design effort (and COST), transistors, and power on every
  32. instruction / addressing mode imaginable, they devote it to optimising the
  33. execution of simpler instructions, through the addition of superscalar
  34. pipelining, larger caches, sophisticated branch prediction logic, optimised
  35. (in terms of speed) floating point and integer maths instructions, etc. etc.
  36.  
  37. The current versions of the DEC Alpha have much larger numbers of transistors
  38. than any CISC CPU (except for the P6, which comes pretty close). Much of this
  39. space is devoted to huge caches and sophisticated pipelining control and
  40. sheduling. The fact that the Alpha is still the fastest production CPU on
  41. Earth is an indication that this is a winning strategy.
  42.  
  43. : Furthermore, simple machine instructions make it easier to construct
  44. : parallelized CPUs, because keeping track of dependancies between
  45. : instructions (which is the main problem with such designs, AFAIK) gets
  46. : easier.
  47.  
  48. Yes, and it also leaves you with more die space with which to implement
  49. this.
  50.  
  51. People also argue that RISC is a bad strategy because it increases RAM
  52. requirements. It does, but the fact is that, in real terms, RAM is not that
  53. expensive these days. A memory-related factor which IS becoming more and more
  54. significant is the ever increasing gap in speed between memory technology and
  55. that of CPUs. Without very expensive static RAM chips (which are subject to
  56. delays anyway if they're off-chip), the RAM just can't keep up. The load /
  57. store architecture of RISC CPUs, coupled with a large number of on-chip
  58. registers and advanced caching, goes a long way towards helping the technology
  59. to escape from this bottleneck.
  60.  
  61. -- Mat.
  62.