home *** CD-ROM | disk | FTP | other *** search
/ NetNews Offline 2 / NetNews Offline Volume 2.iso / news / comp / sys / amiga / programmer / 1172 < prev    next >
Encoding:
Internet Message Format  |  1996-08-05  |  2.7 KB
  1. Path: w255zrz.zrz.TU-Berlin.DE!rawneiha
  2. From: rawneiha@w255zrz.zrz.TU-Berlin.DE (Philipp Boerker)
  3. Newsgroups: comp.sys.amiga.programmer
  4. Subject: Re: TMapping again!
  5. Date: 16 Jan 1996 12:10:28 GMT
  6. Organization: Technical University of Berlin, Germany
  7. Message-ID: <4dg4jk$km@news.cs.tu-berlin.de>
  8. References: <4d0ou6$835@astfgl.idb.hist.no> <Z31Wx*zA0@mkmk.in-chemnitz.de> <4d42di$9e9@maureen.teleport.com> <4d5lvi$emc@brachio.zrz.TU-Berlin.DE> <4d6v0t$3dt@maureen.teleport.com>
  9. NNTP-Posting-Host: w255zrz.zrz.tu-berlin.de
  10. Mime-Version: 1.0
  11. Content-Type: text/plain; charset=iso-8859-1
  12. Content-Transfer-Encoding: 8bit
  13.  
  14. sschaem@teleport.com (Stephan Schaem) writes:
  15.  
  16. >Philipp Boerker (rawneiha@w352zrz.zrz.TU-Berlin.DE) wrote:
  17. >: sschaem@teleport.com (Stephan Schaem) writes:
  18.  
  19. >: >Andre Weissflog (floh@mkmk.in-chemnitz.de) wrote:
  20. >: >: In article <4d0ou6$835@astfgl.idb.hist.no>, Lasse Staff Jensen writes:
  21.  
  22. >: > I think he was mentiontioning this map code:
  23.  
  24. >: >    REPEAT    32
  25. >: >1)    move.b    (a0,d0.w),(a1)+
  26. >: >2)    addx.l    d1,d0
  27. >: >    ENDR
  28.  
  29. >: The example above doesn't work anyway. You always need fraction
  30. >: bits for both x- and y-adder.
  31.  
  32. > AAAAAA..........BBBBBCCCCCCDDDDD
  33.  
  34. > A = x fraction
  35. > B = y integer
  36. > C = y fraction
  37. > D = x integer
  38. > . = zero or more precision for x
  39.  
  40. > as you see the example above work...
  41.  
  42. Yes, I knew that one, but I never tried it because I doubt,
  43. that it will have the accuracy needed. Or can you correct me?
  44.  
  45.  
  46. >: Gee, how am I waiting for the 32 regs of the PPC... 8)
  47.  
  48. > Well, you are trading your nice addressing mode for this,
  49. > no more (offset,base,offset*scale) ;) You will probably need
  50. > an extra register and 3 instruction to emulate this on a ppc.
  51.  
  52. The PPC is fast enough to do some more ops between mem accesses
  53. than 68k...
  54.  
  55.  
  56. > dont know the PPC so I wont go into details :)
  57.  
  58. I do. The PPC isn't as RISC as most people fear. It's true
  59. that there are only four address modes but they are as all
  60. PPC instructions very powerful:
  61.  
  62. load/store register indirect
  63.    this one allows a 16b immeadiate offset (signed)
  64. load/store register indirect with update
  65.    like above, but adds the immeadiate offset to the contents of
  66.    the "address-register"
  67.    this allows for many other address modes like (a0)+ or -(a0)
  68. load/store register indirect indexed
  69.    like move.l (a0,d0.l),d1
  70. load/store register indirect indexed with update
  71.    like the last one but adds contents of "d0" to "a0"
  72.  
  73. Are you missing something?
  74.  
  75.  
  76. > And not all 32 register are for you to play with ...
  77.  
  78. The only registers that have restrictions are:
  79. r0 , not all ops work on that one
  80. r2 (? don't remember exactly) table of contents pointer (TOC)
  81.    like a6 in 68k
  82. r3 (?) stack frame pointer
  83.  
  84.  
  85. Greets,
  86. Phil.
  87. ----------------------------
  88. grond/matrix
  89. rawneiha@sp.zrz.tu-berlin.de
  90. ----------------------------
  91.