home *** CD-ROM | disk | FTP | other *** search
/ OS/2 Shareware BBS: 10 Tools / 10-Tools.zip / ddkx86v1.zip / DDKX86 / BOOK / SRPBASE.INF (.txt) < prev    next >
OS/2 Help File  |  1994-09-12  |  981KB  |  14,234 lines
  1.  
  2. ΓòÉΓòÉΓòÉ 1. About this Document ΓòÉΓòÉΓòÉ
  3.  
  4. Original Signed by Dr. Mark Dean, June 20, 1994 Director, Power Personal 
  5. Systems Architecture 
  6.  
  7. Document Created: June 20, 1994 Next Revision/Review Date: July 1, 1995 
  8.  
  9. THIS DOCUMENT IS AT AN APPROVED VERSION 1.0 LEVEL 
  10.  
  11. The responsibility for using the latest version of this document lies with the 
  12. user of the document.  To verify that you have the latest version, contact 
  13. either Motorola or IBM. Also, verify that your copy is not older than the next 
  14. revision date.  If a new version is available, it should be used and this 
  15. version should be discarded. 
  16.  
  17. LICENSE INFORMATION 
  18.  
  19. Copyright:  To the extent that IBM has a right in the PowerPC Reference 
  20. Platform Specification (including accompanying source code samples), IBM 
  21. authorizes you to copy and distribute this publication (including accompanying 
  22. source code samples) in any form, without payment to IBM, for the purpose of 
  23. developing original publications, code or equipment (except integrated circuit 
  24. processors) which conform to this publication (including accompanying source 
  25. code samples) and for the purpose of using, reproducing, marketing, and 
  26. distributing such original publications, code or equipment (except integrated 
  27. circuit processors). This authorization applies to the content of this 
  28. specification only and not to the referenced material. 
  29.  
  30. In consideration you agree to include on each reproduction of any portion of 
  31. these publications (including accompanying source code samples) or any 
  32. derivative works based thereon that are marketed or distributed to others a 
  33. copyright notice as follows:  "(C) Copyright (your company name), (year).  All 
  34. rights reserved". 
  35.  
  36. You are responsible for payment of any taxes, including personal property 
  37. taxes, resulting from this authorization. If you fail to comply with the above 
  38. terms, your authorization terminates. 
  39.  
  40. Patents: IBM and others may have patents or pending patent applications or 
  41. other intellectual property rights covering the subject matter described 
  42. herein. This document neither grants or implies a license or immunity under any 
  43. IBM or third party patents, patent applications or other intellectual property 
  44. rights other than as expressly provided in the above copyright license. IBM 
  45. assumes no responsibility for any infringement of third party rights resulting 
  46. from your use of the subject matter disclosed in, or from the manufacturing, 
  47. use, lease or sale of products described in, this document. 
  48.  
  49. Licenses under IBM's utility patents in the field of information handling 
  50. systems are available on reasonable and non-discriminatory terms. IBM does not 
  51. grant licenses to its appearance design patents. Direct your licensing 
  52. inquiries in writing to the IBM Director of Licensing, International Business 
  53. Machines Corporation, 208 Harbor Drive - MS#7, Stamford, CT 06904. 
  54.  
  55. Third Edition - Version 1.0 (June 1994) 
  56.  
  57. (c) Copyright International Business Machines Corporation 1994.  All rights 
  58. reserved. 
  59. Note to U.S. Government Users-Documentation related to restricted rights- Use, 
  60. duplication or disclosure is subject to restrictions set forth in GSA ADP 
  61. Schedule Contract with IBM Corp. 
  62.  
  63. NOTICES 
  64.  
  65. The following paragraph does not apply to the United Kingdom or any country 
  66. where such provisions are inconsistent with local law. In such countries, the 
  67. minimum country warranties will apply. 
  68.  
  69. INTERNATIONAL BUSINESS MACHINES CORPORATION PROVIDES THIS PUBLICATION 
  70. (INCLUDING ACCOMPANYING SOURCE CODE EXAMPLES) "AS IS" WITHOUT WARRANTY OF ANY 
  71. KIND, EITHER EXPRESS OR IMPLIED, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED 
  72. WARRANTIES OF MERCHANTABILITY OR FITNESS FOR A PARTICULAR PURPOSE.  THE 
  73. DISCLAIMER OF WARRANTY APPLIES NOT ONLY TO THE PUBLICATION (INCLUDING 
  74. ACCOMPANYING SOURCE CODE EXAMPLES) BUT ALSO TO ANY COMBINATIONS, 
  75. INCORPORATIONS, OR OTHER USES OF THE PUBLICATION (INCLUDING ACCOMPANYING SOURCE 
  76. CODE EXAMPLES) UPON WHICH A CLAIM COULD BE BASED. 
  77.  
  78. Some states do not allow disclaimers of express or implied warranties in 
  79. certain transactions; therefore, this statement may not apply to you. 
  80.  
  81. These materials could include technical inaccuracies or typographical errors. 
  82. Changes are periodically made to the information herein; these changes will be 
  83. incorporated in new editions of the publication. IBM may make improvements 
  84. and/or changes in the product(s) and/or the program(s) described in, or 
  85. accompanying, this publication at any time. 
  86.  
  87. It is possible that this publication may contain reference to, or information 
  88. about, IBM products (machines and programs), programming, or services that are 
  89. not announced in your country. Such reference or information must not be 
  90. construed to mean that IBM intends to announce such IBM products, programming, 
  91. or services in your country. 
  92.  
  93. Requests for copies of this publication or for technical information about IBM 
  94. products described herein should be directed to IBM Microelectronics or to 
  95. Motorola. 
  96.  
  97. It is not the intention of the PowerPC Reference Platform Specification to 
  98. address all system environments which use PowerPC. Some environments (such as 
  99. high-end technical and commercial servers, PDAs or set top boxes) may find 
  100. other reference specifications more appropriate. Contact other standards bodies 
  101. for system environments not covered by this PowerPC Reference Platform 
  102. Specification. 
  103.  
  104. TRADEMARKS AND SERVICE MARKS 
  105.  
  106. Trademarks or service marks of the IBM Corporation in the United States or 
  107. other countries are denoted by an asterisk (*) on their first occurrence in 
  108. this publication. 
  109.  
  110. Trademarks or service marks of other corporations are denoted by a double 
  111. asterisk (**) on their first occurrence in this publication. See the section 
  112. entitled "Trademark Information" for a complete listing of trademarks and the 
  113. companies that own them. 
  114.  
  115.  
  116. ΓòÉΓòÉΓòÉ 2. Preface ΓòÉΓòÉΓòÉ
  117.  
  118. This version of the PowerPC Reference Platform includes changes and 
  119. enhancements which have been suggested by reviewers within the team which is 
  120. developing this specification.  In addition, valuable suggestions and 
  121. experience have been obtained by interacting with users of this specification 
  122. and from participants in classes on this subject.  This information has been 
  123. incorporated into this version of the specification. 
  124.  
  125. A hardcopy version of this document, with change bars, can be obtained by 
  126. calling 1-800-POWERPC. 
  127.  
  128. The editors acknowledge the contributions of John Osman, Keith Diefendorff, 
  129. Steve Johns, Haruo Sugi, Charles Barbour, Glen Miranker, and Spencer Worley, 
  130. who developed some of this material.  Rich Oehler and Ron Hochsprung provided 
  131. overall review and contributed along with Luan Nguyen, Mitch Bradley, and David 
  132. Kahn to the Open Firmware material.  Sections of this document were developed 
  133. using design documents developed by Rich Bealkowski, Ralph Begun, Sunny Lam, 
  134. Frank Levine, Eliseo Pena, Jim Peterson, Randy Swanberg, Howard Tanner, Ken 
  135. Uplinger, Koichi Kii, Barry Wolford, and Wendel Voigt.  Portions of the 
  136. software appendices were contributed by Walt Daniels, Bob Stevens, Ken 
  137. Borgendale, Catherine Wildermuth, Jim Mott, Steven Zucker, Abe Ellenberg, John 
  138. O'Quin, Conrad Sloat, and Bob Willcox.  Phil Gerskovich and Judy Chavis have 
  139. contributed by promoting the specification.  Bill Hufler and Andrew Lucchesi 
  140. handled the publication details. Brad Frey, Ray Pedersen, Sean Curry, Steve 
  141. Thurber, and Kumar Ranganathan have provided comments and information. 
  142.  
  143. In addition, Linda Buckley and David Tjon's departments, including Don 
  144. McCauley, Ken Nordhauser, Shien-Tai Pan, Yongjae Rim, Allan Steel, Gary Tsao, 
  145. and Furong Zhang, have helped immensely by contributing to sections based on 
  146. their experience providing training to users of this specification. 
  147.  
  148.  
  149. ΓòÉΓòÉΓòÉ 3. Introduction ΓòÉΓòÉΓòÉ
  150.  
  151. Today's computer systems exist in a wide range of environments, from hand-held 
  152. portables to room-size mainframes.  The largest percentage of computer systems 
  153. are personal-use systems based on the IBM PC/AT*, Apple Macintosh**, or a 
  154. variety of workstation-level RISC architectures. These machines cover the needs 
  155. of personal productivity, entry engineering design, entry commercial data 
  156. management, information analysis, and database, file, and application servers. 
  157. But with all their performance and functionality, their architectures can limit 
  158. the systems designer's ability to add new features without jeopardizing 
  159. operating system or application compatibility.  These limitations restrict the 
  160. use of hardware and software enhancements which promise improved user 
  161. interfaces, faster system performance, and broader operating environments. 
  162.  
  163. Technological advances have outpaced the computer industry's ability to utilize 
  164. them.  Application and operating system compatibility issues prevent system 
  165. designers from using many new architectures and interfaces. Many times, system 
  166. designers must carry obsolete hardware structures to maintain compatibility. 
  167. To be sustainable and continue to grow, the computer industry must define 
  168. computer architectures which allow system and application designs to utilize 
  169. the latest silicon, interface, storage, display and software technologies.  The 
  170. key to these new computer architectures is the ability of the software to 
  171. abstract the hardware from the operating system kernel and applications without 
  172. sacrificing compatibility or performance. 
  173.  
  174.  
  175. ΓòÉΓòÉΓòÉ 3.1. PowerPC Reference Platform Philosophy ΓòÉΓòÉΓòÉ
  176.  
  177. The creators of the PowerPC* Reference Platform Specification believe that 
  178. software, from power-on self test (POST) and diagnostics to operating systems 
  179. and applications, drives the usability and acceptance of a computer system. 
  180. The computer user judges the effectiveness of a system by its user environment, 
  181. responsiveness, functionality, and reliability.  The system software controls 
  182. these attributes by leveraging the hardware features and performance to provide 
  183. a total system solution. 
  184.  
  185. Independent software vendors need the promise of a large installed base of 
  186. hardware systems to justify the development expense for today's operating 
  187. systems and applications.  To create this large installed base of systems, an 
  188. industry-standard computer system architecture is required.  This computer 
  189. system architecture must yield systems for the personal computer and 
  190. workstation industry that leverage the latest digital technologies.  The key 
  191. features of the architecture must be:  1) its ability to allow hardware vendors 
  192. to differentiate, 2) its ability to use industry-standard components and 
  193. interfaces, and 3) its ability to support optimization of operating system and 
  194. application performance.  This type of open system architecture allows hardware 
  195. system vendors to develop differentiated yet compatible systems -- each system 
  196. is able to run any of the compatible operating systems as well as applications 
  197. ported to those operating systems and the system architecture. 
  198.  
  199.  
  200. ΓòÉΓòÉΓòÉ 3.2. Purpose of Document ΓòÉΓòÉΓòÉ
  201.  
  202. The PowerPC Reference Platform Specification provides a description of the 
  203. devices, interfaces, and data formats required to design and build a 
  204. PowerPC-based industry-standard computer system. It is written to create a 
  205. hardware standard, which when coupled with the hardware abstraction software 
  206. provided by the operating system or hardware system vendors, allows the 
  207. computer industry to build PowerPC systems which all run the same 
  208. shrink-wrapped operating systems and the same shrink-wrapped applications for 
  209. those operating environments. This specification defines a system architecture 
  210. which covers most traditional computer systems, from portables to servers. It 
  211. gives system developers the freedom to choose the level of market 
  212. differentiation and enhanced features required in a given computing environment 
  213. without carrying obsolete interfaces or losing compatibility. 
  214.  
  215. This specification defines the minimum functional requirements needed for a 
  216. compliant PowerPC Reference Platform implementation.  It also provides a list 
  217. of recommended hardware subsystems, devices and interfaces, which if used in a 
  218. PowerPC Reference Platform implementation, yield a level of functionality 
  219. required by most operating environments.  This specification also describes a 
  220. reference implementation which is a fully functional PowerPC Reference Platform 
  221. system design supporting all operating systems and applications which are being 
  222. ported to this reference platform. This Reference Implementation provides an 
  223. example to which system developers can compare, allowing them a better 
  224. understanding of their own design goals.  The reference implementation may be 
  225. built by any system vendor seeking to minimize development expense for software 
  226. and hardware.  But hardware platform developers maintain freedom of 
  227. implementation below the level of the abstracted interfaces defined by each of 
  228. the operating systems.  A hardware system vendor may change subsystems from 
  229. those used in the Reference Implementation.  Abstraction software must be 
  230. supplied for the supported operating systems by either the hardware system 
  231. vendor or operating system vendor. 
  232.  
  233. The PowerPC Reference Platform Specification is written primarily for system 
  234. developers. It defines the hardware devices, subsystems, interfaces and 
  235. firmware required for a compliant implementation.  It contains operating 
  236. system-specific descriptions and references to their hardware abstraction 
  237. approach.  The combination of abstraction software and this pliant hardware 
  238. specification allows system vendors to differentiate while maintaining binary 
  239. compatibility at the operating system and application level.  This system 
  240. implementation flexibility is called "compatible differentiation." 
  241. Compatibility is achieved through the use of industry-standard interfaces, 
  242. system structures, device drivers, and software abstraction of hardware 
  243. subsystems. The software abstraction of hardware provides expanded 
  244. opportunities for differentiation by allowing enhancement of the Reference 
  245. Implementation with devices abstracted from the operating systems and 
  246. applications.  Since abstraction layers and device drivers are operating system 
  247. dependent, this differentiation comes at a cost -- differentiation requires the 
  248. hardware system vendor or operating system vendor to develop software for each 
  249. operating system to be supported. 
  250.  
  251. Subsystem and chip vendors may also reference these specifications when 
  252. developing support devices for these systems.  But many of these vendors will 
  253. want to consult with a system design group to understand the requirements of a 
  254. given environment.  It will be impossible for a single chip set to provide 
  255. optimal performance and function for all cost points and all operating 
  256. environments.  Cost, performance, functionality, silicon process 
  257. characteristics and development time will drive many design decisions. 
  258.  
  259. Finally, operating system vendors may use this specification as a reference to 
  260. determine the level of functionality required in a hardware abstraction layer. 
  261. The specification shows the hardware subsystems which are likely to change and 
  262. therefore may need hardware abstractions.  Recommendations regarding the 
  263. functionality of abstraction layers are also made. 
  264.  
  265.  
  266. ΓòÉΓòÉΓòÉ 3.3. PowerPC Reference Platform Goals ΓòÉΓòÉΓòÉ
  267.  
  268. The goals of this specification are as follows: 
  269.  
  270.    o  To create an open industry standard to be used for the implementation of 
  271.       PowerPC-based systems and to support the hosting of operating systems and 
  272.       applications to PowerPC Reference Platforms. This specification itself is 
  273.       available to the industry and can be used by any hardware or software 
  274.       vendor to develop PowerPC products. 
  275.  
  276.    o  To provide a specification which covers most traditional computing 
  277.       environments, from portables to servers. Eventually, nontraditional 
  278.       information systems like PDAs and Personal Communicators will be covered 
  279.       as addenda or new chapters to the base specification.  This specification 
  280.       will grow as new computing environments are defined.  This specification 
  281.       will continue to provide open industry-standard system architectures to 
  282.       hardware and software vendors. 
  283.  
  284.    o  To leverage the high-volume personal computer component market for chip 
  285.       sets, devices and subsystems whenever possible.  Many parts of a computer 
  286.       system need not be differentiated from other competitors.  Certain system 
  287.       attributes like low-speed communication ports can be easily implemented 
  288.       with off-the-shelf parts.  Being able to use readily available personal 
  289.       computer components minimizes system cost; minimizes development time and 
  290.       expense; provides multiple suppliers; and simplifies porting of many 
  291.       operating systems, firmware and device drivers. 
  292.  
  293.    o  To leverage existing and future industry-standard buses and interfaces. 
  294.       Existing bus architectures (i.e. ISA, VME, Micro Channel Architecture* 
  295.       (MCA), NuBus, etc.) provide an established base of adaptors and are well 
  296.       understood by card and system designers.  These existing bus 
  297.       architectures also have a proven level of performance and functionality. 
  298.       Also, established industry-standard interfaces (i.e. SCSI, IDE, 
  299.       LocalTalk**, Ethernet**, etc.) and newer bus architectures, interfaces 
  300.       and protocols (i.e. PCI, PCMCIA, Serial SCSI, ATM, etc.) provide higher 
  301.       levels of performance or utility not achievable by the older standards. 
  302.       The PowerPC Reference Platform Specification, coupled with software 
  303.       abstractions of hardware and device drivers, allows the system designer 
  304.       to determine which buses, interfaces, and protocols best suit the target 
  305.       system environment. 
  306.  
  307.    o  To allow compatible differentiation through the use of abstracted 
  308.       hardware interfaces and device drivers.  The operating systems written 
  309.       for PowerPC Reference Platform-compatible systems will provide a 
  310.       predefined level of loadable abstractions.  This allows hardware 
  311.       subsystem and interface variations without affecting compatibility with 
  312.       the operating system kernels and their respective applications.  The 
  313.       PowerPC Reference Platform Specification DOES NOT define a universal BIOS 
  314.       in ROM because that would tie all operating systems to a single 
  315.       difficult-to-change interface, defined in terms of current technology. 
  316.       Operating systems can optimize their abstraction interfaces while 
  317.       supporting a wide range of environments and implementations.  This 
  318.       structure can also leverage new software and hardware technologies 
  319.       without losing compatibility with older systems or applications. 
  320.  
  321.    o  To provide address map relocation. Another key attribute of this 
  322.       specification is the relocatability of devices and subsystems within the 
  323.       PowerPC address space.  Subsystem address information, which defines 
  324.       where I/O devices reside, is stored by the system designer and passed to 
  325.       the operating systems. The architecture also allows the use of multiple 
  326.       and identical buses and adaptors in the same system without address 
  327.       conflicts.  This is very important in computing environments requiring a 
  328.       significant amount of I/O. 
  329.  
  330.    o  To place control of power management in the operating system.  It is 
  331.       important that the combination of hardware and software systems be 
  332.       designed to minimize power consumption through automatic power-saving 
  333.       methods.  For environmental and cost reasons, systems not being used 
  334.       should minimize their power consumption.  The goal is to have all PowerPC 
  335.       Reference Platform systems be power-conscious and conserve energy 
  336.       whenever possible. 
  337.  
  338.  
  339. ΓòÉΓòÉΓòÉ 3.4. Scope ΓòÉΓòÉΓòÉ
  340.  
  341. The PowerPC Reference Platform Specification is targeted primarily to system 
  342. design houses, but provides valuable information for operating system, device 
  343. driver, adaptor, and ASIC vendors.  It will also assist value-added resellers. 
  344. The specification supports all 32-bit PowerPC processors.  It is intended to 
  345. cover the following systems: portables, medialess systems, desktops, 
  346. workstations, and servers. The specification allows support for multiple 
  347. operating systems, each using different methods of abstracting hardware 
  348. variations.  Finally, because the PowerPC Reference Platform Specification 
  349. requires machine abstractions, the specification accommodates the evolution of 
  350. software and hardware technologies without losing system compatibility. 
  351.  
  352. The PowerPC Reference Platform Specification covers these main areas: 
  353.  
  354.    o  Hardware Configuration 
  355.  
  356.       The hardware configuration defines the minimum and recommended hardware 
  357.       standards and capacities required to be PowerPC Reference Platform 
  358.       compliant and compatible with targeted operating environments.  This 
  359.       section describes memory system, storage media, human interfaces, I/O 
  360.       device and expansion requirements for a PowerPC Reference 
  361.       Platform-compliant system. 
  362.  
  363.    o  Architecture 
  364.  
  365.       The system architecture defines the minimum and recommended hardware 
  366.       system attributes required to design a compatible computer system.  This 
  367.       section describes the key hardware and software architecture attributes 
  368.       and restrictions defined for PowerPC Reference Platform compliance. 
  369.  
  370.    o  Machine Abstractions 
  371.  
  372.       The "Machine Abstractions" section defines in general the approaches that 
  373.       software should take to bridge differences within PowerPC Reference 
  374.       Platform subsystems. Specific implementations of the machine abstraction 
  375.       are described and referenced in appendices for each operating system. 
  376.       System vendors may use this material to decide which subsystems can vary 
  377.       between PowerPC Reference Platform implementations. 
  378.  
  379.    o  Boot Process and Firmware 
  380.  
  381.       This section provides information on standard software features supported 
  382.       by ROM-based system code.  This covers all code executed before control 
  383.       is passed to the operating system kernel.  Storage locations for product 
  384.       configuration data are also defined. This section defines the PowerPC 
  385.       Reference Platform boot architecture, which supports all targeted 
  386.       operating systems. This section also defines the boot structure used for 
  387.       loading operating systems from floppy, hardfile, CD-ROM, or networks. 
  388.  
  389.    o  Reference Implementation 
  390.  
  391.       This section describes an example implementation of a PowerPC Reference 
  392.       Platform-compliant system.  This description may be used as a high-level 
  393.       design for vendors wanting to produce a compatible system or may be used 
  394.       as an example for vendors who want to produce a differentiated system. 
  395.       For those who require more detail, design kits for this reference 
  396.       implementation are available and may be obtained through the telephone 
  397.       numbers listed in the section of this document entitled "Obtaining 
  398.       Additional Information." 
  399.  
  400.  
  401. ΓòÉΓòÉΓòÉ 3.5. PowerPC Reference Platform Brand and Certification ΓòÉΓòÉΓòÉ
  402.  
  403. To support the establishment of the PowerPC Reference Platform as an open 
  404. standard and to verify consistency with the architecture, a PowerPC Reference 
  405. Platform brand and certification process will be established.  A hardware 
  406. platform which passes the hardware compliance verification may use the "PowerPC 
  407. Reference Platform Compliant" brand or icon.  Operating systems which pass the 
  408. operating system compliance verification may also use this label. This brand 
  409. will be a helpful communications tool within the marketplace, identifying 
  410. systems which are ready to use compatible operating systems and applications. 
  411. Also, this brand will be helpful within the development community, between 
  412. system developers and operating system developers, for the communication of 
  413. function and requirements. 
  414.  
  415. One or more independent laboratories will be qualified to provide the PowerPC 
  416. Reference Platform Specification certification for systems and operating 
  417. systems.  These laboratories will perform the verification and approve results 
  418. to provide certification of a PowerPC Reference Platform-compliant hardware 
  419. system or operating system. 
  420.  
  421. For certification, a hardware system must demonstrate compliance to all 
  422. hardware and firmware requirements in this specification in Hardware 
  423. Configuration, Architecture Guidance, and Boot Process and Firmware. The system 
  424. vendor will need to provide design details to the certification laboratory in 
  425. enough detail to demonstrate compliance to the requirements.  The system vendor 
  426. will have to provide samples of the hardware system to the certification 
  427. laboratory.  The certification laboratory will perform inspections and run test 
  428. software on these samples. 
  429.  
  430. In addition, a hardware system must demonstrate that it runs one of the 
  431. operating systems ported to a PowerPC Reference Platform. These operating 
  432. systems are listed in the appendices of this specification.  The system vendor 
  433. must provide any requisite abstraction software to the certification 
  434. laboratory.  The laboratory will use a suite of functional tests to demonstrate 
  435. that an operating system and some of its applications run on the platform. 
  436. Systems certified as PowerPC Reference Platform compliant will be permitted to 
  437. use the brand and must identify the specific operating systems which they 
  438. support.  However, all operating systems do not need to be certified on a 
  439. vendor's system. 
  440.  
  441. Operating systems which have been ported to PowerPC Reference 
  442. Platform-compliant systems and which comply with the software requirements in 
  443. this document may be certified as PowerPC Reference Platform compliant. 
  444. Operating system requirements occur primarily in Machine Abstractions, but some 
  445. functions are defined in other sections.  An operating system vendor would 
  446. present its design and the PowerPC version of the operating system to the 
  447. certification laboratory.  The laboratory would verify through inspection and 
  448. testing that the operating system met the requirements.  An operating system 
  449. which is certified may display the PowerPC Reference Platform brand.  Those 
  450. that do not comply with the requirements may identify the specific hardware 
  451. systems to which they have been ported. 
  452.  
  453. Applications which have been rehosted to run on PowerPC Reference Platforms may 
  454. be labeled as "PowerPC Reference Platform Ready" and indicate the operating 
  455. system under which the application runs.  No certification of applications is 
  456. planned. 
  457.  
  458.  
  459. ΓòÉΓòÉΓòÉ 4. Hardware Configuration ΓòÉΓòÉΓòÉ
  460.  
  461. This section describes standard subsystems that make up PowerPC Reference 
  462. Platform-compliant systems. The minimum compliant configuration and several 
  463. other configurations are specified as sets of these subsystems. Configuring 
  464. PowerPC Reference Platform systems from standard subsystems guarantees a set of 
  465. functions and capabilities that are available to the operating systems and 
  466. application software. 
  467.  
  468. The next eight subsections discuss functions, requirements and recommendations 
  469. pertaining to the processor, memory, storage, human interface, Real-Time Clock, 
  470. connectivity, expansion bus(es), and additional subsystems. The ninth 
  471. subsection defines interface standards for some of those subsystems.  The last 
  472. subsection defines five typical configurations and summarizes required and 
  473. recommended subsystems for each configuration as well as for a minimum PowerPC 
  474. Reference Platform-compliant machine.  A table at the end of the section shows 
  475. the minimum requirements for a subset of each operating system targeted to be 
  476. hosted on PowerPC Reference Platform hardware systems. 
  477.  
  478. Some capabilities described within this section are required to support any one 
  479. of the operating systems.  These capabilities are stated in terms of "must". 
  480. Every PowerPC Reference Platform-compliant machine must have these 
  481. capabilities.  Some capabilities are recommended for better usability or 
  482. performance or to allow all operating systems to run on a PowerPC Reference 
  483. Platform hardware system.  These capabilities are described in terms of 
  484. "recommended" or "strongly recommended".  Those capabilities necessary to run 
  485. all operating systems are identified.  Some capabilities, while recommended in 
  486. some configurations for performance reasons, are only optional in other 
  487. configurations because of size, cost, power consumption or other 
  488. considerations. In some cases, additional information is presented to help 
  489. explain the implementation of these requirements and recommendations. These 
  490. requirements, recommendations, and miscellaneous points are intended for 
  491. construction of systems in the near term.  As technology evolves they will be 
  492. changed so that this specification stays current. 
  493.  
  494. Hardware system vendors have to build systems which run effectively across the 
  495. operating environments in which they expect to market their systems.  It is 
  496. possible to build a PowerPC Reference Platform-compliant hardware system which 
  497. supports only one of the operating systems, but this is not a recommended 
  498. approach. By implementing all recommended system elements and features, 
  499. hardware system vendors can ensure that all target operating systems will be 
  500. supported. 
  501.  
  502.  
  503. ΓòÉΓòÉΓòÉ 4.1. Processor Subsystem ΓòÉΓòÉΓòÉ
  504.  
  505. This subsystem contains the processor(s) which operate on the data and 
  506. instructions of the applications and operating systems. Requirements, 
  507. recommendations and miscellaneous information follow: 
  508.  
  509. Requirements 
  510.  
  511.    o  The processor subsystems for all compliant systems must comply fully with 
  512.       the PowerPC architecture.  The PowerPC architecture is defined in the 
  513.       PowerPC Architecture Manual, IBM document number 52G7487. This 
  514.       architecture description is broken into three parts as defined below: 
  515.  
  516.            Book I, PowerPC User Instruction Set Architecture 
  517.            Book II, PowerPC Virtual Environment Architecture 
  518.            Book III, PowerPC Operating Environment Architecture 
  519.  
  520.    o  The processor subsystem time base (described in the PowerPC Architecture 
  521.       Manual, Book III) must produce a minimum timing resolution of 500 nsec. 
  522.    o  The PowerPC 601 maintains a Real-Time Clock (RTC) rather than the time 
  523.       base.  This Real-Time Clock must be driven by a 7.8125-MHz oscillator. 
  524.  
  525.  Recommendations 
  526.  
  527.    o  Processor bus frequencies of at least 20 MHz are recommended under normal 
  528.       operating conditions (e.g. not in power savings modes). 
  529.  
  530.  Miscellaneous 
  531.  
  532.    o  The architecture does not dictate the source of the time base frequency 
  533.       and other frequencies within the system.  The 603, for example, 
  534.       increments the time base once every four bus clocks of the local PowerPC 
  535.       processor bus. In this case, the recommended minimum processor bus 
  536.       frequency of 20 MHz would support the time base resolution requirement. 
  537.    o  The PowerPC architecture requires that either a processor provide an 
  538.       implementation-specific interrupt to software when the time base 
  539.       frequency is changed and provide a means to determine the current update 
  540.       frequency, or the time base frequency must be under software control. 
  541.  
  542.  
  543. ΓòÉΓòÉΓòÉ 4.2. Memory Subsystems ΓòÉΓòÉΓòÉ
  544.  
  545. Six memory subsystems are described in the following subsections:  "System 
  546. Memory," "System ROM," "Non-volatile Memory," "I/O Memory," "System I/O," and 
  547. "External Cache." 
  548.  
  549.  
  550. ΓòÉΓòÉΓòÉ 4.2.1. System Memory ΓòÉΓòÉΓòÉ
  551.  
  552. System Memory refers to the portion of the memory map for a system where 
  553. executable instructions and data for the applications and operating systems 
  554. reside. Requirements, recommendations, and miscellaneous information follow: 
  555.  
  556. Requirements 
  557.  
  558.    o  A system must have a minimum of 8 MB of System Memory, but some operating 
  559.       systems may require more. 
  560.    o  A system must provide for expansion of System Memory to at least 16 MB. 
  561.    o  System Memory must meet the coherency and serialization requirements 
  562.       defined in the PowerPC Architecture Manual, Books II and III. 
  563.    o  The processors of a system must be able to read and write System Memory. 
  564.    o  The state of System Memory must be valid as long as power is applied to 
  565.       the memory subsystem. 
  566.    o  The System Memory must support the processor memory transactions for all 
  567.       target processors except as described in Section "PowerPC Architecture 
  568.       Features Not Recommended." All the transactions are defined in 
  569.       processor-specific user's manuals. 
  570.    o  The memory controller for a system must fully decode the 
  571.       processor-generated addresses for System Memory and must not have 
  572.       aliases. 
  573.  
  574.  Recommendations 
  575.  
  576.    o  It is recommended that a minimum of at least 16 MB of System Memory be 
  577.       supplied on any system. With this amount of memory, a hardware system 
  578.       will support any one of the operating systems which will run on PowerPC 
  579.       Reference Platform systems (refer to appendices). 
  580.    o  It is strongly recommended that a hardware system provide expansion 
  581.       capability of System Memory to at least 32 MB. 
  582.    o  It is recommended that System Memory be either parity checking or error 
  583.       checking and correcting (ECC). 
  584.  
  585.  Miscellaneous 
  586.  
  587.    o  System Memory is normally attached to a memory controller which is 
  588.       located on the local primary processor bus.  Expansions to System Memory 
  589.       are added directly to the same bus on which the base System Memory 
  590.       exists.  System Memory and expansions to System Memory may be located 
  591.       elsewhere as long as coherency is maintained.  The most common 
  592.       implementation of main memory is DRAM. 
  593.    o  A system vendor may put I/O device memory in the System Memory area. This 
  594.       memory is not reported as System Memory by the boot process, but is 
  595.       reported as part of the I/O adaptor information.  Operating systems will 
  596.       treat this memory as I/O Memory. Cache snooping is not required for 
  597.       addresses in the range of the I/O device. 
  598.  
  599.  
  600. ΓòÉΓòÉΓòÉ 4.2.2. System ROM ΓòÉΓòÉΓòÉ
  601.  
  602. System ROM contains the power-on and boot firmware and data required by the 
  603. system.  The size of System ROM is dictated by the size needed to hold the 
  604. firmware required by the system. Typically System ROM is implemented using ROM, 
  605. EPROM, or Flash ROM. Requirements, recommendations, and miscellaneous 
  606. information follow: 
  607.  
  608. Requirements 
  609.  
  610.    o  A system must include a System ROM. 
  611.    o  The System ROM must be readable by the system processor. 
  612.    o  System ROM must maintain its state in the absence of system power. 
  613.    o  If System ROM is cached, then System ROM must support burst transfers to 
  614.       the target processor. 
  615.  
  616.  Recommendations 
  617.  
  618.    o  It is strongly recommended that System ROM on all systems be writable by 
  619.       the system processor (e.g. Flash ROM). 
  620.  
  621.  Miscellaneous 
  622.  
  623.    o  System ROM is not guaranteed to be accessible to the System I/O 
  624.       processors. 
  625.    o  Boot Process and Firmware, describes the functions which the firmware in 
  626.       System ROM may perform. 
  627.  
  628.  
  629. ΓòÉΓòÉΓòÉ 4.2.3. Non-volatile Memory ΓòÉΓòÉΓòÉ
  630.  
  631. Non-volatile Memory (NVRAM) is used to save system configuration and error 
  632. indications across system boots. Requirements follow: 
  633.  
  634. Requirements 
  635.  
  636.    o  A system must contain a minimum of 4 KB of Non-volatile Memory. 
  637.    o  Non-volatile Memory must maintain its state in the absence of system 
  638.       power. 
  639.    o  Non-volatile Memory must be readable and writeable by the system 
  640.       processor. 
  641.  
  642.  
  643. ΓòÉΓòÉΓòÉ 4.2.4. I/O Memory ΓòÉΓòÉΓòÉ
  644.  
  645. I/O Memory refers to the area of the memory map of a system where memory for 
  646. devices resides. This memory is accessed by a system processor using load and 
  647. store instructions.  Examples of I/O Memory include graphics buffers, 
  648. communications buffers, and I/O processor memory. Requirements and 
  649. miscellaneous information follow: 
  650.  
  651. Requirements 
  652.  
  653.    o  Processor-generated addresses in the I/O Memory space must be converted 
  654.       by the system to the addresses of the I/O device on the I/O bus. 
  655.    o  The system must convert processor loads and stores for I/O Memory 
  656.       addresses to transfers and commands on the I/O bus. 
  657.  
  658.  Miscellaneous 
  659.  
  660.    o  I/O Memory may exist on the system expansion bus(es) and is part of the 
  661.       I/O subsystems.  When located on these buses it is typically not cached. 
  662.       I/O Memory may also be located on the primary processor bus.  In this 
  663.       case, it will participate in the hardware-managed coherency protocol, 
  664.       unless other ports to the same area interfere. 
  665.    o  If I/O Memory were to be cached, then software would have to manage 
  666.       coherency. Some operating systems do not support software-maintained 
  667.       coherency. A design which required software to maintain I/O Memory 
  668.       coherency would exclude those operating systems. 
  669.  
  670.  
  671. ΓòÉΓòÉΓòÉ 4.2.5. System I/O ΓòÉΓòÉΓòÉ
  672.  
  673. Part of the memory subsystem is configured to handle the addressing and 
  674. communications for I/O devices.  Within the PowerPC architecture I/O can be 
  675. performed by loads and stores to or from areas of the memory space which are 
  676. mapped to the I/O addresses of devices.  This area of the memory map is called 
  677. "System I/O" and the technique of using it through loads and stores is called 
  678. "memory-mapped I/O". Requirements follow: 
  679.  
  680. Requirements 
  681.  
  682.    o  Processor-generated addresses in the System I/O memory space must be 
  683.       converted by the system to the addresses of the I/O device on the I/O 
  684.       bus. 
  685.    o  The system must convert processor loads and stores for system I/O 
  686.       addresses to transfers and commands on the I/O bus. 
  687.  
  688.  
  689. ΓòÉΓòÉΓòÉ 4.2.6. External Cache ΓòÉΓòÉΓòÉ
  690.  
  691. An External Cache is a cache that resides between any on-chip processor caches 
  692. and System Memory. Requirements and miscellaneous information follow: 
  693.  
  694. Requirements 
  695.  
  696.    o  If a system has an external cache, then that cache must follow the 
  697.       PowerPC architecture rules for maintaining coherency and serialization. 
  698.    o  If a system has an external cache, then that cache must be transparent to 
  699.       the software. 
  700.  
  701.  Miscellaneous 
  702.  
  703.    o  An external cache may be included as an optional part of a system. 
  704.       Typically, these are level two (L2) caches, but may be level three (L3) 
  705.       or above if more than one level of cache is included on a processor chip. 
  706.  
  707.  
  708. ΓòÉΓòÉΓòÉ 4.3. Storage Subsystems ΓòÉΓòÉΓòÉ
  709.  
  710. This section will describe four storage subsystems: hardfile, floppy, CD-ROM, 
  711. and SCSI. 
  712.  
  713.  
  714. ΓòÉΓòÉΓòÉ 4.3.1. Hardfile ΓòÉΓòÉΓòÉ
  715.  
  716. Requirements, recommendations, and miscellaneous information follow: 
  717.  
  718. Requirements 
  719.  
  720.    o  A system must have either a hardfile or hardfile capability (which is 
  721.       storage provided remotely via a network). 
  722.    o  If a system includes an internal hardfile, then the minimum size for that 
  723.       hardfile must be 120 MB of formatted uncompressed storage. Some operating 
  724.       systems and some configurations may require more storage space. 
  725.  
  726.  Recommendations 
  727.  
  728.    o  It is strongly recommended that PowerPC Reference Platform systems 
  729.       capable of containing a hardfile have one with a capacity of greater than 
  730.       200 MB of formatted uncompressed storage. This size will be sufficient to 
  731.       support any of the operating systems in their basic configurations. 
  732.  
  733.  Miscellaneous 
  734.  
  735.    o  The minimum hardfile size was chosen to accommodate a client machine on a 
  736.       network with the smallest operating system currently being ported to this 
  737.       specification.  Other operating systems and other configurations may 
  738.       require more. 
  739.    o  The hardfile capability may be achieved through direct connection such as 
  740.       SCSI or IDE, or it may be achieved through networking or an expansion 
  741.       adaptor. 
  742.    o  The hardfile capability may be achieved with rotating media or with other 
  743.       storage technology which are supported by the operating systems. 
  744.  
  745.  
  746. ΓòÉΓòÉΓòÉ 4.3.2. Floppy ΓòÉΓòÉΓòÉ
  747.  
  748. Requirements, recommendations, and miscellaneous information follow: 
  749.  
  750. Requirements 
  751.  
  752.    o  If a system includes an internal floppy drive, then that drive must 
  753.       support 3.5-inch, 1.44-MB MFM-format floppies. 
  754.    o  Systems that provide floppy capability must achieve this capability 
  755.       through direct connection to a floppy drive and not through network 
  756.       attachment. 
  757.    o  If a system includes floppy drives and is shipped from the manufacturer 
  758.       after June 1, 1995, then the system must provide to software the 
  759.       capability to poll each drive up to one hundred times a second to 
  760.       determine the presence of media in the drive. 
  761.  
  762.  Recommendations 
  763.  
  764.    o  It is strongly recommended that all systems capable of containing a 
  765.       floppy drive have one as standard.  This capability enhances data sharing 
  766.       and delivery of loadable device drivers. 
  767.  
  768.  Miscellaneous 
  769.  
  770.    o  An optional feature of floppy drives is auto-eject capability which 
  771.       allows the software to control ejection of the media. 
  772.  
  773.  
  774. ΓòÉΓòÉΓòÉ 4.3.3. CD-ROM ΓòÉΓòÉΓòÉ
  775.  
  776. Requirements, recommendations, and miscellaneous information follow: 
  777.  
  778. Requirements 
  779.  
  780.    o  If a system includes a CD-ROM device, then system software must support 
  781.       at a minimum the ISO 9660 standard. 
  782.  
  783.  Recommendations 
  784.  
  785.    o  It is strongly recommended that all systems capable of containing a 
  786.       CD-ROM have one as standard.  This capability enhances software transport 
  787.       and application information content. 
  788.    o  It is recommended that CD-ROM drives be the double-speed drives capable 
  789.       of transfer speeds of at least 300 KB per second. 
  790.    o  If the CD-ROM is built into the system, it is recommended that the CD-ROM 
  791.       audio output be directly supplied to the input of the audio subsystem. 
  792.  
  793.  Miscellaneous 
  794.  
  795.    o  For PowerPC Reference Platform-compliant systems that require CD-ROM 
  796.       capability, this may be achieved through direct connection such as SCSI 
  797.       or IDE.  It may also be achieved through networking or expansion adaptor 
  798.       connection. 
  799.  
  800.  
  801. ΓòÉΓòÉΓòÉ 4.3.4. Storage System Interface ΓòÉΓòÉΓòÉ
  802.  
  803. Recommendations follow: 
  804.  
  805. Recommendations 
  806.  
  807.    o  It is strongly recommended that the storage subsystem use the fast SCSI-2 
  808.       interface to support hardfiles and CD-ROMs.  This interface will also 
  809.       support external scanners, tapes, streaming tapes, optical storage, and 
  810.       RAID-based storage systems. 
  811.  
  812.  
  813. ΓòÉΓòÉΓòÉ 4.4. Human Interface Subsystems ΓòÉΓòÉΓòÉ
  814.  
  815. This section addresses the human interface subsystems.  These subsystems 
  816. include the alphanumeric input device, the pointing device, audio and graphics. 
  817.  
  818.  
  819. ΓòÉΓòÉΓòÉ 4.4.1. Alphanumeric Input Device ΓòÉΓòÉΓòÉ
  820.  
  821. Requirements, recommendations, and miscellaneous information follow: 
  822.  
  823. Requirements 
  824.  
  825.    o  A system must include an alphanumeric input device.  By far the most 
  826.       common realization of this is a directly attached keyboard. 
  827.    o  A directly attached or built-in alphanumeric input device must be capable 
  828.       of generating at least 101 scan codes that can be interpreted by the 
  829.       machine-specific layer of the device driver. 
  830.  
  831.  Recommendations 
  832.  
  833.    o  It is strongly recommended that the alphanumeric input device be a 
  834.       directly attached or built-in keyboard. 
  835.  
  836.  Miscellaneous 
  837.  
  838.    o  No particular keyboard layout or interface is required. 
  839.    o  Most system environments require a directly attached or built-in 
  840.       keyboard. Those that do not require a directly attached or built-in 
  841.       keyboard are servers or multi-user systems with terminals attached. 
  842.  
  843.  
  844. ΓòÉΓòÉΓòÉ 4.4.2. Pointing Device ΓòÉΓòÉΓòÉ
  845.  
  846. Requirements and miscellaneous information follow: 
  847.  
  848. Requirements 
  849.  
  850.    o  If a system has a directly attached or built-in keyboard, then it must 
  851.       also have a directly attached or built-in pointing device. 
  852.    o  If a system includes a directly attached or built-in pointing device, 
  853.       then this device must provide two-dimensional positioning as well as the 
  854.       capability of generating at least buttons up or down status. 
  855.    o  If the two-dimensional positioning information is absolute, then the 
  856.       device must report positioning information with at least the pixel 
  857.       resolution of the largest display supported by that system. 
  858.  
  859.  Miscellaneous 
  860.  
  861.    o  Examples of pointing devices include mouse, Track Point II or III,* 
  862.       tablet, and touch screen. 
  863.    o  For devices which present relative two-dimensional positioning 
  864.       information, the systems software will convert that information to 
  865.       positioning information with the pixel resolution of the display 
  866.       supported by the system.  The resolution of this device will affect its 
  867.       usability. 
  868.  
  869.  
  870. ΓòÉΓòÉΓòÉ 4.4.3. Audio ΓòÉΓòÉΓòÉ
  871.  
  872. Requirements and recommendations follow: 
  873.  
  874. Requirements 
  875.  
  876.    o  A system must include audio capability. 
  877.    o  This audio capability must consist of at least two analog-to-digital 
  878.       input channels and at least two digital-to-analog output channels. 
  879.    o  Each analog-to-digital and digital-to-analog channel must support sample 
  880.       widths of at least 16 bits. 
  881.    o  The audio capability must support at least sampling rates of 22.05 KHz 
  882.       and 44.1 KHz. 
  883.  
  884.  Recommendations 
  885.  
  886.    o  It is strongly recommended that at least one analog-to-digital input 
  887.       channel support a built-in monaural microphone or jack for an external 
  888.       monaural microphone. 
  889.    o  It is strongly recommended that the digital-to-analog output channels 
  890.       support a jack for an external stereo headphone. 
  891.  
  892.  
  893. ΓòÉΓòÉΓòÉ 4.4.4. Graphics ΓòÉΓòÉΓòÉ
  894.  
  895. Requirements, recommendations, and miscellaneous information follow: 
  896.  
  897. Requirements 
  898.  
  899.    o  If a system has a directly attached or built-in graphics subsystem, then 
  900.       that subsystem must support at least a 640x480, direct-mapped, 8 bits 
  901.       (e.g. 256 colors or gray shades) per pixel frame buffer. 
  902.    o  If a system is shipped from the manufacturer after June 1, 1995, then 
  903.       that system must support Bi-Endian Graphics operations. 
  904.    o  If a system provides Bi-Endian graphics capability, then it must allow 
  905.       the system software to access the graphics frame buffer in either Endian 
  906.       format. 
  907.  
  908.  Recommendations 
  909.  
  910.    o  It is strongly recommended that the graphics subsystem support a color 
  911.       depth of 8, 16 or 24 bits and higher resolutions of at least 1024 by 768 
  912.       pixels. 
  913.    o  If this recommended graphics resolution is not achieved by the display 
  914.       subsystem, it is recommended that either the graphics adaptor or the 
  915.       graphics software support a virtual display capability which would allow 
  916.       different parts of the frame buffer to be scrolled and panned smoothly 
  917.       through the display device. 
  918.    o  It is strongly recommended that the graphics subsystem support Bi-Endian 
  919.       operations before June 1, 1995. 
  920.    o  If a system includes Bi-Endian graphics support, then it is strongly 
  921.       recommended that the system software be provided access to the registers 
  922.       for the graphics adaptor in either Endian format. 
  923.  
  924.  Miscellaneous 
  925.  
  926.    o  Bi-Endian graphics support would allow Little-Endian graphics frame 
  927.       buffers to be switched to take Big-Endian multibyte pixels from 
  928.       Big-Endian operating systems (e.g. AIX*) without a processor-invoked byte 
  929.       reversal instruction. Bi-Endian graphics adaptor capability provides the 
  930.       broadest support for the target operating systems because at present 
  931.       Big-Endian operating environments require a Big-Endian view of graphics 
  932.       and Little-Endian operating environments require a Little-Endian view of 
  933.       graphics. 
  934.    o  The software interface to the graphics subsystem is accomplished through 
  935.       an implementation-bus-interface-specific device driver. 
  936.    o  Most PowerPC Reference Platform systems require directly attached or 
  937.       built-in graphics systems.  An example of a system that does not require 
  938.       a directly attached graphics device is a server (e.g. data server, 
  939.       compute server, print server) which does not also have a user performing 
  940.       graphical operations and user interactions. 
  941.    o  VGA compatibility is not required, but some operating environments may 
  942.       need VGA support when running some DOS applications. 
  943.    o  These graphics resolution requirements apply to the graphics adaptor and 
  944.       frame buffer.  They should not be interpreted as graphics mode 
  945.       requirements or monitor/display resolution requirements. 
  946.  
  947.  
  948. ΓòÉΓòÉΓòÉ 4.5. Real-Time Clock ΓòÉΓòÉΓòÉ
  949.  
  950. Requirements, recommendations, and miscellaneous information follow: 
  951.  
  952. Requirements 
  953.  
  954.    o  A system must include a Real-Time Clock (RTC) subsystem. 
  955.    o  The RTC must operate in the absence of primary power. 
  956.    o  The RTC must provide the necessary information to determine the year, 
  957.       month, day, hour, minutes, and seconds. 
  958.  
  959.  Recommendations 
  960.  
  961.    o  It is recommended that the accuracy of the RTC be at least +/- 0.001% of 
  962.       the seconds in a day. This accuracy is about +/- one second per day. 
  963.  
  964.  Miscellaneous 
  965.  
  966.    o  The term "Real-Time Clock" (RTC) is also used in the descriptions of the 
  967.       PowerPC 601.  The processor RTC does not replace and is different from 
  968.       this RTC. 
  969.  
  970.  
  971. ΓòÉΓòÉΓòÉ 4.6. Connectivity Subsystems ΓòÉΓòÉΓòÉ
  972.  
  973. This section describes the serial, parallel and network connections for PowerPC 
  974. Reference Platform-compliant systems. 
  975.  
  976.  
  977. ΓòÉΓòÉΓòÉ 4.6.1. Serial ΓòÉΓòÉΓòÉ
  978.  
  979. Requirements, recommendations, and miscellaneous information follow: 
  980.  
  981. Requirements 
  982.  
  983.    o  A system must include at least one serial port. 
  984.    o  A system must implement this serial port using EIA/TIA-232-E signal 
  985.       compatibility. 
  986.    o  This serial port must support asynchronous protocol with baud rates up to 
  987.       at least 19.2 K. 
  988.  
  989.  Recommendations 
  990.  
  991.    o  Support for baud rates higher than 19.2 K is recommended. 
  992.  
  993.  Miscellaneous 
  994.  
  995.    o  An ASCII terminal connected to this serial port may provide alphanumeric 
  996.       input and output. 
  997.  
  998.  
  999. ΓòÉΓòÉΓòÉ 4.6.2. Parallel ΓòÉΓòÉΓòÉ
  1000.  
  1001. Recommendations follow: 
  1002.  
  1003. Recommendations 
  1004.  
  1005.    o  It is strongly recommended that a system include at least one parallel 
  1006.       port. 
  1007.  
  1008.  
  1009. ΓòÉΓòÉΓòÉ 4.6.3. Network ΓòÉΓòÉΓòÉ
  1010.  
  1011. Recommendations and miscellaneous information follow: 
  1012.  
  1013. Recommendations 
  1014.  
  1015.    o  If a system is to support low-end network communications, then LocalTalk 
  1016.       (EIA-422-A) is recommended. LocalTalk is compatible with the SCC 8530 
  1017.       controller and is defined by interface standards and protocols. 
  1018.    o  Where higher performance is required, the recommended LANs are either 
  1019.       Ethernet or Token Ring*. 
  1020.    o  It is strongly recommended that a system include an Ethernet connection. 
  1021.  
  1022.  Miscellaneous 
  1023.  
  1024.    o  Other possible network connections include ATM, ISDN, FCS, FDDI, and 
  1025.       Isochronous Ethernet. 
  1026.  
  1027.  
  1028. ΓòÉΓòÉΓòÉ 4.7. Expansion Bus(es) ΓòÉΓòÉΓòÉ
  1029.  
  1030. This section refers to the standard expansion buses that a hardware platform 
  1031. vendor may include in a system.  This specification does not require any 
  1032. particular expansion bus. Requirements, recommendations, and miscellaneous 
  1033. information follow: 
  1034.  
  1035. Requirements 
  1036.  
  1037.    o  A system that contains one or more standard expansion buses must document 
  1038.       the level of the bus standard to which it complies, as well as any 
  1039.       deviations from that standard. 
  1040.  
  1041.  Recommendations 
  1042.  
  1043.    o  It is recommended that vendors who implement an expansion bus use PCI, 
  1044.       PCMCIA, and/or ISA.  These buses are supported by the current operating 
  1045.       system ports to PowerPC Reference Platform systems. 
  1046.  
  1047.  Miscellaneous 
  1048.  
  1049.    o  Other buses which could be used with modifications to the abstraction 
  1050.       software of each hosted operating system include VME, EISA, NuBus, VL, 
  1051.       and MCA. 
  1052.  
  1053.  
  1054. ΓòÉΓòÉΓòÉ 4.8. Additional Subsystems ΓòÉΓòÉΓòÉ
  1055.  
  1056. There are other subsystems required in most computer system implementations. 
  1057. These subsystems include DMA, interrupt controller, timers, and system 
  1058. configuration registers. Requirements and miscellaneous information follow: 
  1059.  
  1060. Requirements 
  1061.  
  1062.    o  If a system contains a DMA controller, then that controller must not 
  1063.       alias within the 32 bits of addressing. 
  1064.  
  1065.  Miscellaneous 
  1066.  
  1067.    o  Reference Implementation, provides one example of how these subsystems 
  1068.       can be implemented from readily available components.  Other 
  1069.       implementations are possible. The ability to use these alternatives is 
  1070.       limited by the ability of the abstraction software of the target 
  1071.       operating systems to abstract the hardware. 
  1072.  
  1073.  
  1074. ΓòÉΓòÉΓòÉ 4.9. Industry Interface Standards ΓòÉΓòÉΓòÉ
  1075.  
  1076. This section lists standards which are applicable to the PowerPC Reference 
  1077. Platform subsystems.  In many standards there are multiple incompatible 
  1078. implementations possible.  This section addresses these issues so that 
  1079. implementations of these interfaces are consistent. 
  1080.  
  1081.  
  1082. ΓòÉΓòÉΓòÉ 4.9.1. SCSI ΓòÉΓòÉΓòÉ
  1083.  
  1084. Small Computer System Interface (SCSI) is an ANSI-standard specification for a 
  1085. peripheral bus. Requirements, recommendations, and miscellaneous information 
  1086. follow: 
  1087.  
  1088. Requirements 
  1089.  
  1090.    o  Systems that are implemented with SCSI must comply with the ANSI Standard 
  1091.       X3.131-1990 (Revision 10c) for SCSI-2, (FAST SCSI).  This standard 
  1092.       specifies the electrical interface as well as the internal system 
  1093.       connector. 
  1094.  
  1095.  Recommendations 
  1096.  
  1097.    o  It is recommended that SCSI implementations use non-differential 
  1098.       signalling with active termination. 
  1099.  
  1100.  Miscellaneous 
  1101.  
  1102.    o  Use of this standard provides a convenient method for accessing CD-ROM, 
  1103.       tape, hardfile, scanner and optical drives. 
  1104.  
  1105.  
  1106. ΓòÉΓòÉΓòÉ 4.9.2. IDE ΓòÉΓòÉΓòÉ
  1107.  
  1108. IDE is an optional interface for hardfiles. Requirements and recommendations 
  1109. follow: 
  1110.  
  1111. Requirements 
  1112.  
  1113.    o  Systems that are implemented with IDE must comply with the X3.221 AT 
  1114.       Attachment (Revision 4.A); Proposed American National Standards. 
  1115.  
  1116.  Recommendations 
  1117.  
  1118.    o  When the enhanced IDE interface becomes a standard and components are 
  1119.       available, it is recommended that systems which use IDE use this 
  1120.       interface for improved data rates and that system software use the 
  1121.       capability for expanded capacity above 520 MB. 
  1122.  
  1123.  
  1124. ΓòÉΓòÉΓòÉ 4.9.3. Ethernet ΓòÉΓòÉΓòÉ
  1125.  
  1126. Requirements follow: 
  1127.  
  1128. Requirements 
  1129.  
  1130.    o  If Ethernet is implemented, it must adhere to the IEEE 802.3 standard. 
  1131.       This specification covers both the electrical interface and the 
  1132.       connectors. 
  1133.  
  1134.  
  1135. ΓòÉΓòÉΓòÉ 4.9.4. Token Ring ΓòÉΓòÉΓòÉ
  1136.  
  1137. Requirements follow: 
  1138.  
  1139. Requirements 
  1140.  
  1141.    o  If Token Ring is implemented, it must adhere to the IEEE 802.5 standard. 
  1142.       This specification covers both the electrical interface and the 
  1143.       connector. 
  1144.  
  1145.  
  1146. ΓòÉΓòÉΓòÉ 4.9.5. Serial ΓòÉΓòÉΓòÉ
  1147.  
  1148. Requirements, recommendations, and miscellaneous information follow: 
  1149.  
  1150. Requirements 
  1151.  
  1152.    o  The EIA/TIA-232-E standard for computer serial port connectors must be 
  1153.       used for the required serial port. 
  1154.  
  1155.  Recommendations 
  1156.  
  1157.    o  It is strongly recommended that compliant systems implement EIA/TIA-232-E 
  1158.       using a nine-pin D-shell male connector and pin assignments as defined 
  1159.       below. 
  1160.    o  It is strongly recommended that systems use the pin configuration and 
  1161.       signal assignments for the nine-pin serial port as shown in the following 
  1162.       figure and table (viewed from the back of the machine). 
  1163.  
  1164.  Figure 1 - Nine-Pin Serial Connector Pin Arrangement 
  1165.  
  1166.  Table 2. Nine Serial Port Connector Signal and Pin Assignments 
  1167.  
  1168.   ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  1169.   Γöé PIN NO.  Γöé SIGNAL NAME                            Γöé
  1170.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1171.   Γöé  1    Γöé Data Carrier Detect                        Γöé
  1172.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1173.   Γöé  2    Γöé Receive Data                            Γöé
  1174.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1175.   Γöé  3    Γöé Transmit Data                           Γöé
  1176.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1177.   Γöé  4    Γöé Data Terminal Ready                        Γöé
  1178.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1179.   Γöé  5    Γöé Signal Ground                           Γöé
  1180.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1181.   Γöé  6    Γöé Data Set Ready                           Γöé
  1182.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1183.   Γöé  7    Γöé Request To Send                          Γöé
  1184.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1185.   Γöé  8    Γöé Clear To Send                           Γöé
  1186.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1187.   Γöé  9    Γöé Ring Indicator                           Γöé
  1188.   ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  1189.  
  1190.  Miscellaneous 
  1191.  
  1192.    o  The voltage levels are EIA only.  A current loop interface is not 
  1193.       supported. 
  1194.  
  1195.  
  1196. ΓòÉΓòÉΓòÉ 4.9.6. LocalTalk ΓòÉΓòÉΓòÉ
  1197.  
  1198. LocalTalk is the standard Macintosh serial port. Recommendations follow: 
  1199.  
  1200. Recommendations 
  1201.  
  1202.    o  It is strongly recommended that compliant systems implement EIA-422-A 
  1203.       using the nine-pin connector and the following pinout. 
  1204.  
  1205.  Figure 2 - Connector - Nine-Pin Arrangement 
  1206.  
  1207.  Table 3. Mini Nine-Pin Serial Port Connector Signal and Pin Assignments 
  1208.  
  1209.   ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  1210.   Γöé PIN NO.  Γöé SIGNAL NAME                            Γöé
  1211.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1212.   Γöé 1     Γöé SCLK(out)  Reset pod or get pod attention             Γöé
  1213.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1214.   Γöé 2     Γöé Sync(in)/SCLK(in)  Serial clock from pod (up to 920 Kbit/sec)   Γöé
  1215.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1216.   Γöé 3     Γöé TxD-  Transmitted data inverted                  Γöé
  1217.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1218.   Γöé 4     Γöé Gnd/shield  Signal Ground                     Γöé
  1219.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1220.   Γöé 5     Γöé RxD-  Receive data inverted                    Γöé
  1221.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1222.   Γöé 6     Γöé TxD+  Transmitted data                      Γöé
  1223.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1224.   Γöé 7     Γöé Wakeup/TxHS  Wakeup CPU or do DMA handshake            Γöé
  1225.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1226.   Γöé 8     Γöé RxD+  Receive data                        Γöé
  1227.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1228.   Γöé 9     Γöé +5 V  Power to pod (350 mA maximum)                Γöé
  1229.   ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  1230.  
  1231.  
  1232. ΓòÉΓòÉΓòÉ 4.9.7. Parallel Port Capability ΓòÉΓòÉΓòÉ
  1233.  
  1234. Requirements and miscellaneous information follow: 
  1235.  
  1236. Requirements 
  1237.  
  1238.    o  If a system includes parallel ports, then those ports must be compliant 
  1239.       to the standard specified by IEEE P1284, Standard Signaling Method for a 
  1240.       Bi-directional Parallel Peripheral Interface for Personal Computers. 
  1241.  
  1242.  Recommendations 
  1243.  
  1244.    o  It is strongly recommended that parallel ports of a system support the 
  1245.       Extended Capabilities Port (ECP) in addition to the Compatibility Mode. 
  1246.  
  1247.  Miscellaneous 
  1248.  
  1249.    o  P1284 defines "compliant" as the "Compatibility Mode" and the "Nibble 
  1250.       Mode."  The "Compatibility Mode" is backward compatible with many 
  1251.       existing devices, including the PC parallel port.  The "Nibble Mode" 
  1252.       provides a bi-directional operations capability. The Extended 
  1253.       Capabilities Port Mode (ECP) provides additional capabilities over this 
  1254.       compatible mode. 
  1255.    o  The Centronics interface is the popular name for the parallel printer 
  1256.       port used by most "IBM compatible" personal computers.  This interface 
  1257.       has never been formalized. 
  1258.  
  1259.  
  1260. ΓòÉΓòÉΓòÉ 4.9.8. PCI Bus ΓòÉΓòÉΓòÉ
  1261.  
  1262. Miscellaneous information follows: 
  1263.  
  1264. Miscellaneous 
  1265.  
  1266.    o  PCI documents are available from and maintained by the PCI Special 
  1267.       Interest Group.  The PCI architecture is described in the following 
  1268.       documents: 
  1269.  
  1270.         -  PCI Local Bus Specification, Revision 2.0, April 30, 1993 
  1271.         -  PCI System Design Guide, Revision 1.0, September 1993 
  1272.         -  PCI to PCI Bridge Architecture Specification, Revision 1.0, April 
  1273.            5,1994 
  1274.         -  PCI Multimedia Design Guide, Revision 1.0, March 29, 1994 
  1275.  
  1276.  
  1277. ΓòÉΓòÉΓòÉ 4.9.9. PCMCIA Bus ΓòÉΓòÉΓòÉ
  1278.  
  1279. Requirements and miscellaneous information follow: 
  1280.  
  1281. The PCMCIA standard defines the physical requirements, electrical 
  1282. specifications and software architecture for the 68-pin cards and their 
  1283. sockets. Requirements, recommendations and miscellaneous information follow: 
  1284.  
  1285. Requirements 
  1286.  
  1287.    o  If a system has PCMCIA, then it must support the sockets that are release 
  1288.       2.x compatible. 
  1289.    o  For maximum compatibility and interoperability, the system platform 
  1290.       vendors must provide Socket Services and the operating system vendors 
  1291.       must provide the Card Services extension. 
  1292.    o  Both Socket Services and Card Services must be provided in the system 
  1293.       abstraction software. 
  1294.    o  The PC card vendors must provide Card Enablers (i.e. installers) which 
  1295.       are clients of Card Services. 
  1296.    o  If the operating system supports Plug and Play, then the Configuration 
  1297.       Manager must take over individual Card Enablers. 
  1298.    o  In addition to any default drivers, Card Services must allow for the use 
  1299.       of Memory Technology Drivers to support additional types of memory 
  1300.       devices. 
  1301.  
  1302.  Recommendations 
  1303.  
  1304.    o  It is strongly recommended that the Card Services provide a default 
  1305.       Memory Technology Driver. 
  1306.  
  1307.  Miscellaneous 
  1308.  
  1309.    o  The PCMCIA software architecture has two key elements: Socket Services 
  1310.       and Card Services.  Socket Services is a hardware-dependent interface. 
  1311.       The purpose of Socket Services is to mask the socket's actual hardware 
  1312.       implementation from higher-level software components that utilize it. 
  1313.       Card Services is a software layer that sits above Socket Services, 
  1314.       coordinating access among the cards, the sockets and system resources 
  1315.       such as interrupts and the memory map.  Card Services accesses cards via 
  1316.       Socket Services.  The card drivers interact with the card via Card 
  1317.       Services.  In general, Card Services is operating system dependent. 
  1318.    o  The PCMCIA standards can be ordered from and are maintained by the 
  1319.       Personal Computer Memory Card International Association.  The PCMCIA 
  1320.       standards include the following individual specifications: 
  1321.  
  1322.         -  PC Card Standard Specification, release 2.1, July 1993 
  1323.         -  Socket Services Specification, release 2.1, July 1993 
  1324.         -  Card Services Specification, release 2.1, July 1993 
  1325.         -  PC Card ATA Mass Storage Specification, release 1.02, July 1993 
  1326.         -  AIMS Specification, release 1.01, November 1992 
  1327.         -  Recommended Extensions, release 1.00, November 1992 
  1328.  
  1329.    o  In the future when the PCMCIA Card Bus Specification is approved, Card 
  1330.       Bus should be considered if power consumption is within the allowable 
  1331.       range. 
  1332.  
  1333.  
  1334. ΓòÉΓòÉΓòÉ 4.9.10. ISA Bus ΓòÉΓòÉΓòÉ
  1335.  
  1336. Requirements, recommendations, and miscellaneous information follow: 
  1337.  
  1338. Requirements 
  1339.  
  1340.    o  Systems must comply with the IEEE definition of ISA. 
  1341.    o  If Plug and Play is implemented on a system, then each Plug and Play 
  1342.       hardware device must be able to be uniquely identified, must state the 
  1343.       services it provides and the resources which it requires, must identify 
  1344.       the driver which supports it, and must allow software to configure it. 
  1345.  
  1346.  Recommendations 
  1347.  
  1348.    o  When the ISA Plug and Play standard is fully defined and accepted, it is 
  1349.       strongly recommended that systems comply with the Plug and Play 
  1350.       specifications. The Plug and Play specifications define hardware or 
  1351.       software protocols to let systems perform configuration automatically. 
  1352.  
  1353.  Miscellaneous 
  1354.  
  1355.    o  When the ISA bus was originally implemented, there was no architectural 
  1356.       definition for the IBM Personal Computer AT Bus, only the implementation 
  1357.       defined by the schematics published in the Technical Reference Manual. 
  1358.       Since that time there have been several definitions of ISA put forward, 
  1359.       including, but not limited to, the Family 1 Bus Architecture, an IEEE 
  1360.       standards group, and an Intel publication. 
  1361.  
  1362.  
  1363. ΓòÉΓòÉΓòÉ 4.9.11. Input Device Interfaces ΓòÉΓòÉΓòÉ
  1364.  
  1365. Miscellaneous information follows: 
  1366.  
  1367. Miscellaneous 
  1368.  
  1369.    o  Examples of the interface for the alphanumeric and pointing devices 
  1370.       include either ADB standard as used in Apple computers, or the 
  1371.       PC/AT-PS/2* interface as implemented in an Intel 8042AH chip. The ADB 
  1372.       interface circuit is described in the Guide to Macintosh Family Hardware. 
  1373.  
  1374.  
  1375. ΓòÉΓòÉΓòÉ 4.10. System Configurations ΓòÉΓòÉΓòÉ
  1376.  
  1377. Table 4 defines the required subsystem components for the minimum PowerPC 
  1378. Reference Platform-compliant system and recommended components for five typical 
  1379. computer configurations. Within this table, fields are marked as "None" to 
  1380. indicate that the device is not recommended, "Optional" to indicate that the 
  1381. hardware system vendor has the option to include the device, and "Required" to 
  1382. indicate that the device is required in all hardware configurations. The five 
  1383. configurations are: 
  1384.  
  1385.  Portable System               The portable configuration specifies the 
  1386.                                subsystems recommended for a PowerPC Reference 
  1387.                                Platform-compliant portable.  A portable is a 
  1388.                                machine that is capable of battery operation. 
  1389.  
  1390.  Medialess System              The medialess system relies on network 
  1391.                                connections for all storage.  Boot is from the 
  1392.                                network; software, data and paging space are 
  1393.                                attained from the network. 
  1394.  
  1395.  Desktop System                The desktop system is an entry-level system for 
  1396.                                commercial or technical applications. 
  1397.  
  1398.  Technical Workstation System  The technical workstation configuration 
  1399.                                specifies a technical user's desktop or deskside 
  1400.                                machine. 
  1401.  
  1402.  Server System                 The server configuration specifies a machine 
  1403.                                that serves multiple users and does not require 
  1404.                                a locally attached keyboard and graphics 
  1405.                                display. Examples of functions performed by 
  1406.                                servers include backup server, compute server, 
  1407.                                data server, or print server. 
  1408.  
  1409.  Table 4. Subsystem Components of PowerPC Reference Platform Systems 
  1410.  
  1411.   ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  1412.   Γöé SUBSYSTEMΓöé REQUIRED   Γöé    RECOMMENDED TYPICAL CONFIGURATIONS              Γöé
  1413.   Γöé      Γöé MINIMUM    Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1414.   Γöé      Γöé        Γöé PORTABLE  Γöé MEDIALESS   Γöé DESKTOP    Γöé TECHNICAL   Γöé SERVER  Γöé
  1415.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1416.   Γöé ProcessorΓöé PowerPC    Γöé PowerPC  Γöé PowerPC    Γöé PowerPC    Γöé PowerPC    Γöé PowerPC  Γöé
  1417.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1418.   Γöé System  Γöé 8 MB     Γöé ExpandableΓöé Expandable  Γöé Expandable  Γöé Expandable  ΓöéExpandableΓöé
  1419.   Γöé Memory  Γöé        Γöé to     Γöé to      Γöé to      Γöé to      Γöé to    Γöé
  1420.   Γöé      Γöé        Γöé 32 MB   Γöé 32 MB     Γöé 32 MB     Γöé 32 MB     Γöé 32 MB   Γöé
  1421.   Γöé      Γöé        Γöé (min.),  Γöé (min.),    Γöé (min.),    Γöé (min.),    Γöé (min.),  Γöé
  1422.   Γöé      Γöé        Γöé parity   Γöé parity    Γöé parity    Γöé ECC      Γöé ECC    Γöé
  1423.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1424.   Γöé System  Γöé Sized as   Γöé Sized as  Γöé Sized as   Γöé Sized as   Γöé Sized as   Γöé Sized as Γöé
  1425.   Γöé ROM    Γöé Needed    Γöé Needed,  Γöé Needed,    Γöé Needed,    Γöé Needed,    Γöé Needed,  Γöé
  1426.   Γöé      Γöé        Γöé Software  Γöé Software   Γöé Software   Γöé Software   Γöé Software Γöé
  1427.   Γöé      Γöé        Γöé Writeable Γöé Writeable   Γöé Writeable   Γöé Writeable   Γöé WriteableΓöé
  1428.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1429.   Γöé Non-   Γöé 4 KB     Γöé 4 KB    Γöé 4 KB     Γöé 4 KB     Γöé 4 KB     Γöé 4 KB   Γöé
  1430.   Γöé volatile Γöé        Γöé      Γöé        Γöé        Γöé        Γöé      Γöé
  1431.   Γöé Memory  Γöé        Γöé      Γöé        Γöé        Γöé        Γöé      Γöé
  1432.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1433.   Γöé L2 Cache Γöé Optional   Γöé Optional  Γöé Optional   Γöé Optional   Γöé >= 256    Γöé >= 256  Γöé
  1434.   Γöé      Γöé        Γöé      Γöé        Γöé        Γöé KB      Γöé KB    Γöé
  1435.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1436.   Γöé Hardfile Γöé 120 MB*    Γöé 240 MB   Γöé None     Γöé 240 MB    Γöé 240 MB    Γöé 400 MB  Γöé
  1437.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1438.   Γöé Floppy  Γöé Optional*   Γöé 1.44 MB  Γöé None     Γöé 1.44 MB    Γöé 1.44 MB    Γöé 1.44 MB  Γöé
  1439.   Γöé      Γöé        Γöé MFM    Γöé        Γöé MFM      Γöé MFM      Γöé MFM    Γöé
  1440.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1441.   Γöé CD-ROM  Γöé Optional*   Γöé Optional  Γöé None     Γöé XA, >=300   Γöé XA,      Γöé XA,    Γöé
  1442.   Γöé      Γöé        Γöé      Γöé        Γöé KB/s     Γöé >=300     Γöé >=300   Γöé
  1443.   Γöé      Γöé        Γöé      Γöé        Γöé        Γöé KB/s     Γöé KB/s   Γöé
  1444.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1445.   Γöé Alphanu- Γöé Required   Γöé Keyboard  Γöé Keyboard   Γöé Keyboard   Γöé Keyboard   Γöé Keyboard Γöé
  1446.   Γöé meric   Γöé        Γöé      Γöé        Γöé        Γöé        Γöé or    Γöé
  1447.   Γöé Input   Γöé        Γöé      Γöé        Γöé        Γöé        Γöé Terminal Γöé
  1448.   Γöé Device  Γöé        Γöé      Γöé        Γöé        Γöé        Γöé      Γöé
  1449.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1450.   Γöé Pointing Γöé Required   Γöé Required  Γöé 2-Button   Γöé 2-Button   Γöé 2-Button   Γöé Required Γöé
  1451.   Γöé Device  Γöé with     Γöé      Γöé Mouse     Γöé Mouse     Γöé Mouse     Γöé with   Γöé
  1452.   Γöé      Γöé Keyboard   Γöé      Γöé        Γöé        Γöé        Γöé Keyboard Γöé
  1453.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1454.   Γöé Audio   Γöé 16-Bit    Γöé Multi-   Γöé Multi-voice, Γöé Multi-voice, Γöé Multi-voice, Γöé 16-Bit  Γöé
  1455.   Γöé      Γöé Stereo,    Γöé voice,   Γöé Compression  Γöé Compression  Γöé Compression  Γöé Stereo,  Γöé
  1456.   Γöé      Γöé 44.1 KHz   ΓöéCompressionΓöé        Γöé        Γöé        Γöé 44.1 KHz Γöé
  1457.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1458.   Γöé Graphics Γöé 640x480x8   Γöé 640x480x8 Γöé >=1024x768x16Γöé>=1024x768x16 Γöé>=1024x768x16 Γöé Possibly Γöé
  1459.   Γöé      Γöé        Γöé      Γöé        Γöé        Γöé        Γöé Terminal Γöé
  1460.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1461.   Γöé Real-   Γöé Required   Γöé Required  Γöé Required   Γöé Required   Γöé Required   Γöé Required Γöé
  1462.   Γöé Time   Γöé        Γöé      Γöé        Γöé        Γöé        Γöé      Γöé
  1463.   Γöé Clock   Γöé        Γöé      Γöé        Γöé        Γöé        Γöé      Γöé
  1464.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1465.   Γöé Serial  Γöé EIA/TIA-232-EΓöé >= 19.2K  Γöé >= 19.2K   Γöé >= 19.2K   Γöé >= 19.2K   Γöé >= 19.2K Γöé
  1466.   Γöé Port   Γöé at 19.2K   Γöé      Γöé        Γöé        Γöé        Γöé      Γöé
  1467.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1468.   Γöé Parallel Γöé Optional   Γöé P1284 ECP Γöé P1284     Γöé P1284 ECP   Γöé P1284     Γöé P1284   Γöé
  1469.   Γöé Port   Γöé        Γöé Mode    Γöé ECP Mode   Γöé Mode     Γöé ECP Mode   Γöé ECP Mode Γöé
  1470.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1471.   Γöé Network  Γöé Optional*   Γöé Ethernet  Γöé Ethernet   Γöé Ethernet   Γöé Ethernet   Γöé Ethernet Γöé
  1472.   Γöé      Γöé        Γöé or     Γöé or      Γöé or      Γöé or      Γöé or    Γöé
  1473.   Γöé      Γöé        Γöé LocalTalk Γöé LocalTalk   Γöé LocalTalk   Γöé LocalTalk   Γöé LocalTalkΓöé
  1474.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1475.   Γöé ExpansionΓöé Optional   Γöé PCI, ISA, Γöé PCI,     Γöé PCI, ISA,   Γöé PCI,     Γöé PCI,   Γöé
  1476.   Γöé Bus(es)  Γöé        Γöé or PCMCIA Γöé ISA, or    Γöé or PCMCIA   Γöé ISA, or    Γöé ISA, or  Γöé
  1477.   Γöé      Γöé        Γöé      Γöé PCMCIA    Γöé        Γöé PCMCIA    Γöé PCMCIA  Γöé
  1478.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1479.   Γöé SCSI   Γöé Optional   Γöé Optional  Γöé Optional   Γöé SCSI-2    Γöé SCSI-2    Γöé SCSI-2  Γöé
  1480.   Γöé      Γöé        Γöé      Γöé        Γöé Fast     Γöé Fast     Γöé Fast   Γöé
  1481.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1482.   Γöé NOTE:                                            Γöé
  1483.   Γöé                                               Γöé
  1484.   Γöé *     Hardfile capability may be provided or augmented by a network connection,     Γöé
  1485.   Γöé      in which case a network connection is required.                  Γöé
  1486.   Γöé                                               Γöé
  1487.   Γöé **     Some method of installing the operating system, applications and          Γöé
  1488.   Γöé      data is required.                                 Γöé
  1489.   ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  1490.  
  1491.  Table 5 lists the minimum hardware configuration requirements for operating 
  1492.  systems to run on a PowerPC Reference Platform hardware system. This table 
  1493.  gives the requirements for the smallest version of the operating system 
  1494.  required to support a stand-alone desktop workstation. Appendices for each 
  1495.  operating system list the requirements for other configurations and list 
  1496.  optional expansion and recommended features. The first column in Table 5 lists 
  1497.  the minimum hardware configuration required to support any one of the 
  1498.  operating systems.  The remaining columns list the minimum hardware 
  1499.  configuration requirements for each operating system. 
  1500.  
  1501.  Hardware system vendors must use the operating system information and the 
  1502.  required minimum hardware configuration information in this section to 
  1503.  configure a system.  The hardware system vendor could use this information to 
  1504.  tailor an implementation to include some operating systems in some 
  1505.  configurations while excluding others, or could configure a machine large 
  1506.  enough to hold any one or several of the operating systems. 
  1507.  
  1508.  Table 5. Operating System Requirements for Subsystem Components 
  1509.  
  1510.   ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  1511.   Γöé SUBSYSTEMΓöéREQUIRED  Γöé    MINIMUM REQUIRED FOR EACH OPERATING SYSTEM     Γöé
  1512.   Γöé      ΓöéTO SUPPORTΓö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1513.   Γöé      ΓöéANY ONE  Γöé WINDOWS NTΓöé AIX    Γöé WORKPLACE Γöé SOLARIS  Γöé TALIGENT Γöé
  1514.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1515.   Γöé ProcessorΓöé 601,   Γöé 601, 603, Γöé 601,   Γöé 601, 603, Γöé 601,   Γöé      Γöé
  1516.   Γöé      Γöé 603, 604 Γöé 604    Γöé 603, 604 Γöé 604    Γöé 603, 604 Γöé      Γöé
  1517.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1518.   Γöé System  Γöé 16 MB   Γöé 16 MB   Γöé 16 MB   Γöé 8 MB    Γöé 16 MB   Γöé      Γöé
  1519.   Γöé Memory  Γöé      Γöé      Γöé      Γöé      Γöé      Γöé      Γöé
  1520.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1521.   Γöé System  Γöé Standard Γöé Standard  Γöé Standard Γöé Standard  Γöé Standard Γöé      Γöé
  1522.   Γöé ROM    Γöé      Γöé      Γöé      Γöé      Γöé      Γöé      Γöé
  1523.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1524.   Γöé Non-   Γöé Standard Γöé Standard  Γöé Standard Γöé Standard  Γöé Standard Γöé      Γöé
  1525.   Γöé volatile Γöé 4 KB   Γöé 4 KB    Γöé 4 KB   Γöé 4 KB    Γöé 4 KB   Γöé      Γöé
  1526.   Γöé Memory  Γöé      Γöé      Γöé      Γöé      Γöé      Γöé      Γöé
  1527.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1528.   Γöé L2 Cache Γöé Optional Γöé Optional  Γöé Optional Γöé Optional  Γöé Optional Γöé      Γöé
  1529.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1530.   Γöé Hardfile Γöé 200 MB  Γöé 200 MB   Γöé 200 MB  Γöé 120 MB   Γöé 200 MB * Γöé      Γöé
  1531.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1532.   Γöé Floppy  Γöé Required Γöé Optional  Γöé Optional Γöé Required  Γöé Required Γöé      Γöé
  1533.   Γöé (1.44 MB Γöé      Γöé      Γöé      Γöé *     Γöé      Γöé      Γöé
  1534.   Γöé MFM)   Γöé      Γöé      Γöé      Γöé      Γöé      Γöé      Γöé
  1535.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1536.   Γöé CD-ROM * Γöé Required Γöé Required  Γöé Required Γöé Required  Γöé Required Γöé      Γöé
  1537.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1538.   Γöé Alphanu- Γöé Required Γöé Required  Γöé Required Γöé Required  Γöé Required Γöé      Γöé
  1539.   Γöé meric   Γöé      Γöé      Γöé      Γöé      Γöé      Γöé      Γöé
  1540.   Γöé Input   Γöé      Γöé      Γöé      Γöé      Γöé      Γöé      Γöé
  1541.   Γöé Device  Γöé      Γöé      Γöé      Γöé      Γöé      Γöé      Γöé
  1542.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1543.   Γöé Pointing Γöé Required Γöé Required  Γöé Required Γöé Required  Γöé Required Γöé      Γöé
  1544.   Γöé Device  Γöé      Γöé      Γöé      Γöé      Γöé      Γöé      Γöé
  1545.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1546.   Γöé Audio   Γöé Standard Γöé Standard  Γöé Standard Γöé Standard  Γöé Standard Γöé      Γöé
  1547.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1548.   Γöé Graphics Γöé 800x600  Γöé 640x480  Γöé 800x600  Γöé 640x480  Γöé 640x480  Γöé      Γöé
  1549.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1550.   Γöé Real-   Γöé Standard Γöé Standard  Γöé Standard Γöé Standard  Γöé Standard Γöé      Γöé
  1551.   Γöé Time   Γöé      Γöé      Γöé      Γöé      Γöé      Γöé      Γöé
  1552.   Γöé Clock   Γöé      Γöé      Γöé      Γöé      Γöé      Γöé      Γöé
  1553.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1554.   Γöé Serial  Γöé 2     Γöé Standard  Γöé 2     Γöé Standard  Γöé Standard Γöé      Γöé
  1555.   Γöé Port   Γöé Required Γöé      Γöé Required Γöé      Γöé      Γöé      Γöé
  1556.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1557.   Γöé Parallel Γöé 1     Γöé Optional  Γöé 1     Γöé Optional  Γöé Optional Γöé      Γöé
  1558.   Γöé Port   Γöé Required Γöé      Γöé Required Γöé      Γöé      Γöé      Γöé
  1559.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1560.   Γöé Network  Γöé Optional Γöé Optional  Γöé Optional Γöé Optional  Γöé Optional Γöé      Γöé
  1561.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1562.   Γöé Expan-  Γöé ISA, PCI Γöé ISA, PCI  Γöé ISA, PCI Γöé ISA, PCI, Γöé ISA,   Γöé      Γöé
  1563.   Γöé sion   Γöé      Γöé      Γöé      Γöé PCMCIA   Γöé PCI,   Γöé      Γöé
  1564.   Γöé Bus(es)  Γöé      Γöé      Γöé      Γöé      Γöé PCMCIA  Γöé      Γöé
  1565.   Γöé **    Γöé      Γöé      Γöé      Γöé      Γöé      Γöé      Γöé
  1566.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1567.   Γöé SCSI **  Γöé1 RequiredΓöé Optional  Γöé1 RequiredΓöé Optional  Γöé Optional Γöé      Γöé
  1568.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  1569.   Γöé LEGEND:                                    Γöé
  1570.   Γöé                                        Γöé
  1571.   Γöé ENTRY   DEFINITION                             Γöé
  1572.   Γöé                                        Γöé
  1573.   Γöé STANDARD  indicates that the component is required in all hardware config-  Γöé
  1574.   Γöé      urations                              Γöé
  1575.   Γöé                                        Γöé
  1576.   Γöé REQUIRED  indicates that this component must be present to support that par- Γöé
  1577.   Γöé      ticular operating system                      Γöé
  1578.   Γöé                                        Γöé
  1579.   Γöé OPTIONAL  indicates that the operating system supports the component and   Γöé
  1580.   Γöé      that the hardware system vendor has the option to include the com- Γöé
  1581.   Γöé      ponent                               Γöé
  1582.   Γöé                                        Γöé
  1583.   Γöé *     Capability can be provided via a network.              Γöé
  1584.   Γöé                                        Γöé
  1585.   Γöé **     Currently supported devices.  Different devices could be accommo-  Γöé
  1586.   Γöé      dated by providing alternative abstraction software.        Γöé
  1587.   ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  1588.  
  1589.  
  1590. ΓòÉΓòÉΓòÉ 5. Architecture Guidance ΓòÉΓòÉΓòÉ
  1591.  
  1592. This section defines the collection of architectural constraints and 
  1593. conventions for PowerPC Reference Platform-compliant systems. Some features 
  1594. described within this section are required to support any operating system. 
  1595. These features are stated in terms of "must". Every PowerPC Reference 
  1596. Platform-compliant machine must have these features.  Some features are 
  1597. recommended for better usability or performance.  These features are described 
  1598. in terms of "recommended." Some possible features are discouraged for future 
  1599. compatibility reasons and for hardware simplification reasons. In some cases, 
  1600. additional information is presented to help explain the implementation of these 
  1601. requirements and recommendations. This section is written primarily for 
  1602. hardware system vendors, but there are some software requirements and 
  1603. recommendations. 
  1604.  
  1605.  
  1606. ΓòÉΓòÉΓòÉ 5.1. System Topology and Coherence ΓòÉΓòÉΓòÉ
  1607.  
  1608. Miscellaneous information follows: 
  1609.  
  1610. Miscellaneous 
  1611.  
  1612.    o  A typical system topology used by PowerPC Reference Platform systems is 
  1613.       shown in Figure 3. All PowerPC Reference Platform systems consist of one 
  1614.       or more compliant processors; a volatile memory separate from other 
  1615.       subsystems used for storage of data and instructions, called System 
  1616.       Memory; and a number of objects, called I/O subsystems, that may initiate 
  1617.       transactions to System Memory.  The processors are linked over the 
  1618.       primary processor bus to each other, to System Memory, and to a bus 
  1619.       bridge.  In general, I/O devices do not connect to the PowerPC processor 
  1620.       bus.  The bus bridge connects to a secondary bus which has I/O subsystems 
  1621.       connected to it.  In turn, another bus bridge may be employed to a 
  1622.       tertiary bus with additional I/O subsystems connected to it.  Typically 
  1623.       the bus speeds and throughput decrease and the number of supportable 
  1624.       loads increases as one progresses from the primary processor bus to the 
  1625.       tertiary bus. PowerPC Reference Platform multiprocessor systems have a 
  1626.       symmetric (at least from the hardware point of view) shared memory model. 
  1627.       Please refer to Section "Multiprocessor Considerations" for architecture 
  1628.       considerations specific to multiprocessor systems. 
  1629.  
  1630.    o  There are variations on this typical topology which are likely to occur 
  1631.       and are therefore worth describing.  The secondary bus may be implemented 
  1632.       as two or more parallel expansion buses for performance reasons. 
  1633.       Similarly the tertiary bus may be two or more parallel expansion buses. 
  1634.       The bus bridge and/or memory controller may be integrated into the 
  1635.       processor chip.  In the case where the bus bridge is integrated into the 
  1636.       processor chip, the primary processor bus would not be the PowerPC 
  1637.       processor bus, but would be an expansion bus (e.g. PCI).  I/O subsystems 
  1638.       would normally be attached to the primary processor bus in this case.  If 
  1639.       this bus is the only bus coming from the processor chip, then the System 
  1640.       Memory would continue to be attached to the primary processor bus.  If 
  1641.       the memory controller was integrated into the processor chip, then System 
  1642.       Memory would be attached to the processor chip. 
  1643.  
  1644.  Figure 3 - Typical PowerPC Reference Platform System Topology 
  1645.  
  1646.  
  1647. ΓòÉΓòÉΓòÉ 5.2. System Memory ΓòÉΓòÉΓòÉ
  1648.  
  1649. Requirements and miscellaneous information follow: 
  1650.  
  1651. Requirements 
  1652.  
  1653.    o  Access to System Memory by processors and I/O must conform to the 
  1654.       coherency requirements specified by the PowerPC Architecture Manual, when 
  1655.       coherency is required. 
  1656.    o  For coherence required pages, a coherent view of storage must be 
  1657.       maintained between all processor caches and System Memory for any System 
  1658.       Memory reference transactions initiated by the processor and for any 
  1659.       transactions to System Memory initiated from an I/O bus.  In particular: 
  1660.  
  1661.         -  transactions between a processor and System Memory 
  1662.         -  transactions between an I/O subsystem and System Memory 
  1663.         -  transactions between any processor in a multiprocessor system and 
  1664.            System Memory 
  1665.  
  1666.  Miscellaneous 
  1667.  
  1668.    o  Coherence among any other storage elements or for any other kinds of 
  1669.       transactions need not be maintained by hardware.  In particular, 
  1670.       transactions between an I/O device and I/O Memory need not be maintained 
  1671.       coherent by the hardware. 
  1672.    o  The PowerPC architecture allows software to set the coherence mode of 
  1673.       System Memory as "memory coherence required" or "memory coherence not 
  1674.       required."  When memory coherence is required the hardware system 
  1675.       maintains all data buffers in the L2 cache, in the memory controller, and 
  1676.       in the bus bridge to the secondary bus in coherence. 
  1677.    o  Some PowerPC processors may not assert the bus coherency tag bit (M bit) 
  1678.       on instruction fetches; nevertheless, instruction fetches should be 
  1679.       coherent with respect to prior write transactions between I/O devices and 
  1680.       System Memory. 
  1681.    o  Transactions between the I/O subsystem and System Memory are required to 
  1682.       be coherent when the I/O operation is complete.  An I/O operation is 
  1683.       considered complete when the resulting I/O interruption processing is 
  1684.       complete.  In addition, most I/O bus architectures require strong 
  1685.       ordering of I/O accesses to System Memory while an I/O operation is in 
  1686.       process. 
  1687.    o  Programmed I/O write transactions by a processor to an I/O device are 
  1688.       required to be strongly ordered with respect to prior read transactions 
  1689.       by that device to System Memory.  Similarly, programmed I/O read 
  1690.       transactions by a processor to an I/O device are required to be strongly 
  1691.       ordered with respect to prior write tranactions by that device to System 
  1692.       Memory. 
  1693.    o  Store combining (described in the PowerPC Architecture Manual, Book III) 
  1694.       by some PowerPC processors may have an effect on the order in which data 
  1695.       is stored. 
  1696.  
  1697.  
  1698. ΓòÉΓòÉΓòÉ 5.3. I/O Memory ΓòÉΓòÉΓòÉ
  1699.  
  1700. PowerPC Reference Platform systems may contain CPU-visible read/write memory 
  1701. other than the System Memory.  This memory is located on I/O devices which are 
  1702. normally attached to secondary or tertiary buses.  These devices may be 
  1703. accessed through the bus bridge on the primary processor bus.  Requirements and 
  1704. miscellaneous information follow: 
  1705.  
  1706. Requirements 
  1707.  
  1708.    o  I/O Memory which is not well behaved in terms of prefetching and other 
  1709.       speculative storage operations must be marked as guarded. 
  1710.  
  1711.  Miscellaneous 
  1712.  
  1713.    o  "Guarded" is a term used in the PowerPC Architecture Manual, Book III. 
  1714.       Storage which is not well behaved in terms of prefetching and other 
  1715.       speculative storage operations must be marked as guarded.  Examples of 
  1716.       this type of storage include I/O subsystems, memory with holes, and the 
  1717.       top of System Memory which has no successor.  With a few exceptions, most 
  1718.       of the I/O Memory would be mapped as guarded.  Graphics frame buffers are 
  1719.       an example of I/O Memory which would not be marked as guarded. 
  1720.    o  The 601 treats all memory as not guarded in the sense that speculative 
  1721.       fetching may occur to any area of memory.  The 601 does speculative 
  1722.       instruction execution.  In this way, data which is adjacent to 
  1723.       instructions could be speculatively executed.  The 601 does not perform 
  1724.       any speculative load or store instructions. 
  1725.  
  1726.  
  1727. ΓòÉΓòÉΓòÉ 5.4. System I/O ΓòÉΓòÉΓòÉ
  1728.  
  1729. Requirements, recommendations, and miscellaneous information follow: 
  1730.  
  1731. Requirements 
  1732.  
  1733.    o  Software must assure that processor implementations of load and store 
  1734.       combining do not violate bus and device operational constraints. 
  1735.    o  All transfers initiated by a processor, independent of the target of the 
  1736.       transfer, must obey PowerPC architectural semantics for memory ordering 
  1737.       (including semantics for eieio and sync). 
  1738.  
  1739.  Recommendations 
  1740.  
  1741.    o  It is recommended that all loads or stores to System I/O match the device 
  1742.       register size. 
  1743.    o  If load and store combining by the processor would violate bus and device 
  1744.       operational constraints, then it is recommended that software separate 
  1745.       adjacent loads and stores with storage synchronizing instructions (e.g. 
  1746.       eieio). 
  1747.  
  1748.  Miscellaneous 
  1749.  
  1750.    o  The PowerPC architecture allows processors to implement "load or store 
  1751.       combining." This architectural feature allows a processor to combine one 
  1752.       or more loads or stores to adjacent storage into a single bus 
  1753.       transaction.  In this way, two store word instructions to adjacent 
  1754.       locations could become a doubleword bus transfer. 
  1755.  
  1756.  
  1757. ΓòÉΓòÉΓòÉ 5.5. Self-Modifying Code ΓòÉΓòÉΓòÉ
  1758.  
  1759. Programs which modify the currently executing sequence of instructions, 
  1760. self-modifying code, are allowed on PowerPC Reference Platform systems. 
  1761. Requirements, recommendations, and miscellaneous information follow: 
  1762.  
  1763. Requirements 
  1764.  
  1765.    o  Self-modifying code must be done in such a manner that the instruction 
  1766.       fetch pipeline and cache do not contain the original form of the modified 
  1767.       code. 
  1768.  
  1769.  Recommendations 
  1770.  
  1771.    o  It is recommended that operating system software provide a service which 
  1772.       will allow applications that modify code to ensure that instructions and 
  1773.       data in cache and System Memory are coherent. 
  1774.    o  The recommended instructions for obtaining instruction and data coherence 
  1775.       are as follows: 
  1776.  
  1777.         1. dcbst -- update System Memory 
  1778.         2. sync -- wait for update 
  1779.         3. icbi -- remove (invalidate) copy in instruction cache 
  1780.         4. sync -- wait for icbi to be globally performed (may be omitted in 
  1781.            uniprocessor systems) 
  1782.         5. isync -- remove copy in own instruction buffer 
  1783.  
  1784.    o  Because of the overhead incurred while performing the instruction and 
  1785.       data storage synchronization, it is recommended that frequent minor 
  1786.       self-modification to the instruction stream be avoided. 
  1787.  
  1788.  Miscellaneous 
  1789.  
  1790.    o  The PowerPC architecture does not enforce consistency between the 
  1791.       instruction cache and System Memory. 
  1792.  
  1793.  
  1794. ΓòÉΓòÉΓòÉ 5.6. Bus Resource Locking ΓòÉΓòÉΓòÉ
  1795.  
  1796. The PowerPC Reference Platform Specification does not require resource locking 
  1797. capability beyond the atomic access features provided in the PowerPC 
  1798. architecture. Some buses provide a resource locking function (e.g. PCI 
  1799. exclusive access mechanism) for use by bus masters.  System designs may choose 
  1800. not to implement bus resource locking functions.  If bus resource locking is 
  1801. provided, then the following requirements, recommendations, and miscellaneous 
  1802. information apply: 
  1803.  
  1804. Requirements 
  1805.  
  1806.    o  If resource locking is provided for bus masters, then systems must not 
  1807.       allow the entire bus to be locked. 
  1808.    o  Locking of a memory resource by bus masters is acceptable, but memory 
  1809.       system coherency must always be maintained. 
  1810.    o  For System Memory resource locking operations, the bus bridge must 
  1811.       present a read-with-intent-to-modify transaction to the processor 
  1812.       interface. 
  1813.    o  Locking of System Memory resources by bus masters must occur in 
  1814.       increments of less than a memory system page (4 KB). 
  1815.    o  Processor operations which require the use of locking features must use 
  1816.       the PowerPC atomic access feature (e.g. lwarx and stwcx). 
  1817.  
  1818.  Recommendations 
  1819.  
  1820.    o  Locking in cache line increments is recommended. 
  1821.  
  1822.  Miscellaneous 
  1823.  
  1824.    o  The read-with-intent-to-modify transaction will cause cached elements 
  1825.       affected by the memory resource lock to be flushed and invalidated before 
  1826.       the lock is granted. 
  1827.  
  1828.  
  1829. ΓòÉΓòÉΓòÉ 5.7. Bus Errors and Unsupported Bus Transactions ΓòÉΓòÉΓòÉ
  1830.  
  1831. Requirements and miscellaneous information follow: 
  1832.  
  1833. Requirements 
  1834.  
  1835.    o  If bus errors (e.g. detected parity errors) and unsupported transaction 
  1836.       types (e.g. I/O of an unaligned 4-byte word) to local and expansion buses 
  1837.       are to be reported, then the system must send a high-priority interrupt 
  1838.       (e.g. soft reset, NMI, INT0, or Transaction Error Acknowledgement -- TEA) 
  1839.       to the PowerPC processor. 
  1840.  
  1841.  Miscellaneous 
  1842.  
  1843.    o  The level of error reporting in PowerPC Reference Platform-compliant 
  1844.       systems is not defined in this specification, but is left up to the 
  1845.       system designer.  A minimal-cost implementation may choose to ignore 
  1846.       error conditions and continue processing.  A more robust design may 
  1847.       detect and report error occurrences to software. 
  1848.    o  When a PowerPC processor receives a TEA, it produces a "machine check" 
  1849.       interrupt.  The PowerPC architecture allows the implementation to define 
  1850.       whether interrupts are "precise" or "imprecise."  The PowerPC 601, 603, 
  1851.       and 604 have defined the soft reset and machine check interrupts as 
  1852.       imprecise, which means that the exact instruction address that caused the 
  1853.       interrupt may not be reported to the interrupt handling software. 
  1854.       Recovery from imprecise interrupts may be difficult or impossible.  In 
  1855.       most cases the interrupt handler may have to record the error conditions 
  1856.       in NVRAM and stop the system. 
  1857.  
  1858.  
  1859. ΓòÉΓòÉΓòÉ 5.8. Memory Map ΓòÉΓòÉΓòÉ
  1860.  
  1861. Requirements, recommendations, and miscellaneous information follow: 
  1862.  
  1863. Requirements 
  1864.  
  1865.    o  The memory map must consist of four distinct areas, including: 
  1866.  
  1867.            System Memory      Used to store the programs and data being 
  1868.                               operated on by the processor 
  1869.            System I/O space   Used for input and output to devices attached to 
  1870.                               the I/O buses 
  1871.            I/O Memory         Memory on I/O devices such as local memory on 
  1872.                               graphics adaptors 
  1873.            System ROM         Contains the initial bring-up code 
  1874.  
  1875.    o  The size and location of these memory spaces must be passed to the 
  1876.       operating system loader in the residual data. 
  1877.    o  System Memory (as real memory) space must start at 0. 
  1878.    o  If the IP bit of the MSR is 0, then the area of System Memory from 0 
  1879.       through X'00002FFF' must be reserved for the interrupt vector table as 
  1880.       defined by the PowerPC architecture. 
  1881.    o  If the IP bit of the MSR is set to 1, then the area of the memory space 
  1882.       from X'FFF0 0000' to X'FFF0 2FFF' (X'FFFF FFFF FFF0 0000' to X'FFFF FFFF 
  1883.       FFF0 2FFF' in 64-bit processors) must be reserved for the interrupt 
  1884.       vector table as defined by the PowerPC architecture. 
  1885.    o  System ROM must be located at the top of the memory space because the 
  1886.       processors begin execution after power is turned on at X'FFF00100' 
  1887.       (X'FFFFFFFFFFF00100' in 64-bit processors). 
  1888.  
  1889.  Recommendations 
  1890.  
  1891.    o  The following describes the recommended approach that the boot process 
  1892.       would use to pass the memory map to the operating system. The firmware 
  1893.       and system registers implemented by the supporting hardware would contain 
  1894.       enough information about the memory map to allow the bring-up process to 
  1895.       construct the memory map.  The bring-up process would extract this 
  1896.       information, discover any holes in memory, and describe the memory map in 
  1897.       the residual data.  Section "Map of Residual Data Structure" shows the 
  1898.       residual data map which contains the structure "MEM_MAP" that is used to 
  1899.       pass the memory map to the operating system.  This abstraction of the 
  1900.       memory map will allow variations from implementation to implementation 
  1901.       and will provide for expansion of addressing to 64 bits. 
  1902.    o  It is strongly recommended that memory map implementations accommodate 
  1903.       the dedicated real memory required by AIX as described in section "Boot 
  1904.       Time Abstraction Requirements." 
  1905.  
  1906.  Miscellaneous 
  1907.  
  1908.    o  Two example address maps are described below to demonstrate possible 
  1909.       arrangements.  These particular arrangements are not required by the 
  1910.       PowerPC Reference Platform Specification. 
  1911.  
  1912.  
  1913. ΓòÉΓòÉΓòÉ 5.8.1. Example Memory Maps ΓòÉΓòÉΓòÉ
  1914.  
  1915. Figure 4 shows one variation of a PowerPC Reference Platform System Memory map. 
  1916. The left side of this figure shows the view of memory from the PowerPC 
  1917. processor.  The right side of this figure shows the view of memory of the I/O 
  1918. master doing I/O addressing or memory addressing. The large arrows in the 
  1919. figure show correspondence of areas and not data flow which, in some cases, may 
  1920. be in only one direction. As shown on the left side of the figure, the address 
  1921. space is split into four areas: a System Memory portion with addresses from 0 
  1922. to 2 GB, a System I/O portion which stretches from 2 GB to 3 GB, an I/O Memory 
  1923. area which covers 3 GB to 4 GB - 16 MB, and a System ROM and Register space 
  1924. from 4 GB - 16 MB through 4 GB. 
  1925.  
  1926. Figure 4 - Example of a Memory Map - Alternative 1 
  1927.  
  1928. The System Memory is addressed by the operating system and user applications 
  1929. executing in the PowerPC processor.  Access to System Memory by the PowerPC 
  1930. processor is in the 0 to 2 GB range.  System Memory accessed by an I/O master 
  1931. will be addressed in the 2 to 4 GB range as shown on the right side of the 
  1932. figure. 
  1933.  
  1934. The System I/O address space is used for input and output to the I/O subsystems 
  1935. attached to the secondary or tertiary I/O buses (e.g. PCI, VL, ISA, or Micro 
  1936. Channel). 
  1937.  
  1938. The I/O Memory area is used for graphics memory and other I/O-based memory. 
  1939.  
  1940. The System ROM and space for system registers is allocated to the top 16 MB of 
  1941. the memory map.  The System ROM contains the code for power-on self tests 
  1942. (POST), code for establishing the initial configuration of the system, code for 
  1943. bring-up, vital product data (VPD), and system-specific information. 
  1944.  
  1945. As shown on the right side of the figure, the I/O master has two modes of 
  1946. addressing.  The I/O master doing memory address mode transfers will see System 
  1947. Memory as having addresses from 2 GB to 4 GB. I/O masters addressing I/O Memory 
  1948. on adaptors such as VRAM will address this I/O Memory in the range of 0 to 1 
  1949. GB.  The upper 16 MB of this space is reserved for the System ROM and system 
  1950. registers and is not addressable by the I/O master.  In the memory-addressing 
  1951. mode, the I/O master cannot address the space from 1 GB to 2 GB.  The I/O 
  1952. master doing I/O addressing mode transfers will see the System I/O space as 
  1953. having addresses from 0 to 1 GB. 
  1954.  
  1955. Within this architecture, treatment of addresses outside of the allowed ranges 
  1956. is implementation dependent. 
  1957.  
  1958. Figure 5 shows a different PowerPC Reference Platform memory map.  The first 
  1959. 640 KB contain intrasystem communication information such as the stack, scratch 
  1960. pad, interrupt vectors, residual data from the bring-up process, and 
  1961. interprocess messaging areas.  The space between 640 KB and 1 GB is used for 
  1962. I/O Memory such as graphics buffers, cache for storage devices, network buffers 
  1963. and video buffers. System Memory runs from 1 GB to 3 GB.  Memory space for 
  1964. System I/O runs from 3 GB to 4 GB - 16 MB.  This area is used for memory-mapped 
  1965. I/O to devices on the I/O buses. System ROM and system registers occupy the 
  1966. space from 4 GB - 16 MB to 4 GB. 
  1967.  
  1968. Figure 5 - Example of a Memory Map - Alternative 2 
  1969.  
  1970.  
  1971. ΓòÉΓòÉΓòÉ 5.9. Memory Ordering ΓòÉΓòÉΓòÉ
  1972.  
  1973. Requirements and miscellaneous information follow: 
  1974.  
  1975. Requirements 
  1976.  
  1977.    o  Since some processors support only a weakly ordered memory model, 
  1978.       software must program for that case. 
  1979.    o  All transfers initiated by a processor, independent of the target of the 
  1980.       transfer, must obey PowerPC architectural semantics for memory ordering 
  1981.       (including semantics for eieio and sync). 
  1982.  
  1983.  Miscellaneous 
  1984.  
  1985.    o  A machine conforms to a weakly ordered memory model if: 
  1986.  
  1987.         -  accesses to global synchronizing variables are sequentially 
  1988.            consistent, and 
  1989.         -  no access to a synchronizing variable is issued in a processor 
  1990.            before all previous global data accesses have been performed, and 
  1991.         -  no access to global data is issued by a processor before a previous 
  1992.            access to a synchronizing variable has been performed 
  1993.  
  1994.    o  "Sequentially consistent" as used above means that a load or store for 
  1995.       any execution is the same as if the operations of all the processors were 
  1996.       executed in some sequential order, and the operations of each individual 
  1997.       processor appear in this sequence in the order specified by its program. 
  1998.       A store is completed when the value stored by the processor executing the 
  1999.       instruction can be seen by all other processors.  A load is completed 
  2000.       when the value to be returned by the load has been set and cannot be 
  2001.       changed. 
  2002.    o  Thus for a weakly ordered memory model, the order in which a processor 
  2003.       performs storage accesses, the order in which those accesses complete in 
  2004.       main storage, and the order in which those accesses are seen as 
  2005.       completing by another processor may all be different. 
  2006.    o  Storage accesses by a single processor without explicit synchronization 
  2007.       operations may not appear to complete in program order when viewed from 
  2008.       another processor.  However, accesses to the same address from the same 
  2009.       processor will complete in program order. 
  2010.    o  The instructions eieio and sync may be used to enforce ordered storage 
  2011.       access with respect to a given processor. Higher-level protocols (using 
  2012.       lwarx and stwcx for example) must be used to ensure ordering between 
  2013.       processors or between processors and devices. 
  2014.    o  The operations lwarx and stwcx are defined only on effective addresses 
  2015.       that are mapped to System Memory on the local PowerPC processor bus. 
  2016.       (Note that PowerPC architecture does not specify that lwarx or stwcx 
  2017.       necessarily generate externally visible transaction. Consequently, these 
  2018.       restrictions on lwarx and stwcx are not enforceable in hardware.) 
  2019.    o  For additional reading on memory ordering, refer to Memory Access 
  2020.       Buffering in Multiprocessors by Michel Dubois, Christoph Scheurich, and 
  2021.       Faye Briggs, in 13th ISCA, pages 434-441, 1986. 
  2022.  
  2023.  
  2024. ΓòÉΓòÉΓòÉ 5.10. Configuration and Diagnostics ΓòÉΓòÉΓòÉ
  2025.  
  2026. Requirements, recommendations, and miscellaneous information follow: 
  2027.  
  2028. Requirements 
  2029.  
  2030.    o  A PowerPC Reference Platform system must include some form of power-on 
  2031.       self test. 
  2032.    o  In addition, stand-alone diagnostics must be supplied for systems. 
  2033.  
  2034.  Recommendations 
  2035.  
  2036.    o  It is recommended that stand-alone diagnostics be operating system 
  2037.       independent. 
  2038.    o  It is strongly recommended that each operating system support on-line 
  2039.       configuration and concurrent maintenance (on-line diagnostics). 
  2040.  
  2041.  Miscellaneous 
  2042.  
  2043.    o  While power-on self test and stand-alone diagnostics are sufficient for 
  2044.       some customers' needs, many others may require on-line configuration and 
  2045.       diagnostics. On-line configuration and diagnostics are indicated by some 
  2046.       of the likely attributes of near-term computer systems including: 
  2047.  
  2048.         -  increased power management 
  2049.         -  hot-plug capability 
  2050.         -  continuous availability 
  2051.  
  2052.    o  A highly power-managed system is not often shut off or restarted.  Thus 
  2053.       the initial hardware checkout, test, and verification (e.g.  power-on 
  2054.       self test) and stand-alone diagnostics cannot realistically be relied 
  2055.       upon to provide the primary means for system maintenance and diagnostics. 
  2056.       Properly, this task should be part of the run-time environment supplied 
  2057.       by an operating system. 
  2058.    o  Hot-plug allows a hardware subsystem to be dynamically coupled or 
  2059.       decoupled from the system.  This will require the run-time environment 
  2060.       supplied by the operating system to configure and verify the operation of 
  2061.       any newly coupled device.  It is likely that this function would be 
  2062.       included in the respective device drivers.  This function also 
  2063.       complements the on-line diagnostics function.  The result of diagnosis 
  2064.       might be removal, replacement, and configuration of some I/O subsystem 
  2065.       while the system is on-line. 
  2066.    o  Continuously available systems are becoming more important. Workstations 
  2067.       can fill the role of servers which could run continuously unattended. 
  2068.       Workstations running as process monitors (e.g. ATM or process control) 
  2069.       are other examples.  In this environment, on-line maintenance and on-line 
  2070.       configuration are both important attributes of the operating environment. 
  2071.    o  Refer to Section A.7, A Proposed Diagnostic Strategy, for a description 
  2072.       of an implementation of diagnostics support. 
  2073.  
  2074.  
  2075. ΓòÉΓòÉΓòÉ 5.11. Power Management ΓòÉΓòÉΓòÉ
  2076.  
  2077. Two types of power management techniques have been used in the computer 
  2078. industry.  The first type is hardware managed and is inaccessible to system 
  2079. software.  This approach will be referred to as "micro power management".  The 
  2080. second type uses system software to control hardware and will be referred to as 
  2081. "macro power management".  Micro power management is the predominant technique 
  2082. in the existing base of PCs.  This is due largely to the need for power 
  2083. management in portable computers before operating systems offered power 
  2084. management support.  Macro power management is by far the more powerful 
  2085. technique and is thus the basis for the Reference Platform power management 
  2086. model. 
  2087.  
  2088. Requirements, recommendations, and miscellaneous information follow: 
  2089.  
  2090. Requirements 
  2091.  
  2092.    o  If a hardware platform supports power management, then its power 
  2093.       management features must be controllable by system software. 
  2094.    o  Abstraction software and device drivers must provide the necessary 
  2095.       functions to support the power management features of its target 
  2096.       operating system. 
  2097.  
  2098.  Recommendations 
  2099.  
  2100.    o  It is strongly recommended that systems incorporate power management. 
  2101.    o  It is recommended that system software and hardware work effectively 
  2102.       together to provide the necessary functions to implement a macro power 
  2103.       management model similar to that shown in Figure 6. In this model, the 
  2104.       following is true: 
  2105.  
  2106.         -  The operating system is the power management control hub. 
  2107.         -  Power management policy is set by the user through an application 
  2108.            interface. 
  2109.         -  The operating system implements power management policy through the 
  2110.            system abstraction and device driver interfaces. 
  2111.         -  The operating system supports power-management-aware applications. 
  2112.  
  2113.    o  It is recommended that operating systems abstract the following 
  2114.       activities, and software abstraction services and device drivers support 
  2115.       these activities: 
  2116.  
  2117.         -  Issuing power state change commands to the system, subsystems, and 
  2118.            devices. 
  2119.         -  Monitoring devices and subsystems for power management event 
  2120.            notifications and providing approval. 
  2121.         -  Receiving power management requests from devices and subsystems. 
  2122.  
  2123.  Miscellaneous 
  2124.  
  2125.    o  Abstraction software and device drivers provide the connection between 
  2126.       the operating system and hardware.  This software is aware of hardware 
  2127.       power management capabilities and translates operating system power 
  2128.       management requests into specific device and subsystem controls.  It also 
  2129.       passes information provided by hardware to the operating system to help 
  2130.       it perform power management. 
  2131.  
  2132.  Figure 6 - Macro Power Management Model 
  2133.  
  2134.  
  2135. ΓòÉΓòÉΓòÉ 5.11.1. Support for Suspend and Hibernation System States ΓòÉΓòÉΓòÉ
  2136.  
  2137. This specification does not mandate particular system power states or 
  2138. algorithms for transition between states.  Two states, however, will likely be 
  2139. implemented in most systems.  These states require special consideration when 
  2140. designing hardware, abstraction software, device drivers, and operating 
  2141. systems.  The first is a suspend state which is characterized by very low power 
  2142. dissipation and fast recovery to full function.  Resumption from suspend 
  2143. generally occurs upon receiving an I/O interrupt resulting from mouse or 
  2144. keyboard activity, communications events, or when opening the lid of a laptop 
  2145. system. In most systems the contents of system memory will remain active while 
  2146. in the suspend state. Hibernation is the second state, and is defined as the 
  2147. system being turned off, with the system state being written to non-volatile 
  2148. storage such as hardfile.  Recovery from hibernation would generally not be as 
  2149. quick as that from suspend, but it saves the time of loading the operating 
  2150. system and brings the system back to its state before it hibernated. Resumption 
  2151. from hibernation would occur when the system is powered back on. 
  2152.  
  2153. Requirements, recommendations, and miscellaneous information follow: 
  2154.  
  2155. Requirements 
  2156.  
  2157.    o  Power-managed systems must provide the following infrastructure to 
  2158.       support a suspend state: 
  2159.  
  2160.         -  Hardware must provide a software-writeable suspend flag.  This bit 
  2161.            can be held in NVRAM or in a register which maintains its value 
  2162.            while the system is in the suspend state. 
  2163.         -  Hardware must provide a software-writeable resume pointer to 
  2164.            indicate to firmware the correct starting point when resuming from 
  2165.            suspend. 
  2166.         -  If there is a firmware requirement for a free contiguous memory 
  2167.            space when resuming from suspend, then this must be communicated to 
  2168.            system software via residual data. 
  2169.  
  2170.    o  Compliant operating systems must abstract the location of the suspend 
  2171.       flag and the resume pointer. 
  2172.    o  Prior to suspending, the operating system must allocate the firmware 
  2173.       requirement for free contiguous memory. 
  2174.    o  If the hibernation state is implemented, the OS must set a hibernation 
  2175.       flag prior to powering the system off to indicate to the OS loader that a 
  2176.       saved system state exists. 
  2177.    o  For a system that implements the hibernation state, if the hibernation 
  2178.       flag is set, the operating system loader must load the saved image. 
  2179.    o  After resuming from hibernation or suspend, the operating system is 
  2180.       responsible for updating its time of day using the system's persistent 
  2181.       time-keeping mechanism. 
  2182.  
  2183.  Recommendations 
  2184.  
  2185.    o  It is recommended that operating systems implement the system suspend and 
  2186.       hibernate functions. 
  2187.    o  It is recommended that firmware verify that the saved memory image is 
  2188.       valid before jumping to the resume address when resuming from suspend. 
  2189.    o  It is recommended that the operating system loader verify that the saved 
  2190.       system state is valid before loading it when the hibernation flag is set. 
  2191.    o  It is recommended that power-managed systems provide a 
  2192.       software-controllable main power switch which would allow automatic 
  2193.       hibernation when the system is powered off or when the battery supply is 
  2194.       critically low in portable systems. 
  2195.  
  2196.  Miscellaneous 
  2197.  
  2198.    o  To accommodate suspend and hibernation requirements, the NVRAM provides 
  2199.       the following fields: 
  2200.  
  2201.         -  A 1-byte field which could be used to hold the suspend flag and or 
  2202.            hibernate flags. If this field is used for the suspend flag, then 
  2203.            verifying the contents of memory is very important.  This is due to 
  2204.            the possibility of system power being lost during the suspend time 
  2205.            frame.  If the system is rebooted, the flag in NVRAM would remain 
  2206.            set.  Another alternative would be to use a special purpose register 
  2207.            to hold this flag, which would default to the reset state if system 
  2208.            power was lost and then restored. 
  2209.         -  A 32-bit resume pointer field.  This pointer could be used in one of 
  2210.            two ways.  If firmware had no requirement for free contiguous memory 
  2211.            for use when resuming from suspend, then this field would indicate 
  2212.            to firmware the correct starting point to restart system software. 
  2213.            Otherwise, this field would be used as a pointer to the beginning of 
  2214.            free contiguous memory allocated for firmware's use. A header 
  2215.            contained at the start of this space could then contain the resume 
  2216.            pointer. 
  2217.  
  2218.    o  Where the hibernation flag is kept is an implementation detail. The flag 
  2219.       can either be held in NVRAM or it could be kept on the media which holds 
  2220.       the saved system state.  The second approach may avoid confusion if that 
  2221.       media was either removed from the system or was not operational after the 
  2222.       system had been hibernated. 
  2223.  
  2224.  
  2225. ΓòÉΓòÉΓòÉ 5.11.2. Device and Subsystem Power Management ΓòÉΓòÉΓòÉ
  2226.  
  2227. Effective system power management depends on subsystems and devices which 
  2228. provide power management support.  This usually means support for multiple 
  2229. power states and hooks for system software to control those states.  Some 
  2230. devices and subsystems may implement micro power management techniques, in 
  2231. addition to any macro power management capabilities they provide.  A good 
  2232. example of this is the PowerPC 603 processor's management of the floating-point 
  2233. unit.  It will turn the floating-point unit off and on based on the instruction 
  2234. stream it is executing. 
  2235.  
  2236. Requirements, recommendations, and miscellaneous information follow: 
  2237.  
  2238. Requirements 
  2239.  
  2240.    o  If a device or subsystem is micro power managed, then these techniques 
  2241.       must not affect the correct operation of programs. 
  2242.    o  When entering the suspend state, the CPU core must be the last device to 
  2243.       power off and the first device to power on when resuming. The CPU core is 
  2244.       the hardware necessary to execute instructions, and includes the 
  2245.       processor, clock, cache, and primary processor bus. 
  2246.  
  2247.  Recommendations 
  2248.  
  2249.    o  The following device and subsystem modes are recommended as a minimal set 
  2250.       for macro power management. The definitions are intended as a general 
  2251.       guideline and will vary depending on the device or subsystem. 
  2252.  
  2253.         -  On: 
  2254.  
  2255.              o  The device or subsystem is fully powered and able to perform at 
  2256.                 maximum performance. 
  2257.  
  2258.         -  Power Managed: 
  2259.  
  2260.              o  The device or subsystem is working, but some or all features 
  2261.                 may be functioning at reduced performance levels. 
  2262.              o  Power is maintained. 
  2263.              o  State information is retained. 
  2264.  
  2265.         -  Low Power: 
  2266.  
  2267.              o  The device or subsystem is not operational, but can resume to 
  2268.                 the power-managed state quickly. 
  2269.              o  Some power is maintained. 
  2270.              o  Device state information is retained. 
  2271.  
  2272.         -  Off: 
  2273.  
  2274.              o  The device or subsystem is not operational. 
  2275.              o  The device or subsystem is powered off. 
  2276.              o  State information is not retained. 
  2277.  
  2278.  Miscellaneous 
  2279.  
  2280.    o  The use of micro-power-managed devices requires careful consideration to 
  2281.       avoid incorrect program operation.  Two areas of particular concern are 
  2282.       making sure system buffers are written to disk before powering off logic 
  2283.       which contains them, and device or subsystem response time while running 
  2284.       time-critical applications. 
  2285.  
  2286.  
  2287. ΓòÉΓòÉΓòÉ 5.11.3. Power Management Hardware and Abstraction Software Features ΓòÉΓòÉΓòÉ
  2288.  
  2289. Requirements, recommendations, and miscellaneous information follow: 
  2290.  
  2291. Requirements 
  2292.  
  2293.    o  The processor timekeeping (e.g. Real-Time Clock in 601 and time base in 
  2294.       other PowerPC processors) must be accounted for in the hardware and 
  2295.       software systems.  This implies the following: 
  2296.  
  2297.         -  If the processor timekeeping functions are going to be slowed down 
  2298.            as in the power-managed state, then this frequency change must be 
  2299.            accounted for when calculating time of day or elapsed time to an 
  2300.            interrupt. 
  2301.         -  If the processor timekeeping functions are going to be stopped as in 
  2302.            the power-managed -- off state, then time-based interrupts (e.g. 
  2303.            decrementer) and the time of day which must persist across the power 
  2304.            off period must be maintained in other hardware within the system. 
  2305.  
  2306.    o  Each device must provide for its state to be restored. 
  2307.    o  If a device's state registers are implemented as write only, then the 
  2308.       device driver must maintain a shadow copy of these registers. 
  2309.  
  2310.  Recommendations 
  2311.  
  2312.    o  It is recommended that only systems implementing Open Firmware use the 
  2313.       technique of slowing the processor clock to manage power consumption. 
  2314.       Switching the clock between its normal frequency and off is acceptable. 
  2315.    o  It is recommended that device registers be read/write for use with save 
  2316.       and restore functions. 
  2317.    o  It is recommended that components of the system provide idle and/or usage 
  2318.       indications to the power management controller software. 
  2319.    o  It is recommended that the system preserve security features during power 
  2320.       management.  For instance, if the system has a mechanism  to check for a 
  2321.       user password when powering on from an "off" state, then this facility 
  2322.       should also exist when powering on from a "hibernate" state. 
  2323.    o  It is recommended that systems using DRAM be designed to allow the 
  2324.       refresh rate to be slowed down or switched to a self-refresh mode.  In 
  2325.       the self-refresh mode, the memory controller may be shut down. 
  2326.    o  For devices with counters, it is recommended that the internal counter's 
  2327.       clock be gated off and not used except when required for the counter. 
  2328.    o  It is recommended that memory controller designs have the following 
  2329.       attributes: 
  2330.  
  2331.         -  All registers should be read/write. 
  2332.         -  Support CAS before RAS refresh in order to allow low-power DRAM 
  2333.            refresh.  This mode may be used in both normal and suspend mode. 
  2334.         -  Use RTC clock at 32 KHz as the refresh clock in suspend mode. 
  2335.         -  Tri-state all address, data and control signals except the memory 
  2336.            interface in suspend mode. 
  2337.         -  Stop clock to all logic except memory interface in suspend mode. 
  2338.  
  2339.    o  If a PCI bus is present, it is recommended that the PCI clock, which is 
  2340.       programmable, be turned off in suspend mode. 
  2341.  
  2342.  Miscellaneous 
  2343.  
  2344.    o  Open Firmware will provide methods to query devices and subsystems about 
  2345.       their power management capabilities, including the frequency at which the 
  2346.       processor will run in its different power-managed states. An architected 
  2347.       means to communicate this information to the operating system prior to 
  2348.       implementing Open Firmware does not exist. 
  2349.  
  2350.  
  2351. ΓòÉΓòÉΓòÉ 5.12. Bi-Endian Support ΓòÉΓòÉΓòÉ
  2352.  
  2353. Requirements and miscellaneous information follow: 
  2354.  
  2355. Requirements 
  2356.  
  2357.    o  A system must support two modes of operation: Big-Endian and 
  2358.       Little-Endian. 
  2359.    o  The hardware system design must provide the capabilities for a Big-Endian 
  2360.       operating system (e.g. AIX) and its applications to run efficiently or 
  2361.       for a Little-Endian operating system (e.g. Windows NT** or WP/OS) and its 
  2362.       applications to run efficiently. 
  2363.    o  A system must provide hardware which presents the data to the processor 
  2364.       in the proper format in both Endian modes. 
  2365.    o  A system must include hardware which presents the data and addresses to 
  2366.       memory and I/O in the proper format in both Endian modes. 
  2367.  
  2368.  Miscellaneous 
  2369.  
  2370.    o  A system that runs operating systems and applications software and uses 
  2371.       data that are stored either Big-Endian (e.g. big end first -- most 
  2372.       significant byte first) or Little-Endian (e.g. little end first -- least 
  2373.       significant byte first) is referred to as "Bi-Endian". 
  2374.    o  This Bi-Endian requirement does not mean that simultaneous operation of 
  2375.       Big-Endian and Little-Endian, called "Mixed-Endian", is required.  For 
  2376.       instance, a Little-Endian operating system running a Big-Endian 
  2377.       application without the aid of emulation and translation software is a 
  2378.       Mixed-Endian environment. Eventually this Mixed-Endian capability may 
  2379.       become practical, but currently the synchronization at mode switching 
  2380.       time degrades performance. 
  2381.    o  Because the current PowerPC processors assume that multibyte scalars are 
  2382.       placed in storage in Big-Endian byte order, there must be some 
  2383.       translation somewhere in the system when the processor references objects 
  2384.       (programs, data, etc.) which are Little-Endian.  Refer to "Bi-Endian 
  2385.       Design Guidance", for a description of Bi-Endian design alternatives. 
  2386.       Designs which are applicable to the current set of processors (e.g. 
  2387.       PowerPC 601, 603, 604, and 620) would have the following attributes: 
  2388.  
  2389.         -  The designs would provide hardware which reverses the location of 
  2390.            each byte in each doubleword when in Little-Endian mode. 
  2391.         -  The designs would provide hardware which modifies (e.g. returns the 
  2392.            address to its original value) the address of a scalar generated by 
  2393.            the processor when in Little-Endian mode. 
  2394.         -  The designs would provide these hardware functions together either 
  2395.            on the path between memory and I/O to the processor or on the path 
  2396.            between the I/O devices and memory and the processor. 
  2397.  
  2398.  
  2399. ΓòÉΓòÉΓòÉ 5.12.1. Software Support for Bi-Endian Operation ΓòÉΓòÉΓòÉ
  2400.  
  2401. Requirements, recommendations, and miscellaneous information follow: 
  2402.  
  2403. Requirements 
  2404.  
  2405.    o  Each Little-Endian operating system must perform an Endian mode switch 
  2406.       during the boot process. 
  2407.    o  The Endian mode switching instructions must be provided by the 
  2408.       abstraction software for each Little-Endian operating system. 
  2409.    o  Software support for the processor capabilities to perform byte reversal 
  2410.       operations must be provided. 
  2411.  
  2412.  Recommendations 
  2413.  
  2414.    o  It is recommended that software support both the Bi-Endian Memory and I/O 
  2415.       design (refer to Figure 57) and the Bi-Endian I/O design (refer to Figure 
  2416.       58). 
  2417.    o  It is recommended that device drivers and other service code be written 
  2418.       in an Endian-neutral manner. 
  2419.  
  2420.  Miscellaneous 
  2421.  
  2422.    o  At power on, or after a system reset, the processor is in Big-Endian 
  2423.       mode.  The particular instructions to perform an Endian mode switch are 
  2424.       processor and hardware system dependent. 
  2425.    o  In some cases software may have to byte-reverse data before sending it to 
  2426.       an I/O device.  For instance, Big Endian device drivers sending multibyte 
  2427.       control data to Little-Endian registers on an I/O device must 
  2428.       byte-reverse this data in the processor. 
  2429.    o  Load and store with byte reversal of 2-, 4- and 8-byte scalars are 
  2430.       contained in the PowerPC architecture.  Invoking these instructions 
  2431.       should be supported by language syntax and compiler support.  If the 
  2432.       compilers for all languages do not support these forms of load and 
  2433.       stores, then the operating system should supply services which perform 
  2434.       the byte reversal. 
  2435.    o  "Endian-neutral". is defined as software which is aware of the Endianess 
  2436.       of the system and is designed for portability between different Endian 
  2437.       systems.  For a discussion of Endian-neutral programming techniques see 
  2438.       the IBM Technical report by Jim Gillig, How to Create Endian Neutral 
  2439.       Software for Portability, TR54.837. 
  2440.  
  2441.  
  2442. ΓòÉΓòÉΓòÉ 5.12.2. Big-Endian and Little-Endian Storage ΓòÉΓòÉΓòÉ
  2443.  
  2444. This section shows examples of the storage of data and instructions in 
  2445. Big-Endian and Little-Endian formats.  Miscellaneous information follows: 
  2446.  
  2447. Miscellaneous 
  2448.  
  2449.    o  Figure 7 shows an example of a C language data structure, s. The value in 
  2450.       each byte is shown in the comments portion of this structure.  The C 
  2451.       language mapping rules will introduce padding for alignment independent 
  2452.       of Endian mode. Table 6 shows this structure mapping as it would appear 
  2453.       in memory or on recording media in Big-Endian format with the most 
  2454.       significant byte (MSB) first. Table 7 shows the structure mapping in 
  2455.       Little-Endian format.  These two figures represent data as it would look 
  2456.       on I/O storage media. Notice that the one-byte character string data is 
  2457.       stored in the specified order, but for all other sizes, the data is 
  2458.       stored with the MSB at the first address (n) and the next most 
  2459.       significant byte at the next address (n+1) for Big-Endian and with the 
  2460.       least significant byte first and MSB last for the Little-Endian mode. 
  2461.  
  2462.       Figure 7 - Example of a C Structure Showing Values of the Elements 
  2463.  
  2464.                struc{
  2465.                 int           a;              /* 0x11121314|word */
  2466.                 doubl         b;              /* 0x2122232425262728 doubleword */
  2467.                 int           c;              /* 0x31323334 word */
  2468.                 char          d[7]; /* 'A', 'B', 'C', 'D', 'E', 'F', 'G'  array of bytes */
  2469.                 short         e;              /* 0x5152 halfword */
  2470.                 int           f;              /* 0x61626364 word */
  2471.                } s;
  2472.  
  2473.       Table 6. Structure s in Big-Endian Order 
  2474.  
  2475.             ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  2476.             ΓöéADDRESSΓöé 0    Γöé 1    Γöé 2    Γöé 3    Γöé 4    Γöé 5    Γöé 6    Γöé 7   Γöé
  2477.             Γöé (HEX) Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2478.             Γöé    Γöé 8    Γöé 9    Γöé A    Γöé B    Γöé C    Γöé D    Γöé E    Γöé F   Γöé
  2479.             Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2480.             Γöé A000  Γöé 11   Γöé 12   Γöé 13   Γöé 14   Γöé     Γöé     Γöé     Γöé    Γöé
  2481.             Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2482.             Γöé A008  Γöé 21   Γöé 22   Γöé 23   Γöé 24   Γöé 25   Γöé 26   Γöé 27   Γöé 28   Γöé
  2483.             Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2484.             Γöé A010  Γöé 31   Γöé 32   Γöé 33   Γöé 34   Γöé 'A'   Γöé 'B'   Γöé 'C'   Γöé 'D'  Γöé
  2485.             Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2486.             Γöé A018  Γöé 'E'   Γöé 'F'   Γöé 'G'   Γöé     Γöé 51   Γöé 52   Γöé     Γöé    Γöé
  2487.             Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2488.             Γöé A020  Γöé 61   Γöé 62   Γöé 63   Γöé 64   Γöé     Γöé     Γöé     Γöé    Γöé
  2489.             ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  2490.  
  2491.       Table 7. Structure s in Little-Endian Order 
  2492.  
  2493.             ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  2494.             ΓöéADDRESSΓöé 0    Γöé 1    Γöé 2    Γöé 3    Γöé 4    Γöé 5    Γöé 6    Γöé 7   Γöé
  2495.             Γöé (HEX) Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2496.             Γöé    Γöé 8    Γöé 9    Γöé A    Γöé B    Γöé C    Γöé D    Γöé E    Γöé F   Γöé
  2497.             Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2498.             Γöé A000  Γöé 14   Γöé 13   Γöé 12   Γöé 11   Γöé     Γöé     Γöé     Γöé    Γöé
  2499.             Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2500.             Γöé A008  Γöé 28   Γöé 27   Γöé 26   Γöé 25   Γöé 24   Γöé 23   Γöé 22   Γöé 21   Γöé
  2501.             Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2502.             Γöé A010  Γöé 34   Γöé 33   Γöé 32   Γöé 31   Γöé 'A'   Γöé 'B'   Γöé 'C'   Γöé 'D'  Γöé
  2503.             Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2504.             Γöé A018  Γöé 'E'   Γöé 'F'   Γöé 'G'   Γöé     Γöé 52   Γöé 51   Γöé     Γöé    Γöé
  2505.             Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2506.             Γöé A020  Γöé 64   Γöé 63   Γöé 62   Γöé 61   Γöé     Γöé     Γöé     Γöé    Γöé
  2507.             ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  2508.  
  2509.    o  Figure 8 shows a PowerPC assembly language code fragment which references 
  2510.       the structure s. Table 8 shows this instruction stream with addresses 
  2511.       resolved in Big-Endian format on recording media or memory.  Notice that 
  2512.       the fields of the instructions are placed within the bytes of a word for 
  2513.       readability and not to signify where the actual data is placed. Table 9 
  2514.       shows this instruction stream with addresses resolved in Little-Endian 
  2515.       memory or recording media.  Notice that the instruction stream has been 
  2516.       written with the fields ordered backwards within each word to signify the 
  2517.       Little-Endian storage of these instructions.  Notice that in both 
  2518.       instruction streams the resolved reference addresses for quantities in 
  2519.       structure s  are identical. 
  2520.  
  2521.       Figure 8 - Example of an Assembly Language Code Fragment 
  2522.  
  2523.                 li        r5,6
  2524.                 li        r6,8
  2525.             loop:
  2526.                 cmplwi    r5,0
  2527.                 beq       done
  2528.                 lbz       r4,d(r5)
  2529.                 slw       r7,r6,r7
  2530.                 or        r7,r7,r4
  2531.                 subi      r5,2
  2532.                 b         loop
  2533.             done:
  2534.                 stw       r7,f
  2535.  
  2536.       Table 8. Instructions in Big-Endian Order 
  2537.  
  2538.             ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  2539.             ΓöéADDRESSΓöé 0    Γöé 1    Γöé 2    Γöé 3    Γöé 4    Γöé 5    Γöé 6    Γöé 7   Γöé
  2540.             Γöé (HEX) Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2541.             Γöé    Γöé 8    Γöé 9    Γöé A    Γöé B    Γöé C    Γöé D    Γöé E    Γöé F   Γöé
  2542.             Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2543.             Γöé B000  Γöé li   Γöé r5,   Γöé 6    Γöé     Γöé li   Γöé r6,   Γöé 8    Γöé    Γöé
  2544.             Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2545.             Γöé B008  Γöé loop:  Γöé cmplwi Γöé r5,   Γöé 0    Γöé beq   Γöé B024  Γöé     Γöé    Γöé
  2546.             Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2547.             Γöé B010  Γöé lbz   Γöé r4,   Γöé A014  Γöé (r5)  Γöé slw   Γöé r7,   Γöé r6,   Γöé r7   Γöé
  2548.             Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2549.             Γöé B018  Γöé or   Γöé r7,   Γöé r7,   Γöé r4   Γöé subi  Γöé r5,   Γöé 2    Γöé    Γöé
  2550.             Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2551.             Γöé B020  Γöé b    Γöé B008  Γöé     Γöé     Γöé done:  Γöé stw   Γöé r7,   Γöé A020  Γöé
  2552.             ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  2553.  
  2554.       Table 9. Instructions in Little-Endian Order 
  2555.  
  2556.             ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  2557.             ΓöéADDRESSΓöé 0    Γöé 1    Γöé 2    Γöé 3    Γöé 4    Γöé 5    Γöé 6    Γöé 7   Γöé
  2558.             Γöé (HEX) Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2559.             Γöé    Γöé 8    Γöé 9    Γöé A    Γöé B    Γöé C    Γöé D    Γöé E    Γöé F   Γöé
  2560.             Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2561.             Γöé B000  Γöé     Γöé 6    Γöé r5,   Γöé li   Γöé     Γöé 8    Γöé r6,   Γöé li   Γöé
  2562.             Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2563.             Γöé B008  Γöé 0    Γöé r5,   Γöé cmplwi Γöé loop:  Γöé     Γöé     Γöé B024  Γöé beq  Γöé
  2564.             Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2565.             Γöé B010  Γöé (r5)  Γöé A014  Γöé r4,   Γöé lbz   Γöé r7   Γöé r6,   Γöé r7,   Γöé slw  Γöé
  2566.             Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2567.             Γöé B018  Γöé r4   Γöé r7,   Γöé r7,   Γöé or   Γöé     Γöé 2    Γöé r5,   Γöé subi  Γöé
  2568.             Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2569.             Γöé B020  Γöé     Γöé     Γöé B008  Γöé b    Γöé A020  Γöé r7,   Γöé stw   Γöé done: Γöé
  2570.             ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  2571.  
  2572.  
  2573. ΓòÉΓòÉΓòÉ 5.13. Multiprocessor Considerations ΓòÉΓòÉΓòÉ
  2574.  
  2575. The PowerPC Reference Platform Specification is intended to also support the 
  2576. implementation of symmetric multiprocessor (SMP) systems. The main differences 
  2577. between uniprocessor and SMP systems are inter-processor communications, 
  2578. inter-processor synchronization, I/O interrupt redirection and L2 cache 
  2579. recommendations.  Storage access ordering and memory coherence are also 
  2580. important elements of a functional SMP system.  Section "Symmetric 
  2581. Multiprocessor", provides a detailed implementation example of an SMP system. 
  2582.  
  2583. Requirements and recommendations follow: 
  2584.  
  2585. Requirements 
  2586.  
  2587.    o  Inter-processor synchronization:  The lwarx, stwcx, eieio and sync 
  2588.       instructions must be used to ensure synchronization among processors, 
  2589.       when required.  See the PowerPC Architecture Manual for details. 
  2590.    o  TLB synchronization:  The TLB Invalidate Entry and TLB Synchronize 
  2591.       instructions must be used to synchronize TLBs among processors.  The TLB 
  2592.       Invalidate All instruction is optional. 
  2593.    o  Time Base or Real-Time Clock: A means to synchronize the Time Base or 
  2594.       Real-Time Clock among processors must be provided. 
  2595.    o  Reconfiguration:  The system must provide, as part of the boot process, a 
  2596.       means to vary a processor (and associated dedicated second level cache, 
  2597.       if any) into and out of the configuration. 
  2598.    o  A processor not in the configuration must not be allowed to affect the 
  2599.       operation of processors which are in the configuration. 
  2600.    o  All processors in the configuration must have equal access to system 
  2601.       memory. 
  2602.    o  All processors in the configuration must have equal access to all I/O 
  2603.       devices and adaptors. 
  2604.    o  All processors in the configuration must be of the same type (e.g. 604) 
  2605.       and speed (e.g. 100 MHz). 
  2606.    o  All L2 caches in the configuration must be of the same type (e.g. 
  2607.       in-line, copy-back) and size (e.g. 1 MB). 
  2608.    o  If an in-line L2 cache is used, it must support one reservation as 
  2609.       defined for the lwarx and stwcx instructions. 
  2610.  
  2611.  Recommendations 
  2612.  
  2613.    o  A dedicated, in-line, copy-back L2 cache per processor is strongly 
  2614.       recommended. 
  2615.    o  It is recommended that the I/O subsystem be designed to scale with the 
  2616.       number of processors.  If the processors are upgradable, it is 
  2617.       recommended that the I/O subsystem have the capability to scale with 
  2618.       relative processor performance as well. 
  2619.    o  It is recommended that multiprocessing systems contain a minimum of 4 KB 
  2620.       of Non-volatile Memory per processor. 
  2621.  
  2622.  
  2623. ΓòÉΓòÉΓòÉ 5.13.1. MP Interrupts ΓòÉΓòÉΓòÉ
  2624.  
  2625. Figure 53 in Section "Symmetric Multiprocessor", shows one possible 
  2626. implementation of MP interrupts. 
  2627.  
  2628. Requirements, recommendations, and miscellaneous information follow: 
  2629.  
  2630. Requirements 
  2631.  
  2632.    o  The system must support a total of at least 16 inter-processor and I/O 
  2633.       interrupt requests. 
  2634.    o  There must be a means to redirect any I/O interrupt request to a specific 
  2635.       processor or to all processors. 
  2636.    o  There must be a means to allow software to generate an individual 
  2637.       interrupt request from any processor to any processor (inter-processor 
  2638.       interrupts). 
  2639.    o  There must be a means to identify the interrupt source. 
  2640.    o  The process of handling an interrupt on one processor must not be allowed 
  2641.       to disrupt other processors. 
  2642.  
  2643.  Recommendations 
  2644.  
  2645.    o  It is recommended that the hardware abstraction software isolate the 
  2646.       operating system from the MP interrupt hardware. One possible abstraction 
  2647.       interface is described below. 
  2648.    o  One inter-processor interrupt request per processor plus one I/O 
  2649.       interrupt request per native I/O device plus at least one I/O interrupt 
  2650.       request per add-in card slot are recommended. 
  2651.    o  A means to allow software to generate a floating system-wide interrupt 
  2652.       request is recommended. 
  2653.    o  A means to assign a priority level to each interrupt request is 
  2654.       recommended. (Required for AIX.) 
  2655.    o  A means to assign a priority level to each processor is recommended. 
  2656.       (Required for AIX.) 
  2657.    o  A means to allow software to poll for pending interrupts is recommended. 
  2658.    o  To reduce the frequency of interrupts and to avoid unnecessarily 
  2659.       restrictive requirements for low-latency interrupt handling, it is 
  2660.       recommended that I/O devices, particularly high-speed serial devices, be 
  2661.       buffered. 
  2662.    o  Interrupt sharing is not recommended (except when the devices sharing 
  2663.       interrupts also share the same device driver and interrupt priority). 
  2664.    o  Inter-processor interrupts should be low-latency. 
  2665.  
  2666.  Miscellaneous 
  2667.  
  2668.    o  Intel's 82489DX Advanced Programmable Interrupt Controller meets all the 
  2669.       requirements and the first six recommendations listed above.  One 82489DX 
  2670.       integrated circuit is used per processor.  (Note: while PowerPC-based 
  2671.       systems can use the 82489DX integrated circuit, the local unit and I/O 
  2672.       unit logic cores which make up the 82489DX are not licensed for use 
  2673.       within PowerPC processors or within chip sets designed for use with 
  2674.       PowerPC processors.) 
  2675.    o  A possible interrupt abstraction interface: 
  2676.  
  2677.         -  GetInterruptVector 
  2678.         -  EnableInterrupt 
  2679.         -  DisableInterrupt 
  2680.         -  GenerateInterrupt: Software-generated interrupt. 
  2681.         -  RaiseIRQL: Raises the processor's priority level. 
  2682.         -  LowerIRQL: Lowers the processor's priority level. 
  2683.  
  2684.    o  Future directions for MP interrupts: 
  2685.  
  2686.         -  Interrupts should be associated with each request, not with a card 
  2687.            slot, device adaptor or device. Advantages: 
  2688.  
  2689.              o  Allows software to assign a unique interrupt vector to all 
  2690.                 requests to a particular device.  Each device (e.g. fixed disk, 
  2691.                 CD-ROM, tape) connected to a SCSI controller could have a 
  2692.                 unique interrupt vector. 
  2693.              o  Allows software to assign different interrupt priority levels 
  2694.                 to requests to the same device or to the same device adaptor. 
  2695.                 Requests associated with high-priority tasks could have higher 
  2696.                 priority interrupt levels than requests associated with 
  2697.                 lower-priority tasks. 
  2698.  
  2699.         -  Elimination of sideband signals (e.g. INTA, INTB) for interrupts. 
  2700.            Adding an interrupt enqueue command to the PCI bus, for example, 
  2701.            could allow a device (or device adaptor) to set an interrupt pending 
  2702.            bit within the interrupt controller without the use of sideband 
  2703.            signals.  Using the same interface to enqueue the interrupt as to 
  2704.            transfer the data also eliminates some data coherency concerns by 
  2705.            ensuring that data buffers are flushed before the interrupt is 
  2706.            enqueued. 
  2707.         -  Adding interrupt enqueue and interrupt dequeue commands to the 
  2708.            PowerPC processor bus (as address-only requests) could allow the 
  2709.            interrupt controller to be embedded within each processor chip 
  2710.            without requiring additional I/O or incurring the additional latency 
  2711.            of a serial interrupt interface. 
  2712.  
  2713.  
  2714. ΓòÉΓòÉΓòÉ 5.14. Alignment Considerations ΓòÉΓòÉΓòÉ
  2715.  
  2716. This section defines the requirements and recommendations for use and support 
  2717. of aligned and unaligned operations.  It provides directions which will allow 
  2718. PowerPC Reference Platform systems to run applications and operating systems 
  2719. which have a Power legacy and points out changes in that legacy which will have 
  2720. to be accounted for in these PowerPC-based machines.  Requirements, 
  2721. recommendations, and miscellaneous information follow: 
  2722.  
  2723. Requirements 
  2724.  
  2725.    o  Noncachable operations must be handled by other system components in a 
  2726.       manner defined in Table 10. 
  2727.  
  2728.  Recommendations 
  2729.  
  2730.    o  Because some unaligned operations may have performance penalties, it is 
  2731.       strongly recommended that all PowerPC software be restricted to using 
  2732.       size-aligned load/store operations. 
  2733.    o  It is recommended that noncachable load and store multiple and move 
  2734.       assist instructions need not be supported by the components of the system 
  2735.       outside of the processor. 
  2736.    o  It is recommended that floating-point load or store instructions which 
  2737.       are not word aligned need not be supported by the components of the 
  2738.       system outside of the processor. 
  2739.  
  2740.  Table 10. Specification for Handling of Alignment 
  2741.  
  2742.   ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  2743.   Γöé INSTRUCTIONS AS DEFINED IN THE POWERPC   Γöé   ALIGNED   Γöé   UNALIGNED  Γöé
  2744.   Γöé ARCHITECTURE                Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2745.   Γöé                      Γöé BE   Γöé LE   Γöé BE   Γöé LE   Γöé
  2746.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2747.   Γöé Fixed-Point Load Instructions       Γöé P    Γöé P    Γöé P    Γöé E   Γöé
  2748.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2749.   Γöé Fixed-Point Store Instructions       Γöé P    Γöé P    Γöé P    Γöé E   Γöé
  2750.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2751.   Γöé Load and Store with Byte Reversal     Γöé P    Γöé P    Γöé P    Γöé E   Γöé
  2752.   Γöé Instructions                Γöé     Γöé     Γöé     Γöé    Γöé
  2753.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2754.   Γöé Fixed-Point Load and Store Multiple    Γöé D    Γöé E    Γöé E*   Γöé E   Γöé
  2755.   Γöé Instructions                Γöé     Γöé     Γöé     Γöé    Γöé
  2756.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2757.   Γöé Fixed-Point Move Assist Instructions    Γöé D    Γöé E    Γöé D    Γöé E   Γöé
  2758.   Γöé (e.g. String)               Γöé     Γöé     Γöé     Γöé    Γöé
  2759.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2760.   Γöé Storage Synchronization Instructions    Γöé P    Γöé P    Γöé B    Γöé B   Γöé
  2761.   Γöé lwarx and stwcx              Γöé     Γöé     Γöé     Γöé    Γöé
  2762.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2763.   Γöé Floating-Point Load Instructions      Γöé P    Γöé P    Γöé W*   Γöé E   Γöé
  2764.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2765.   Γöé Floating-Point Store Instructions     Γöé P    Γöé P    Γöé W*   Γöé E   Γöé
  2766.   Γöé including the optional instruction stfiwx Γöé     Γöé     Γöé     Γöé    Γöé
  2767.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2768.   Γöé NOTE:                                     Γöé
  2769.   Γöé                                        Γöé
  2770.   Γöé o  For more information refer to the PowerPC User Instruction Set in the   Γöé
  2771.   Γöé   PowerPC Architecture Manual, Book I.                   Γöé
  2772.   Γöé o  Any unaligned operation which crosses a protection boundary may cause   Γöé
  2773.   Γöé   the alignment interrupt to be invoked.  Refer to Section 5.5.6, PowerPC  Γöé
  2774.   Γöé   Operating Environment, in the PowerPC Architecture Manual, Book III.   Γöé
  2775.   Γöé o  Big-Endian (BE); Little-Endian (LE)                    Γöé
  2776.   Γöé                                        Γöé
  2777.   Γöé B  Boundedly undefined or a system alignment error handler invoked by the  Γöé
  2778.   Γöé   processor                                 Γöé
  2779.   Γöé D  Discouraged, but cachable operations are currently supported by the    Γöé
  2780.   Γöé   PowerPC processors                            Γöé
  2781.   Γöé E  System alignment or system error handler invoked by the processor     Γöé
  2782.   Γöé P  Processed normally                            Γöé
  2783.   Γöé W  Word alignment of doublewords is only unaligned case allowed       Γöé
  2784.   Γöé *  The 601 Processor processes unaligned forms of these instructions, but  Γöé
  2785.   Γöé   other processors do not                          Γöé
  2786.   ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  2787.  
  2788.  Miscellaneous 
  2789.  
  2790.    o  Size alignment will ensure that applications will run with the highest 
  2791.       possible performance on all PowerPC hardware implementations.  The 
  2792.       degradation of performance is dependent upon the particular processor 
  2793.       used and the implementation approach of other hardware system components. 
  2794.       Size alignment is defined as follows: 
  2795.  
  2796.            Halfword     The address is divisible by 2 and is in the form 
  2797.                         X'x...xxx0' 
  2798.  
  2799.            Word         The address is divisible by 4 and is in the form 
  2800.                         X'x...xx00' 
  2801.  
  2802.            Doubleword   The address is divisible by 8 and is in the form 
  2803.                         X'x...x000' 
  2804.  
  2805.    o  Table 10 defines the supported and unsupported forms of the instructions 
  2806.       for cachable and noncachable operations. Note that some processors may 
  2807.       have implemented a superset of this support (refer to Section "PowerPC 
  2808.       Architecture Features Not Recommended"). Cachable operations are handled 
  2809.       within the PowerPC processors. Noncachable operations are either 1) 
  2810.       cache-inhibited loads and stores to or from memory or 2) loads and stores 
  2811.       to or from I/O devices.  Notice that some operations are "discouraged". 
  2812.       PowerPC Reference Platform-compliant systems may support these operations 
  2813.       as a transition from earlier architectures.  Future versions of the 
  2814.       PowerPC architecture and processors may not support these instructions. 
  2815.       Software which depends upon these instructions may not run on future 
  2816.       machines or may suffer a performance impact if these instructions are 
  2817.       used. 
  2818.  
  2819.  
  2820. ΓòÉΓòÉΓòÉ 5.15. Support for Loads and Stores to System I/O Bus ΓòÉΓòÉΓòÉ
  2821.  
  2822. This section defines the hardware system support for loads and stores to the 
  2823. system I/O bus. Requirements, recommendations, and miscellaneous information 
  2824. follow: 
  2825.  
  2826. Requirements 
  2827.  
  2828.    o  If the processor has an 8-byte data bus, then the system must support all 
  2829.       processor-generated loads and stores to I/O buses for 1-, 2- and 4-byte 
  2830.       transfers which do not span a word boundary and 3-byte transfers which do 
  2831.       not span a word boundary and are the result of the processor breaking a 
  2832.       larger load or store at the doubleword boundary. 
  2833.    o  If the processor has a 4-byte data bus, then the system must support all 
  2834.       processor-generated loads and stores to I/O buses for 1-, 2- and 4-byte 
  2835.       transfers which do not span a word boundary and 3-byte transfers which do 
  2836.       not span a word boundary and are the result of the processor breaking a 
  2837.       larger load or store at the word boundary. 
  2838.    o  If a vendor implements a 2-byte bus, then the hardware must accommodate 
  2839.       the 4-byte I/O transfers generated on a system. Four-byte transfers would 
  2840.       have to be broken into two 2-byte transfers. 
  2841.  
  2842.  Recommendations 
  2843.  
  2844.    o  It is recommended that a system not support references which span a word 
  2845.       boundary for loads and stores to system I/O buses which are only one word 
  2846.       (4 bytes) wide. 
  2847.    o  It is recommended that a system support 8 byte transfers, if these 
  2848.       transfers will result in more efficient utilization of the I/O bus. 
  2849.  
  2850.  Miscellaneous 
  2851.  
  2852.    o  Table 11 shows the addresses which the processor generates and the 
  2853.       required and recommended system responses for I/O to a 4-byte bus. The 
  2854.       following information describes this table: 
  2855.  
  2856.         -  Combinations of transfer sizes and starting addresses which are 
  2857.            presented by the processor to the bus bridge and are required 
  2858.            transfers for a word-wide bus are marked as "Support". 
  2859.         -  Those transfers which are not recommended for a one-word-wide bus 
  2860.            (e.g. transfers which span a word boundary) are marked as "Undefined 
  2861.            results". 
  2862.         -  Some combinations of size and starting address will not be generated 
  2863.            by the PowerPC processor and are marked as "N/A".  For instance, the 
  2864.            PowerPC processors break any request at a doubleword boundary.  A 
  2865.            word request starting at B'x...x111' becomes a 1-byte transfer from 
  2866.            B'x...x111' and a 3-byte transfer from B'x..x1000'. The column of 
  2867.            this table labeled "4-byte data bus" represents the actions of a 603 
  2868.            processor. For the 603 and for any future processor with a word-wide 
  2869.            data bus, unaligned transfers which cross a word boundary are also 
  2870.            broken into two pieces. 
  2871.         -  Note that 3-byte transfers occur only as a result of these word and 
  2872.            doubleword split transfers or as a result of move assist (e.g. 
  2873.            string) instructions.  String instructions are not recommended in a 
  2874.            PowerPC Reference Platform system.  Three-byte transfers due only to 
  2875.            string operations which would not cross the word boundary are marked 
  2876.            as "undefined results (string)". 
  2877.         -  Five-, 6-, and 7-byte transfers are generated only as a result of 
  2878.            floating-point doubleword unaligned loads and stores which are 
  2879.            implemented only in the 601 processor and are not recommended for 
  2880.            PowerPC Reference Platform systems.  These transfers are marked as 
  2881.            "601 undefined results". 
  2882.         -  For any "undefined results", a system design may provide an error 
  2883.            response, may provide undefined data, or may implement support for 
  2884.            some or all of these cases.  A more complex bus bridge could be 
  2885.            designed to buffer requests that spanned a word and send them onto 
  2886.            the I/O bus as two requests. 
  2887.  
  2888.    o  An 8-byte I/O bus would support the required loads and stores defined in 
  2889.       this table.  In addition, some "undefined results" conditions in this 
  2890.       table such as unaligned words and 8-byte transfers could be handled by 
  2891.       the 8-byte bus. 
  2892.    o  The terminology used in Table 12 is summarized below: 
  2893.  
  2894.            Term                      Meaning 
  2895.  
  2896.            Support                   A bus bridge must support this transfer 
  2897.                                      address and size 
  2898.  
  2899.            Undefined Results         A bus bridge may support, may give an 
  2900.                                      error response, or may give undefined data 
  2901.  
  2902.            N/A                       A PowerPC processor will not generate this 
  2903.                                      combination of address and size to the 
  2904.                                      PowerPC processor bus 
  2905.  
  2906.            Undefined Results (String) This combination of address and length 
  2907.                                      will only be produced by a string 
  2908.                                      operation and the bus bridge may support, 
  2909.                                      may give an error message, or may give 
  2910.                                      undefined data 
  2911.  
  2912.            601 Undefined Results     This combination of address and length 
  2913.                                      will only be generated from a 601 
  2914.                                      processor and the bus bridge may support, 
  2915.                                      may give an error response, or may give 
  2916.                                      undefined data 
  2917.  
  2918.  Table 11. Processor-Generated Load and Store Addresses to System I/O Buses 
  2919.  
  2920.   ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  2921.   Γöé TRANSFER  Γöé CPU     Γöé RESPONSE FOR SYSTEM WITH PROCESSOR WHICH HAS    Γöé
  2922.   Γöé SIZE    Γöé ADDRESS   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2923.   Γöé       Γöé       Γöé 8-BYTE DATA BUS      Γöé 4-BYTE DATA BUS     Γöé
  2924.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2925.   Γöé Byte    Γöé B'x...x000'Γöé Support          Γöé Support         Γöé
  2926.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2927.   Γöé       Γöé B'x...x001'Γöé Support          Γöé Support         Γöé
  2928.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2929.   Γöé       Γöé B'x...x010'Γöé Support          Γöé Support         Γöé
  2930.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2931.   Γöé       Γöé B'x...x011'Γöé Support          Γöé Support         Γöé
  2932.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2933.   Γöé       Γöé B'x...x100'Γöé Support          Γöé Support         Γöé
  2934.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2935.   Γöé       Γöé B'x...x101'Γöé Support          Γöé Support         Γöé
  2936.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2937.   Γöé       Γöé B'x...x110'Γöé Support          Γöé Support         Γöé
  2938.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2939.   Γöé       Γöé B'x...x111'Γöé Support          Γöé Support         Γöé
  2940.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2941.   Γöé Halfword  Γöé B'x...x000'Γöé Support          Γöé Support         Γöé
  2942.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2943.   Γöé       Γöé B'x...x001'Γöé Support          Γöé Support         Γöé
  2944.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2945.   Γöé       Γöé B'x...x010'Γöé Support          Γöé Support         Γöé
  2946.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2947.   Γöé       Γöé B'x...x011'Γöé Undefined Results     Γöé N/A           Γöé
  2948.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2949.   Γöé       Γöé B'x...x100'Γöé Support          Γöé Support         Γöé
  2950.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2951.   Γöé       Γöé B'x...x101'Γöé Support          Γöé Support         Γöé
  2952.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2953.   Γöé       Γöé B'x...x110'Γöé Support          Γöé Support         Γöé
  2954.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2955.   Γöé       Γöé B'x...x111'Γöé N/A            Γöé N/A           Γöé
  2956.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2957.   Γöé 3-byte   Γöé B'x...x000'Γöé Support          Γöé Support         Γöé
  2958.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2959.   Γöé       Γöé B'x...x001'Γöé Undefined Results     Γöé Support         Γöé
  2960.   Γöé       Γöé       Γöé (String)         Γöé             Γöé
  2961.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2962.   Γöé       Γöé B'x...x010'Γöé Undefined Results     Γöé N/A           Γöé
  2963.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2964.   Γöé       Γöé B'x...x011'Γöé Undefined Results     Γöé N/A           Γöé
  2965.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2966.   Γöé       Γöé B'x...x100'Γöé Undefined Results     Γöé Support         Γöé
  2967.   Γöé       Γöé       Γöé (String)         Γöé             Γöé
  2968.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2969.   Γöé       Γöé B'x...x101'Γöé Support          Γöé Support         Γöé
  2970.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2971.   Γöé       Γöé B'x...x110'Γöé N/A            Γöé N/A           Γöé
  2972.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2973.   Γöé       Γöé B'x...x111'Γöé N/A            Γöé N/A           Γöé
  2974.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2975.   Γöé Word    Γöé B'x...x000'Γöé Support          Γöé Support         Γöé
  2976.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2977.   Γöé       Γöé B'x...x001'Γöé Undefined Results     Γöé Undefined Results    Γöé
  2978.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2979.   Γöé       Γöé B'x...x010'Γöé Undefined Results     Γöé Undefined Results    Γöé
  2980.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2981.   Γöé       Γöé B'x...x011'Γöé Undefined Results     Γöé Undefined Results    Γöé
  2982.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2983.   Γöé       Γöé B'x...x100'Γöé Support          Γöé Support         Γöé
  2984.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2985.   Γöé       Γöé B'x...x101'Γöé N/A            Γöé N/A           Γöé
  2986.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2987.   Γöé       Γöé B'x...x110'Γöé N/A            Γöé N/A           Γöé
  2988.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2989.   Γöé       Γöé B'x...x111'Γöé N/A            Γöé N/A           Γöé
  2990.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2991.   Γöé 5-byte   Γöé Any     Γöé N/A (601 Undefined    Γöé N/A           Γöé
  2992.   Γöé       Γöé       Γöé Results)         Γöé             Γöé
  2993.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2994.   Γöé 6-byte   Γöé Any     Γöé N/A (601 Undefined    Γöé N/A           Γöé
  2995.   Γöé       Γöé       Γöé Results)         Γöé             Γöé
  2996.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  2997.   Γöé 7-byte   Γöé Any     Γöé N/A (601 Undefined    Γöé N/A           Γöé
  2998.   Γöé       Γöé       Γöé  Results)         Γöé             Γöé
  2999.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3000.   Γöé DoublewordsΓöé B'x...x000'Γöé Undefined Results*    Γöé Undefined Results*    Γöé
  3001.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3002.   Γöé       Γöé B'x...x001'Γöé N/A            Γöé N/A           Γöé
  3003.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3004.   Γöé       Γöé B'x...x010'Γöé N/A            Γöé N/A           Γöé
  3005.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3006.   Γöé       Γöé B'x...x011'Γöé N/A            Γöé N/A           Γöé
  3007.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3008.   Γöé       Γöé B'x...x100'Γöé N/A            Γöé N/A           Γöé
  3009.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3010.   Γöé       Γöé B'x...x101'Γöé N/A            Γöé N/A           Γöé
  3011.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3012.   Γöé       Γöé B'x...x110'Γöé N/A            Γöé N/A           Γöé
  3013.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3014.   Γöé       Γöé B'x...x111'Γöé N/A            Γöé N/A           Γöé
  3015.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3016.   Γöé NOTE:  * Recommend support, if more efficient utilization of the bus will   Γöé
  3017.   Γöé result.                                    Γöé
  3018.   ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  3019.  
  3020.  
  3021. ΓòÉΓòÉΓòÉ 5.16. Cache-Inhibited Loads and Stores to System Memory ΓòÉΓòÉΓòÉ
  3022.  
  3023. This section describes the hardware system support for cache-inhibited loads 
  3024. and stores to System Memory. Requirements, recommendations and miscellaneous 
  3025. information follow: 
  3026.  
  3027. Requirements 
  3028.  
  3029.    o  If the processor has an 8-byte data bus, then the system must support all 
  3030.       processor-generated loads and stores to system memory for 1-, 2-, 4- and 
  3031.       8-byte transfers which do not span a doubleword boundary and 3-byte 
  3032.       transfers which do not span a doubleword boundary and are the result of 
  3033.       the processor breaking a larger load or store at the doubleword boundary. 
  3034.    o  If the processor has a 4-byte data bus, then the system must support all 
  3035.       processor-generated loads and stores to system memory for 1-, 2- and 
  3036.       4-byte transfers which do not span a word boundary; 3-byte transfers 
  3037.       which do not span a word boundary and are the result of the processor 
  3038.       breaking a larger load or store at the word boundary; and if the 
  3039.       processor is in 8-byte mode, 8-byte transfers which do not span a 
  3040.       doubleword. 
  3041.  
  3042.  Recommendations 
  3043.  
  3044.    o  It is recommended that systems not support references which span a 
  3045.       doubleword boundary for cache-inhibited loads and stores to system 
  3046.       memory. 
  3047.  
  3048.  Miscellaneous 
  3049.  
  3050.    o  Table 12 shows the addresses which the processors generate and the 
  3051.       required response of the system for loads or stores to system memory. The 
  3052.       following describes this table: 
  3053.  
  3054.         -  Combinations of transfer sizes and starting addresses which are 
  3055.            presented by the processor to the memory controller and are required 
  3056.            transfers are marked as "Support". 
  3057.         -  Some combinations of transfer size and starting address will not be 
  3058.            generated by the PowerPC processor and are marked as "N/A.". For 
  3059.            instance, the PowerPC processors break any request at a doubleword 
  3060.            boundary.  A word request starting at B'x...x111' becomes a 1-byte 
  3061.            transfer from B'x...x111' and a 3-byte transfer from B'x..x1000'. 
  3062.            The column in this table marked "4-byte data bus" represents the 
  3063.            actions of the 603 processor. For the 603 and for any future 
  3064.            processor with a word-wide data bus, unaligned transfers which cross 
  3065.            a word boundary are also broken into two pieces. 
  3066.         -  Note that 3-byte transfers occur only as a result of these word and 
  3067.            doubleword split transfers or as a result of move assist (e.g. 
  3068.            string) instructions which are not recommended in a system. 
  3069.            Three-byte transfers which are generated only as a result of string 
  3070.            operations are marked as "Undefined results (string)". 
  3071.         -  Five-, 6-, and 7-byte transfers are generated only as a result of 
  3072.            doubleword unaligned loads and stores which are implemented only in 
  3073.            the 601 processor.  Unaligned Floating-Point loads and stores are 
  3074.            not recommended for systems and are marked as "601 undefined 
  3075.            results". 
  3076.         -  For any "undefined results", an implementation may provide an error 
  3077.            indication, may provide undefined data, or may support these 
  3078.            transfers. 
  3079.  
  3080.    o  The terminology used in Table 12 is summarized below: 
  3081.  
  3082.            Term                       Meaning 
  3083.  
  3084.            Support                    A memory controller must support this 
  3085.                                       transfer address and size 
  3086.  
  3087.            N/A                        A PowerPC processor will not generate 
  3088.                                       this combination of address and size to 
  3089.                                       the PowerPC processor bus 
  3090.  
  3091.            Undefined Results (String) This combination of address and length 
  3092.                                       will only be produced by a string 
  3093.                                       operation and the memory controller may 
  3094.                                       support, may give an error message, or 
  3095.                                       may give undefined data 
  3096.  
  3097.            601 Undefined Results      This combination of address and length 
  3098.                                       will only be generated from a 601 
  3099.                                       processor and the memory controller may 
  3100.                                       support, may give an error response, or 
  3101.                                       may give undefined data 
  3102.  
  3103.  Table 12. Cache-Inhibited Load and Store Addresses to System Memory 
  3104.  
  3105.   ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  3106.   Γöé TRANSFER  Γöé CPU     Γöé RESPONSE FOR SYSTEM WITH PROCESSOR WHICH HAS    Γöé
  3107.   Γöé SIZE    Γöé ADDRESS   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3108.   Γöé       Γöé       Γöé 8-BYTE DATA BUS      Γöé 4-BYTE DATA BUS     Γöé
  3109.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3110.   Γöé Byte    Γöé B'x...x000'Γöé Support          Γöé Support         Γöé
  3111.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3112.   Γöé       Γöé B'x...x001'Γöé Support          Γöé Support         Γöé
  3113.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3114.   Γöé       Γöé B'x...x010'Γöé Support          Γöé Support         Γöé
  3115.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3116.   Γöé       Γöé B'x...x011'Γöé Support          Γöé Support         Γöé
  3117.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3118.   Γöé       Γöé B'x...x100'Γöé Support          Γöé Support         Γöé
  3119.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3120.   Γöé       Γöé B'x...x101'Γöé Support          Γöé Support         Γöé
  3121.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3122.   Γöé       Γöé B'x...x110'Γöé Support          Γöé Support         Γöé
  3123.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3124.   Γöé       Γöé B'x...x111'Γöé Support          Γöé Support         Γöé
  3125.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3126.   Γöé Halfword  Γöé B'x...x000'Γöé Support          Γöé Support         Γöé
  3127.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3128.   Γöé       Γöé B'x...x001'Γöé Support          Γöé Support         Γöé
  3129.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3130.   Γöé       Γöé B'x...x010'Γöé Support          Γöé Support         Γöé
  3131.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3132.   Γöé       Γöé B'x...x011'Γöé Support          Γöé N/A           Γöé
  3133.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3134.   Γöé       Γöé B'x...x100'Γöé Support          Γöé Support         Γöé
  3135.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3136.   Γöé       Γöé B'x...x101'Γöé Support          Γöé Support         Γöé
  3137.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3138.   Γöé       Γöé B'x...x110'Γöé Support          Γöé Support         Γöé
  3139.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3140.   Γöé       Γöé B'x...x111'Γöé N/A            Γöé N/A           Γöé
  3141.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3142.   Γöé 3-byte   Γöé B'x...x000'Γöé Support          Γöé Support         Γöé
  3143.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3144.   Γöé       Γöé B'x...x001'Γöé Undefined results     Γöé Support         Γöé
  3145.   Γöé       Γöé       Γöé (string)         Γöé             Γöé
  3146.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3147.   Γöé       Γöé B'x...x010'Γöé Undefined results     Γöé N/A           Γöé
  3148.   Γöé       Γöé       Γöé (string)         Γöé             Γöé
  3149.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3150.   Γöé       Γöé B'x...x011'Γöé Undefined results     Γöé N/A           Γöé
  3151.   Γöé       Γöé       Γöé (string)         Γöé             Γöé
  3152.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3153.   Γöé       Γöé B'x...x100'Γöé Undefined results     Γöé Support         Γöé
  3154.   Γöé       Γöé       Γöé (string)         Γöé             Γöé
  3155.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3156.   Γöé       Γöé B'x...x101'Γöé Support          Γöé Support         Γöé
  3157.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3158.   Γöé       Γöé B'x...x110'Γöé N/A            Γöé N/A           Γöé
  3159.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3160.   Γöé       Γöé B'x...x111'Γöé N/A            Γöé N/A           Γöé
  3161.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3162.   Γöé Word    Γöé B'x...x000'Γöé Support          Γöé Support         Γöé
  3163.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3164.   Γöé       Γöé B'x...x001'Γöé Support          Γöé N/A           Γöé
  3165.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3166.   Γöé       Γöé B'x...x010'Γöé Support          Γöé N/A           Γöé
  3167.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3168.   Γöé       Γöé B'x...x011'Γöé Support          Γöé N/A           Γöé
  3169.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3170.   Γöé       Γöé B'x...x100'Γöé Support          Γöé Support         Γöé
  3171.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3172.   Γöé       Γöé B'x...x101'Γöé N/A            Γöé N/A           Γöé
  3173.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3174.   Γöé       Γöé B'x...x110'Γöé N/A            Γöé N/A           Γöé
  3175.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3176.   Γöé       Γöé B'x...x111'Γöé N/A            Γöé N/A           Γöé
  3177.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3178.   Γöé 5-byte   Γöé Any     Γöé N/A (601 Undefined    Γöé N/A           Γöé
  3179.   Γöé       Γöé       Γöé Results)         Γöé             Γöé
  3180.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3181.   Γöé 6-byte   Γöé Any     Γöé N/A (601 Undefined    Γöé N/A           Γöé
  3182.   Γöé       Γöé       Γöé Results)         Γöé             Γöé
  3183.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3184.   Γöé 7-byte   Γöé Any     Γöé N/A (601 Undefined    Γöé N/A           Γöé
  3185.   Γöé       Γöé       Γöé  Results)         Γöé             Γöé
  3186.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3187.   Γöé DoublewordsΓöé B'x...x000'Γöé Support          Γöé Support*         Γöé
  3188.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3189.   Γöé       Γöé B'x...x001'Γöé N/A            Γöé N/A           Γöé
  3190.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3191.   Γöé       Γöé B'x...x010'Γöé N/A            Γöé N/A           Γöé
  3192.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3193.   Γöé       Γöé B'x...x011'Γöé N/A            Γöé N/A           Γöé
  3194.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3195.   Γöé       Γöé B'x...x100'Γöé N/A            Γöé N/A           Γöé
  3196.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3197.   Γöé       Γöé B'x...x101'Γöé N/A            Γöé N/A           Γöé
  3198.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3199.   Γöé       Γöé B'x...x110'Γöé N/A            Γöé N/A           Γöé
  3200.   Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3201.   Γöé       Γöé B'x...x111'Γöé N/A            Γöé N/A           Γöé
  3202.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3203.   Γöé NOTE:  *  N/A when the 603 is running in 4-byte data bus mode         Γöé
  3204.   ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  3205.  
  3206.  
  3207. ΓòÉΓòÉΓòÉ 5.17. PowerPC Architecture Features Not Recommended ΓòÉΓòÉΓòÉ
  3208.  
  3209. Some PowerPC Architecture features need not be implemented in a PowerPC 
  3210. Reference Platform-compliant system.  Some of these features are transition or 
  3211. carryover from an earlier Power architecture.  Other of these features are not 
  3212. supported consistently in PowerPC implementations.  The intent of recommending 
  3213. that PowerPC Reference Platform-compliant systems not use these features is to 
  3214. position these systems for support across the full family of emerging 
  3215. processors.  The features which are not recommended for implementation in a 
  3216. PowerPC Reference Platform-compliant system are described below. 
  3217.  
  3218.  
  3219. ΓòÉΓòÉΓòÉ 5.17.1. Unaligned Little-Endian Scalar Operations ΓòÉΓòÉΓòÉ
  3220.  
  3221. Recommendations and miscellaneous information follow: 
  3222.  
  3223. Recommendations 
  3224.  
  3225.    o  Because of performance impacts, software running on PowerPC Reference 
  3226.       Platform systems is strongly discouraged from using unaligned 
  3227.       Little-Endian scalar operations. 
  3228.  
  3229.  Miscellaneous 
  3230.  
  3231.    o  The current PowerPC processors do not support any unaligned Little-Endian 
  3232.       load or store operations.  The PowerPC processor will interrupt to the 
  3233.       system alignment handler for resolution. 
  3234.  
  3235.  
  3236. ΓòÉΓòÉΓòÉ 5.17.2. Unaligned Little-Endian Multiple Scalar Operations ΓòÉΓòÉΓòÉ
  3237.  
  3238. Recommendations and miscellaneous information follow: 
  3239.  
  3240. Recommendations 
  3241.  
  3242.    o  Because of performance impacts, software running on PowerPC Reference 
  3243.       Platform systems is strongly discouraged from using unaligned 
  3244.       Little-Endian multiple scalar operations. 
  3245.  
  3246.  Miscellaneous 
  3247.  
  3248.    o  The current PowerPC processors do not support any Little-Endian multiple 
  3249.       scalar load or store operations.  This includes load and store multiple 
  3250.       and load and store string operations.  The PowerPC processor will 
  3251.       interrupt to the system alignment handler for resolution. 
  3252.  
  3253.  
  3254. ΓòÉΓòÉΓòÉ 5.17.3. Direct-Store Segments ΓòÉΓòÉΓòÉ
  3255.  
  3256. Requirements and miscellaneous information follow: 
  3257.  
  3258. Requirements 
  3259.  
  3260.    o  As a minimum, operating system software and PowerPC Reference Platform 
  3261.       systems must support ordinary storage segments. 
  3262.    o  PowerPC Reference Platform-compliant operating systems must not depend on 
  3263.       direct-store segments when running on PowerPC Reference Platform 
  3264.       machines. 
  3265.  
  3266.  Miscellaneous 
  3267.  
  3268.    o  Section 12.6 of the PowerPC Architecture Manual defines the architecture 
  3269.       of direct-store segments as "a mapping of effective addresses onto an 
  3270.       external address space, typically an I/O bus".  This capability allows 
  3271.       for synchronous I/O to other address spaces.  Direct-store segments need 
  3272.       not be implemented in PowerPC Reference Platforms.  As an option in 
  3273.       unique environments tied to specific expansion bus support, some 
  3274.       operating systems and some systems may support both ordinary storage 
  3275.       segments and direct-store segments. 
  3276.  
  3277.  
  3278. ΓòÉΓòÉΓòÉ 5.17.4. Load and Store String ΓòÉΓòÉΓòÉ
  3279.  
  3280. Requirements, recommendations, and miscellaneous information follow: 
  3281.  
  3282. Requirements 
  3283.  
  3284.    o  Software for PowerPC Reference Platform implementations must not use the 
  3285.       load and store string instructions for cache-inhibited access to either 
  3286.       I/O or System Memory. 
  3287.  
  3288.  Recommendations 
  3289.  
  3290.    o  It is recommended that a memory controller/bus bridge implementation for 
  3291.       a system reduce complexity and cost by not supporting the 3-byte 
  3292.       transfers generated only by load and store string operations. 
  3293.  
  3294.  Miscellaneous 
  3295.  
  3296.    o  Section 3.3 of the PowerPC Architecture Manual defines four instructions 
  3297.       which load a string of 1 through n bytes into consecutive registers 4 
  3298.       bytes at a time.  In future PowerPC processor implementations these 
  3299.       instructions are likely to have greater latency and take longer to 
  3300.       execute, perhaps much longer, than a sequence of individual load or store 
  3301.       instructions. Processors currently fully support these instructions. 
  3302.       These instructions are not efficient for noncachable operations and are 
  3303.       the only instructions which generate 3-byte loads and stores.  The 
  3304.       specific transfers for the processor to I/O bus and for cache-inhibited 
  3305.       accesses of the processor to System Memory are defined in Table 11 and 
  3306.       Table 12. 
  3307.  
  3308.  
  3309. ΓòÉΓòÉΓòÉ 5.17.5. Load and Store Multiple ΓòÉΓòÉΓòÉ
  3310.  
  3311. Requirements, recommendations, and miscellaneous information follow: 
  3312.  
  3313. Requirements 
  3314.  
  3315.    o  Software for PowerPC Reference Platform implementations must not use the 
  3316.       load and store multiple instructions for cache-inhibited access to I/O or 
  3317.       System Memory. 
  3318.  
  3319.  Recommendations 
  3320.  
  3321.    o  It is recommended that a memory controller/bus bridge implementation for 
  3322.       a system treat cache-inhibited load and store multiple instructions the 
  3323.       same as word or doubleword transfers because they appear as a series of 
  3324.       word, or in the case of storage gathering, doubleword transfers. 
  3325.  
  3326.  Miscellaneous 
  3327.  
  3328.    o  Section 3.3 of the PowerPC Architecture Manual defines the load and store 
  3329.       multiple instructions which will move one to 32 words to or from 
  3330.       consecutive registers. The architecture states that if the words are not 
  3331.       aligned, the system alignment error handler should be invoked or the 
  3332.       results might be undefined.  As a transition feature, the MPC601 
  3333.       processor allows these instructions to be unaligned and treats them as a 
  3334.       series of unaligned word fetches or stores.  In future PowerPC processor 
  3335.       implementations these instructions are likely to have greater latency and 
  3336.       take longer to execute, perhaps much longer, than a sequence of 
  3337.       individual load or store instructions.  Processors currently fully 
  3338.       support these instructions.  Some processors implement "storage 
  3339.       gathering" which collects adjacent aligned quantities into single larger 
  3340.       bus transfers.  In this way, a store multiple to an I/O bus could become 
  3341.       a series of doubleword transfers which may not be supported on the bus. 
  3342.       The specific transfers for the processor to I/O bus and for 
  3343.       cache-inhibited accesses of the processor to System Memory are defined in 
  3344.       Table 11 and Table 12. 
  3345.  
  3346.  
  3347. ΓòÉΓòÉΓòÉ 5.17.6. Unaligned Floating-Point Load and Store ΓòÉΓòÉΓòÉ
  3348.  
  3349. Requirements, recommendations, and miscellaneous information follow: 
  3350.  
  3351. Requirements 
  3352.  
  3353.    o  Software for PowerPC Reference Platform implementations must not use the 
  3354.       unaligned load and store floating-point doubleword instructions for 
  3355.       cache-inhibited access to I/O or System Memory. 
  3356.  
  3357.  Recommendations 
  3358.  
  3359.    o  It is strongly recommended that software not use unaligned load and store 
  3360.       floating-point operations. 
  3361.    o  It is recommended that a memory controller/bus bridge implementation for 
  3362.       a system reduce complexity and cost by not supporting the 5-, 6- and 
  3363.       7-byte transfers generated only by unaligned load and store 
  3364.       floating-point doubleword instructions. 
  3365.  
  3366.  Miscellaneous 
  3367.  
  3368.    o  The architecture requires word and doubleword floating-point load and 
  3369.       store instructions to be word aligned as defined in PowerPC Architecture 
  3370.       Manual, Section 13.5.6.  As a transition feature, the 601 processor 
  3371.       allows these instructions to be unaligned.  An unaligned form of a 
  3372.       doubleword floating-point noncachable load or store would generate 5-, 6- 
  3373.       or 7-byte transfers as the doubleword is broken at the doubleword 
  3374.       boundary. 
  3375.  
  3376.  
  3377. ΓòÉΓòÉΓòÉ 5.17.7. External Control Instructions ΓòÉΓòÉΓòÉ
  3378.  
  3379. Recommendations and miscellaneous information follow: 
  3380.  
  3381. Recommendations 
  3382.  
  3383.    o  It is recommended that external control instructions not be supported in 
  3384.       a system unless they are exploited by devices which use this form of bus 
  3385.       transfer. 
  3386.  
  3387.  Miscellaneous 
  3388.  
  3389.    o  The PowerPC Architecture Manual, Appendix A, defines two instructions for 
  3390.       problem-state programs to communicate with special purpose devices. 
  3391.       These two instructions, ecowx and eciwx, present unusual PowerPC 
  3392.       processor bus signals.  They are coded as address-only transfers but have 
  3393.       data. 
  3394.  
  3395.  
  3396. ΓòÉΓòÉΓòÉ 5.17.8. Special Direct-Store Segment ΓòÉΓòÉΓòÉ
  3397.  
  3398. Recommendations and miscellaneous information follow: 
  3399.  
  3400. Recommendations 
  3401.  
  3402.    o  It is recommended that software which uses the special direct-store 
  3403.       segment feature of the 601 processor encapsulate this usage in a service. 
  3404.    o  It is recommended that this service support other PowerPC processors that 
  3405.       do not have this 601-unique capability. 
  3406.  
  3407.  Miscellaneous 
  3408.  
  3409.    o  The 601 processor has implemented a special direct-store segment which is 
  3410.       treated differently than other direct-store segments. When a direct-store 
  3411.       segment has the Bus Unit Identifier (BUID) set to X'7f', the processor 
  3412.       does a special translation to a real address.  The load or store is cache 
  3413.       inhibited to this address. 
  3414.  
  3415.  
  3416. ΓòÉΓòÉΓòÉ 6. Machine Abstractions ΓòÉΓòÉΓòÉ
  3417.  
  3418. Historically in the PC industry, operating systems have been intertwined with 
  3419. the hardware on which they execute. Vendors made sure that operating systems 
  3420. would run on their platforms by cloning hardware that was known to run these 
  3421. operating systems.  While this had the advantage of allowing the PC operating 
  3422. system industry to flourish, it curbed the number of hardware modifications 
  3423. made to PC platforms by hardware manufacturers. Vendors did not want to 
  3424. jeopardize the ability of their platforms to run as many off-the-shelf 
  3425. operating systems as possible. 
  3426.  
  3427. The advent of abstraction software and microkernel-based operating systems has 
  3428. allowed operating systems to be more portable across different platforms. 
  3429. Abstraction software concentrates operating system hardware-dependent code into 
  3430. a collection of code that has well-defined interfaces with the operating system 
  3431. kernel and may be modified to meet the hardware interface.  An operating system 
  3432. uses abstraction software to interface with system components such as processor 
  3433. and system registers, interrupt controllers, and I/O devices.  The operating 
  3434. system is buffered from the hardware of a platform.  Thus, moving an operating 
  3435. system to another binary-compatible platform now implies porting only the 
  3436. abstraction software of that operating system to the new platform. A hardware 
  3437. system vendor with a differentiated system would have to supply replacement 
  3438. abstraction software which bridged the gap between the distributed operating 
  3439. system with its standard set of abstractions and the differentiated hardware. 
  3440. This abstraction approach reduces time to market and allows operating system 
  3441. vendors to support a single version of the operating system.  Similarly, 
  3442. microkernel-based operating systems concentrate hardware-dependent code and 
  3443. kernel services into a collection of code that is separate from the OS 
  3444. "personality". 
  3445.  
  3446. The PowerPC Reference Platform Specification has been created to utilize these 
  3447. abstraction processes to allow hardware differentiation.  It allows vendors to 
  3448. design unique hardware platforms that use off-the-shelf operating systems. 
  3449. Hardware platforms and operating systems that meet this specification are 
  3450. termed "PowerPC Reference Platform compliant".  To enable the same operating 
  3451. system to run on differentiated PowerPC Reference Platform-compliant hardware, 
  3452. the PowerPC Reference Platform Specification requires that compliant operating 
  3453. systems be designed to use abstraction software to interface to the hardware. 
  3454. For an operating system to be PowerPC Reference Platform compliant, it must 
  3455. have the qualities described below: 
  3456.  
  3457.    o  The operating system must provide software abstractions for the functions 
  3458.       described in the subsequent subsections of this chapter. 
  3459.    o  The operating system must provide a mechanism to allow the abstraction 
  3460.       software to be replaced by other vendors. 
  3461.    o  The operating system must provide a mechanism to allow the replacement 
  3462.       abstraction software to be merged with the distributed operating system 
  3463.       and to run with that operating system. 
  3464.    o  The operating system abstraction process must not require access and 
  3465.       recompilation of portions of the operating system outside the abstraction 
  3466.       software. 
  3467.  
  3468.  An operating system vendor may choose to port to a PowerPC Reference 
  3469.  Platform-compliant hardware implementation, but may choose not to meet the 
  3470.  above requirements.  This approach will limit broad support of that operating 
  3471.  system.  These operating systems are not PowerPC Reference Platform compliant. 
  3472.  
  3473.  This specification ENCOURAGES PowerPC-based platform vendors to examine the 
  3474.  use of abstraction software and microkernel-based operating systems on their 
  3475.  platforms.  At present, not all operating systems have these architectures. 
  3476.  However, many operating systems vendors are migrating to this approach, so it 
  3477.  is important that platform vendors be aware of the new technology. 
  3478.  
  3479.  Note:  The abstraction requirements in this document are meant to enhance 
  3480.  portability of operating systems and device drivers across PowerPC Reference 
  3481.  Platforms.  They are NOT intended to insure portability to non-compliant 
  3482.  platforms.  For that, other abstractions may be necessary. 
  3483.  
  3484.  
  3485. ΓòÉΓòÉΓòÉ 6.1. Abstraction Example ΓòÉΓòÉΓòÉ
  3486.  
  3487. The left side of Figure 9 demonstrates that support for an operating system 
  3488. which runs on Platform 2, called Operating System A, is provided by a set of 
  3489. software abstractions.  The right side of the figure shows that a different set 
  3490. of abstraction software is used to support Operating System B.  Note that the 
  3491. abstraction software is different among PowerPC Reference Platform-compliant 
  3492. systems that support this platform.  The PowerPC Reference Platform defines the 
  3493. functions which must be abstracted, but it does not define the interface to the 
  3494. operating system nor does it define the way the functions are collected into 
  3495. usable services. 
  3496.  
  3497. Figure 9 - Abstraction Software for Various Platforms 
  3498.  
  3499. In this example, if Platform 1 has hardware that is different than Platform 2, 
  3500. another implementation of the abstraction software must be supplied to support 
  3501. execution of Operating System B. The hardware vendor would supply the 
  3502. abstraction software that allows B to run on Platform 1. Platform 1a is the 
  3503. same system as Platform 1 with an upgraded processor, or a clone of Platform 1 
  3504. manufactured by a different vendor.  Since the hardware is similar enough to 
  3505. support use of the same abstraction software, the operating system will run on 
  3506. both platforms without another implementation of abstraction software. 
  3507.  
  3508.  
  3509. ΓòÉΓòÉΓòÉ 6.2. Abstraction Software Components ΓòÉΓòÉΓòÉ
  3510.  
  3511. The following subsections describe the abstraction software components.  These 
  3512. components are shown in Figure 10 and consist of the Boot-Time Abstraction 
  3513. Software (BTAS) and the Run-Time Abstraction Software (RTAS).  This diagram 
  3514. shows a logical collection of abstraction software and is not intended to show 
  3515. an implementation approach.  For example, a PowerPC Reference 
  3516. Platform-compliant operating system may implement these functions as a 
  3517. replaceable layer, as well-defined overlayable components of the kernel, or as 
  3518. a small, replaceable kernel.  Operating system vendors can use the information 
  3519. in this section as guidance in determining if their operating system adheres to 
  3520. the abstractions that the PowerPC Reference Platform is promoting.  Hardware 
  3521. vendors can gain from this information a general idea of what is required to 
  3522. port a PowerPC Reference Platform-compliant operating system to their 
  3523. platforms.  Hardware vendors should also refer to specific abstraction software 
  3524. documents provided by operating system vendors for operating systems they wish 
  3525. to port. 
  3526.  
  3527. Figure 10 - Software Abstraction Layers 
  3528.  
  3529.  
  3530. ΓòÉΓòÉΓòÉ 6.3. Boot-Time Abstraction Software ΓòÉΓòÉΓòÉ
  3531.  
  3532. The BTAS is a collection of firmware and software which abstracts the hardware 
  3533. that a platform's boot program (e.g. firmware) uses at boot time.  It also 
  3534. abstracts the hardware that the operating system loader uses to load an 
  3535. operating system.  A hardware platform vendor that provides boot hardware 
  3536. different than that expected by the operating system loader and boot firmware 
  3537. must supply replacement components for the BTAS or must provide other methods 
  3538. of using the new boot devices, such as Open Firmware. Examples of the hardware 
  3539. that the BTAS must abstract are devices such as ASCII terminals, graphics 
  3540. monitors, and keyboards.  These devices allow the loader to interact with a 
  3541. user during the loading of the operating system.  The BTAS must abstract mass 
  3542. storage and network devices so that the operating system binary can be loaded. 
  3543.  
  3544.  
  3545. ΓòÉΓòÉΓòÉ 6.4. Run-Time Abstraction Software ΓòÉΓòÉΓòÉ
  3546.  
  3547. The RTAS is a collection of data and software that abstracts hardware from the 
  3548. operating system kernel. The RTAS is made up of system abstractions and device 
  3549. drivers. Some system abstractions may be used to abstract device drivers from 
  3550. hardware. Examples of items that the RTAS abstracts are interrupt controllers 
  3551. and cache configuration. 
  3552.  
  3553. The software that implements the RTAS is unique for each combination of 
  3554. operating system and differentiated platform hardware.  Initial versions of the 
  3555. RTAS are distributed by an operating system vendor.  The distributed RTAS is 
  3556. written for one or more hardware platforms.  Vendors who differentiate their 
  3557. hardware platforms must make sure that the RTAS supports their hardware.  If 
  3558. not, they must develop and distribute replacement components for the RTAS. 
  3559.  
  3560. This section specifies a minimum set of hardware features that the RTAS must 
  3561. abstract.  Equivalently, it specifies the hardware features that a vendor may 
  3562. change and then have RTAS functions defined to bridge the gap. 
  3563.  
  3564.  
  3565. ΓòÉΓòÉΓòÉ 6.4.1. Data ΓòÉΓòÉΓòÉ
  3566.  
  3567. The RTAS contains areas of data used to store and pass system configuration 
  3568. information from the boot process to the operating system.  This configuration 
  3569. information includes processor parameters, memory map information, system bus 
  3570. information, and I/O device information.  These areas are: 
  3571.  
  3572.    o  the NVRAM area 
  3573.    o  the Residual Data area 
  3574.  
  3575.  
  3576. ΓòÉΓòÉΓòÉ 6.4.1.1. System Information ΓòÉΓòÉΓòÉ
  3577.  
  3578. The RTAS must provide information about each processor in the system.  It must 
  3579. also provide the starting addresses and lengths of each distinct area in the 
  3580. memory map. 
  3581.  
  3582.  
  3583. ΓòÉΓòÉΓòÉ 6.4.1.2. System Memory ΓòÉΓòÉΓòÉ
  3584.  
  3585. The RTAS must provide information about System Memory.  This includes the type, 
  3586. size, and physical address ranges of each contiguous System Memory area that is 
  3587. available or unavailable to the operating system.  Any special attributes that 
  3588. are associated with these areas of System Memory must also be provided. 
  3589.  
  3590.  
  3591. ΓòÉΓòÉΓòÉ 6.4.1.3. I/O Device Information ΓòÉΓòÉΓòÉ
  3592.  
  3593. The RTAS must provide information about a platform's I/O devices. This must 
  3594. include the types, addresses, and quantity of I/O devices and I/O buses. 
  3595.  
  3596.  
  3597. ΓòÉΓòÉΓòÉ 6.4.2. Processor Initialization ΓòÉΓòÉΓòÉ
  3598.  
  3599. The RTAS must provide services to perform any processor initialization not 
  3600. performed by the operating system loader.  For operating systems which support 
  3601. multiprocessors, the RTAS must provide services to locate and initialize other 
  3602. processors. 
  3603.  
  3604.  
  3605. ΓòÉΓòÉΓòÉ 6.4.3. Flushing of Temporary I/O Buffers ΓòÉΓòÉΓòÉ
  3606.  
  3607. If an operating system supports software-managed coherency, then the RTAS must 
  3608. provide services to maintain coherency by flushing any hardware-provided 
  3609. temporary I/O buffers which are not automatically flushed after a transfer. 
  3610.  
  3611.  
  3612. ΓòÉΓòÉΓòÉ 6.4.4. Virtual Memory Management ΓòÉΓòÉΓòÉ
  3613.  
  3614. The RTAS must encapsulate the data structures and operations associated with 
  3615. virtual memory management support. These abstractions would support differences 
  3616. within processors designed to comply with the PowerPC Architecture Manual, 
  3617. Books I, II and III.  Examples of the type of abstractions required are 
  3618. described in the next two subsections. 
  3619.  
  3620.  
  3621. ΓòÉΓòÉΓòÉ 6.4.4.1. TLB Flush ΓòÉΓòÉΓòÉ
  3622.  
  3623. The PowerPC architecture does not specify the size or organization of TLBs, nor 
  3624. does it require the hardware to automatically maintain a TLB coherent with 
  3625. memory-based page tables. Therefore, the operating system must manage the TLBs. 
  3626. The RTAS must provide TLB flush routines that map the TLB flush primitives 
  3627. required by the operating system to the appropriate set of TLB invalidation 
  3628. instructions provided by the specific processor. 
  3629.  
  3630.  
  3631. ΓòÉΓòÉΓòÉ 6.4.4.2. TLB Reload ΓòÉΓòÉΓòÉ
  3632.  
  3633. Some PowerPC processors provide automatic reload of TLB entries from 
  3634. memory-based page tables.  However, some processors do not implement this 
  3635. mechanism and instead rely on a hardware-assisted software routine to refill 
  3636. the TLB.  The RTAS must provide services to load a TLB entry in a manner 
  3637. consistent with the processor(s) of a platform. 
  3638.  
  3639.  
  3640. ΓòÉΓòÉΓòÉ 6.4.5. Cache Management ΓòÉΓòÉΓòÉ
  3641.  
  3642. The RTAS must manage the caches in the system.  PowerPC processors may have 
  3643. different sizes of cache and a single cache may combine data and instructions 
  3644. or the processor may have separate caches for data and instructions. In 
  3645. addition, PowerPC Reference Platform systems may have external caches which are 
  3646. write-through or copy-back. 
  3647.  
  3648.  
  3649. ΓòÉΓòÉΓòÉ 6.4.6. Interrupt Handling ΓòÉΓòÉΓòÉ
  3650.  
  3651. The RTAS must provide services to acknowledge the interrupts and to enable and 
  3652. disable interrupts from devices used on the platform. 
  3653.  
  3654.  
  3655. ΓòÉΓòÉΓòÉ 6.4.7. Direct Memory Access (DMA) ΓòÉΓòÉΓòÉ
  3656.  
  3657. The abstraction layer must provide abstractions for any DMA devices which are 
  3658. independent of a particular device, such as those built in as inseparable 
  3659. components of the platform.  If a particular device (e.g. a disk controller) 
  3660. has a built-in DMA controller, that DMA controller would be controlled by the 
  3661. device driver. Abstraction software services which might be required depend on 
  3662. the particular hardware support.  Typical services are as follows: 
  3663.  
  3664.    o  Block transfers from memory to the I/O adaptor 
  3665.    o  Block transfers from the I/O adaptor to memory 
  3666.    o  Byte and halfword bus transfer sizes 
  3667.    o  Block transfers of large sizes 
  3668.    o  Scatter/gather with single-byte resolution 
  3669.    o  Start DMA transfer 
  3670.    o  Stop DMA transfer indication of DMA transfer completion (e.g. interrupt 
  3671.       or read DMA counter) 
  3672.    o  Flush intermediate DMA transfer buffers 
  3673.  
  3674.  Additional features such as generalized memory-to-memory transfer, word 
  3675.  transfer sizes, additional DMA channels and chained DMA may be provided by the 
  3676.  platform hardware.  The abstraction software may provide support for these 
  3677.  services. 
  3678.  
  3679.  
  3680. ΓòÉΓòÉΓòÉ 6.4.8. Calendar and Timer Services ΓòÉΓòÉΓòÉ
  3681.  
  3682. These run-time abstractions provide services for the various clocks and 
  3683. calendars within the system.  They must account for the non-volatile Real-Time 
  3684. Clock in the system, the 601 processor RTC, the Time Base on other PowerPC 
  3685. processors, the decrementer which provides an interrupt after counting down to 
  3686. zero, and the ability to change clock frequency supplied on some PowerPC 
  3687. processors. 
  3688.  
  3689.  
  3690. ΓòÉΓòÉΓòÉ 6.4.9. I/O Addresses ΓòÉΓòÉΓòÉ
  3691.  
  3692. The RTAS must provide a service which allows the device drivers to determine 
  3693. the physical address of a device. 
  3694.  
  3695.  
  3696. ΓòÉΓòÉΓòÉ 6.4.10. Power Management ΓòÉΓòÉΓòÉ
  3697.  
  3698. If macro power management is supported by the operating system, then the 
  3699. abstraction layer must provide a means to change device and subsystem power 
  3700. states.  It must also provide a means to read and write system information. 
  3701.  
  3702.  
  3703. ΓòÉΓòÉΓòÉ 6.4.11. Hardware Fault ΓòÉΓòÉΓòÉ
  3704.  
  3705. The abstraction layer must provide a means for notifying the operating system 
  3706. that a hardware fault has occurred. The RTAS must provide support as follows: 
  3707.  
  3708.    o  It must provide a means for notifying the operating system that a memory 
  3709.       error has occurred 
  3710.    o  It must provide a means for notifying the operating system that an I/O 
  3711.       device error has occurred 
  3712.    o  It must provide a means for notifying the operating system that a bus 
  3713.       timeout error has occurred 
  3714.  
  3715.  
  3716. ΓòÉΓòÉΓòÉ 6.4.12. Device Drivers ΓòÉΓòÉΓòÉ
  3717.  
  3718. Device drivers are a part of the RTAS.  Device drivers are normally distributed 
  3719. by hardware device vendors.  They meet a defined interface at the operating 
  3720. system and perform hardware-device-specific operations.  To make the device 
  3721. drivers more portable it is strongly recommended that device drivers for 
  3722. PowerPC Reference Platform-compliant systems: 
  3723.  
  3724.    o  use the RTAS services provided by each operating system to make the 
  3725.       device drivers platform independent 
  3726.    o  be written in an Endian-aware manner to allow the driver to be easily 
  3727.       ported to Big-Endian and Little-Endian operating systems 
  3728.  
  3729.  PCMCIA Socket Services are normally provided by the hardware system vendor. 
  3730.  If an operating system provides them, then the operating system must also 
  3731.  provide a method for hardware vendors to supply alternate Socket Service 
  3732.  device drivers. 
  3733.  
  3734.  
  3735. ΓòÉΓòÉΓòÉ 7. Boot Process and Firmware ΓòÉΓòÉΓòÉ
  3736.  
  3737. This section describes the boot process, the format and contents of boot 
  3738. information, and the state of the system at the end of the boot process. In 
  3739. this section, the required features for PowerPC Reference Platform systems are 
  3740. stated in terms of "must".  The features which are used to improve usability or 
  3741. performance are described in terms of "recommended". 
  3742.  
  3743. It is a goal of the PowerPC Reference Platform developers to implement IEEE 
  3744. standard P1275 for Boot Firmware, "Open Firmware".  Systems delivered after 
  3745. June 1, 1995, must implement "Open Firmware" to be compliant with the PowerPC 
  3746. Reference Platform Specification. "PowerPC Supplement to IEEE 1275 (Draft)", 
  3747. defines the extension of Open Firmware for a system based on the PowerPC 
  3748. microprocessor. This section describes Open Firmware for the PowerPC Reference 
  3749. Platform. 
  3750.  
  3751. The firmware for a PowerPC Reference Platform-compliant machine must load into 
  3752. memory the load image, which is to take control of the machine.  As part of 
  3753. that process, the firmware must initialize some of the devices on the system. 
  3754. The firmware may run diagnostics on the hardware on which it depends, but the 
  3755. loaded operating systems must not assume that complete diagnostics have been 
  3756. run. 
  3757.  
  3758. Common sources for the load image include disk, diskette, CD-ROM and a network 
  3759. connection. Depending upon the type of PowerPC Reference Platform system being 
  3760. produced and the requirements of the operating system being hosted, all of 
  3761. these devices do not need to be supported on all machines.  For instance, a 
  3762. medialess machine might require only the ability to boot from the network. 
  3763.  
  3764. The steps involved in the boot process are shown in Figure 11. Upon power-on, 
  3765. the firmware stored within the system ROM must initialize enough hardware to 
  3766. load the load image.  This initialization results in the cold-start transient 
  3767. state of the system. The firmware then loads the boot record which contains 
  3768. data structures defining the location of the load image.  Next, the firmware 
  3769. loads the load image into memory.  Finally, the firmware transfers control to 
  3770. the entry point of the load image, thus concluding the original transient 
  3771. system state. The code in the load image establishes whatever state it requires 
  3772. to proceed with its function. The subsections below describe this process in 
  3773. more detail and define formats and data structures necessary for the boot 
  3774. process. 
  3775.  
  3776. Figure 11 - Boot Process Overview 
  3777.  
  3778.                         ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  3779.                         Γöé Establish Cold-Start    Γöé
  3780.                         Γöé Transient State         Γöé
  3781.                         ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  3782.                                     
  3783.                         ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  3784.                         Γöé Locate the Load Image   Γöé
  3785.                         ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  3786.                                     
  3787.                         ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  3788.                         Γöé Load the Load Image     Γöé
  3789.                         ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  3790.                                     
  3791.                         ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  3792.                         Γöé Transfer System Control Γöé
  3793.                         Γöé To Load Image           Γöé
  3794.                         ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  3795.  
  3796.  
  3797. ΓòÉΓòÉΓòÉ 7.1. Establishing Cold-Start Transient State ΓòÉΓòÉΓòÉ
  3798.  
  3799. The boot process must prepare enough of the system to execute boot activities, 
  3800. and must discover the existence of devices with boot images.  Minimum tasks to 
  3801. be done in this process are as follows: 
  3802.  
  3803.    1. Power-On Self Test (POST) 
  3804.    2. Configuring the console 
  3805.    3. Obtaining the user's password (if required) 
  3806.    4. Configuring the system for boot 
  3807.  
  3808.  
  3809. ΓòÉΓòÉΓòÉ 7.1.1. Power-On Self Test (POST) ΓòÉΓòÉΓòÉ
  3810.  
  3811. The PowerPC Reference Platform firmware must check the critical core components 
  3812. (the components of the system necessary to successfully complete the boot 
  3813. process).  The processor must be checked to see that it is functioning.  Enough 
  3814. memory to run the boot must be initialized and tested. A check such as a Cyclic 
  3815. Redundancy Check (CRC) may be performed on the contents of the System ROM to 
  3816. ensure that uncorrupted code exists on the ROM. 
  3817.  
  3818.  
  3819. ΓòÉΓòÉΓòÉ 7.1.2. Configuring the Console ΓòÉΓòÉΓòÉ
  3820.  
  3821. It is recommended that firmware locate and initialize the console as early as 
  3822. possible to allow the display of progress messages and error messages. In the 
  3823. event of error during the boot, the message must suggest the user's next 
  3824. action.  This action might be to try another boot device, to run diagnostics, 
  3825. or to try a power off and on cycle.  It is strongly recommended that the 
  3826. message be configurable to either the natural language of a user or 
  3827. language-independent interfaces such as icons. 
  3828.  
  3829. The primary console may be located by using data stored in NVRAM, or by probing 
  3830. the likely console locations.  If more than one console is located, the 
  3831. firmware must have a predetermined policy to decide which of the consoles is 
  3832. used in the boot process. 
  3833.  
  3834. After the console is discovered, it must be initialized and its driver must be 
  3835. made available to firmware. It is recommended that any hardware cursor or 
  3836. mouse-style pointer be turned off until input is requested to avoid distracting 
  3837. the user during the boot process. When a graphics device is used during boot 
  3838. process, color rendition during the boot process must use less than or equal to 
  3839. 16 colors. 
  3840.  
  3841.  
  3842. ΓòÉΓòÉΓòÉ 7.1.3. Obtaining the User's Password ΓòÉΓòÉΓòÉ
  3843.  
  3844. At least two levels of passwords must be supported on PowerPC Reference 
  3845. Platform-compliant machines.  One level is intended for the normal user and 
  3846. allows normal computational use of the system.  The second level allows a user 
  3847. the privileges of changing and defining the system configuration as well as all 
  3848. the normal privileges. 
  3849.  
  3850. If passwords have not been enabled for the particular machine being booted, 
  3851. this step is skipped. If passwords are enabled, the console must request the 
  3852. user's password and the boot process must authenticate it before proceeding 
  3853. with the boot or configuration. 
  3854.  
  3855.  
  3856. ΓòÉΓòÉΓòÉ 7.1.4. Configuring the System ΓòÉΓòÉΓòÉ
  3857.  
  3858. The boot process must configure the components necessary to perform the boot. 
  3859. The rest of the configuration process may be deferred to the hosted operating 
  3860. system which will complete the configuration process. If the configuration data 
  3861. in NVRAM identifies the boot devices, the boot process may proceed to check the 
  3862. boot devices. Otherwise, the boot process must check likely boot device 
  3863. candidates.  For instance, for the Reference Implementation the firmware checks 
  3864. the diskette drive and devices attached to the SCSI controller.  For network 
  3865. boot, software specific to the adaptor will have to be included in the 
  3866. firmware. 
  3867.  
  3868. The firmware must provide a mechanism that allows a user to perform manual 
  3869. configuration. For example, a user may have the capability to escape  from the 
  3870. auto-configuration process and then either define the boot device or redefine 
  3871. the default order of looking at devices. For network boot, the user may be able 
  3872. to set the network identification for the boot image. 
  3873.  
  3874.  
  3875. ΓòÉΓòÉΓòÉ 7.2. Locating the Load Image ΓòÉΓòÉΓòÉ
  3876.  
  3877. The next step in the boot process is to locate the load image in a boot 
  3878. partition. A boot device must have at least one boot partition. The default 
  3879. boot partition and load image are specified by using Global Environment 
  3880. variables defined in NVRAM. In the normal booting process, firmware uses the 
  3881. default values to select the load image. 
  3882.  
  3883. The firmware must provide a mechanism that allows a user to perform manual 
  3884. selection. For example, when the default device and partition are not specified 
  3885. or a user wants to select other than the default, a user may have the 
  3886. capability to escape from the default booting process to specify the boot 
  3887. device and the location of the load image. 
  3888.  
  3889. The boot record can be used by firmware to identify the possible boot 
  3890. partitions in a device which has multiple partitions. A hard disk must have a 
  3891. boot record. However, a CD-ROM may not have a boot record. In this case, a 
  3892. CD-ROM must be treated as if it has single partition, and the format of the 
  3893. CD-ROM must conform to the ANSI/NISO/ISO 9660 standard, "Information processing 
  3894. -- volume and file structure of CD-ROM for information interchange", and the 
  3895. load image must be identified by using an ANSI/NISO/ISO 9660-standard file 
  3896. name. 
  3897.  
  3898. Note:  The ANSI/NISO/ISO 9660 standard specifies the volume and file structure 
  3899. of compact read-only optical disks (CD-ROM) for the interchange of information 
  3900. between users of information processing systems. The PowerPC Open Firmware 
  3901. specification requires compliant firmware to support the ANSI/NISO/ISO 9660 
  3902. file system for CD-ROM. 
  3903.  
  3904. A diskette device is treated as if it has a single partition. 
  3905.  
  3906. In the following sections, the structures of the boot record are presented. 
  3907.  
  3908.  
  3909. ΓòÉΓòÉΓòÉ 7.2.1. Boot Record ΓòÉΓòÉΓòÉ
  3910.  
  3911. The format of the boot record is an extension of the PC environment. The boot 
  3912. record is composed of a PC compatibility block and a partition table. To 
  3913. support media interchange, the PC compatibility block may contain an x86-type 
  3914. program. The entries in the partition table identify the PowerPC Reference 
  3915. Platform boot partition and its location in the media. 
  3916.  
  3917. The layout of the the boot record must be designed as shown in Figure 12. The 
  3918. first 446 bytes of the boot record contain a PC compatibility block, the next 
  3919. four entries contain a partition table totalling 64 bytes, and the last 2 bytes 
  3920. contain a signature. 
  3921.  
  3922. Figure 12 - Boot Record - Detail View 
  3923.  
  3924.                   0 ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ 0
  3925.                     Γöé                          Γöé
  3926.                     Γöé    PC Compatibility      Γöé
  3927.                     Γöé          Block           Γöé
  3928.                     Γöé    in the Boot Record    Γöé
  3929.                     Γöé                          Γöé
  3930.               0x1BE Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ 446
  3931.                     Γöé     Partition Entry 1    Γöé
  3932.               0x1CE Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ 462
  3933.                     Γöé     Partition Entry 2    Γöé
  3934.               0x1DE Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ 478
  3935.                     Γöé     Partition Entry 3    Γöé
  3936.               0x1EE Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ 494
  3937.                     Γöé     Partition Entry 4    Γöé
  3938.               0x1FE Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ 510
  3939.                     Γöé    0x55    Γöé    0xAA     Γöé
  3940.                     ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ 512
  3941.  
  3942.  
  3943. ΓòÉΓòÉΓòÉ 7.2.1.1. PC Partition Table Entry ΓòÉΓòÉΓòÉ
  3944.  
  3945. To support media interchange with the PC, the PowerPC Reference Platform 
  3946. defines the format of the partition table entry based on the PC format. This 
  3947. section describes the format of the PC partition table entry. 
  3948.  
  3949. A partition table entry occupies 16 bytes.  The layout of a PC partition table 
  3950. entry is shown in Figure 13. 
  3951.  
  3952. Figure 13 - Partition Table Entry 
  3953.  
  3954.                       0 ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  3955.    partition begin      Γöé boot ind  Γöé    head    Γöé   sector   Γöé    cyl    Γöé
  3956.                       4 Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3957.    partition end        Γöé sys ind   Γöé    head    Γöé   sector   Γöé    cyl    Γöé
  3958.                       8 Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3959.    beginning sector     Γöé      low word (LE)     Γöé      high word (LE)    Γöé
  3960.                      12 Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  3961.    number of sectors    Γöé      low word (LE)     Γöé      high word (LE)    Γöé
  3962.                         ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  3963.                                       LE = Little-Endian format
  3964.  
  3965. The primary fields of a partition table entry are defined as follows: 
  3966.  
  3967.  partition begin      This field contains the beginning address of the 
  3968.                       partition in head, sector, cylinder notation. 
  3969.  
  3970.  partition end        This field contains the end address of the partition in 
  3971.                       head, sector, cylinder notation. 
  3972.  
  3973.  beginning sector     The number of sectors preceding the partition on the disk 
  3974.                       (that is, the zero-based relative block address of the 
  3975.                       first sector of the partition). 
  3976.  
  3977.  number of sectors    The number of sectors allocated to the partition. 
  3978.  
  3979.  The subfields of a partition table entry are defined as follows: 
  3980.  
  3981.  boot ind            Boot Indicator. This byte indicates if the partition is 
  3982.                      active.  If the byte contains 0x00, then the partition is 
  3983.                      not active and will not be considered as bootable.  If the 
  3984.                      byte contains 0x80, then the partition is considered 
  3985.                      active. 
  3986.  
  3987.  head                An eight-bit value, zero-based. 
  3988.  
  3989.  sector              A six-bit value, one-based.  The low-order six bits are 
  3990.                      the sector value.  The high-order two bits are the 
  3991.                      high-order bits of the 10-bit cylinder value. 
  3992.  
  3993.  cyl                 Cylinder.  The low-order eight-bit component of the 10-bit 
  3994.                      cylinder value (zero-based).  The high-order two bits of 
  3995.                      the cylinder value are found in the sector field. 
  3996.  
  3997.  sys ind             System Indicator.  This byte defines the type of the 
  3998.                      partition. There are numerous partition types defined. 
  3999.                      For example, the following list shows several: 
  4000.  
  4001.       0x00      Available partition 
  4002.       0x01      DOS, 12-bit FAT 
  4003.       0x04      DOS, 16-bit FAT 
  4004.       0x05      Extended DOS partition 
  4005.  
  4006.  The extended DOS partition is used to allow more than four partitions in a 
  4007.  device. The boot record in the extended DOS partition has a partition table 
  4008.  with two entries, but does not contain the code section. The first entry 
  4009.  describes the location, size and type of the partition. The second entry 
  4010.  points to the next partition in the chained list of partitions. The last 
  4011.  partition in the list is indicated with a system indicator value of zero in 
  4012.  the second entry of its partition table. 
  4013.  
  4014.  Because of the DOS format limitations for a device partition, a partition 
  4015.  which starts at a location beyond the first 1 gigabyte is located by using an 
  4016.  enhanced format shown in Figure 14. 
  4017.  
  4018.  Figure 14 - Partition Table entry Format for an Extended Partition 
  4019.  
  4020.                           ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  4021.      partition begin      Γöé boot ind  Γöé     -1     Γöé     -1     Γöé    -1     Γöé
  4022.                           Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  4023.      partition end        Γöé  sys ind  Γöé     -1     Γöé     -1     Γöé    -1     Γöé
  4024.                           Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  4025.      beginning sector     Γöé         32-bit start RBA (zero-based) (LE)      Γöé
  4026.                           Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  4027.      number of sectors    Γöé         32-bit RBA count (one-based) (LE)       Γöé
  4028.                           ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  4029.  
  4030.  The value "-1" indicates that the field is all ones. "RBA" means Relative 
  4031.  Block Address in units of 512 bytes. 
  4032.  
  4033.  
  4034. ΓòÉΓòÉΓòÉ 7.2.1.2. PowerPC Reference Platform Partition Table Entry for Conventional Firmware ΓòÉΓòÉΓòÉ
  4035.  
  4036. This section describes the definition of the partition table entries for 
  4037. conventional firmware. The definition of the boot record and its process for 
  4038. Open Firmware are defined in "PowerPC Supplement to IEEE 1275 (Draft)". 
  4039.  
  4040. Conventional firmware identifies the PowerPC Reference Platform partition table 
  4041. entry (refer to Figure 15) by the 0x41 value in the system indicator field. All 
  4042. other fields are ignored by the firmware except for the "beginning sector"  and 
  4043. "number of sectors" fields. The "head", "sector", and "cyl" fields must contain 
  4044. PC-compatible values (i.e. acceptable to DOS) to avoid confusing PC software. 
  4045. These fields, however, may be ignored by the PowerPC Reference Platform 
  4046. firmware.  See Section "PC Partition Table Entry", for descriptions of these 
  4047. fields. 
  4048.  
  4049. Figure 15 - PowerPC Reference Platform Partition Table Entry Format for 
  4050. Conventional Firmware 
  4051.  
  4052.                         ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  4053.    partition begin      Γöé boot ind  Γöé    head    Γöé    sector  Γöé   cyl     Γöé
  4054.                         Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  4055.    partition end        Γöé  sys ind  Γöé    head    Γöé    sector  Γöé   cyl     Γöé
  4056.                         Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  4057.    beginning sector     Γöé         32-bit start RBA (zero-based) (LE)      Γöé
  4058.                         Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  4059.    number of sectors    Γöé         32-bit RBA count (one-based) (LE)       Γöé
  4060.                         ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  4061.  
  4062. The 32-bit start RBA is zero-based.  The 32-bit count RBA value is one-based 
  4063. and indicates the number of 512-byte blocks.  The count is always specified in 
  4064. 512-byte blocks, even if the physical sectoring of the target device is not 
  4065. 512-byte sectors. 
  4066.  
  4067.  
  4068. ΓòÉΓòÉΓòÉ 7.3. Loading the Load Image ΓòÉΓòÉΓòÉ
  4069.  
  4070. The next step in the boot process is to transfer the load image into System 
  4071. Memory. This section describes the layout of the 0x41 type partition and the 
  4072. process of loading the load image. The structure and the process of the load 
  4073. image for Open Firmware are described in "PowerPC Supplement to IEEE 1275 
  4074. (Draft)". 
  4075.  
  4076. Note:  The 0x41-type partition is supported by conventional firmware. An Open 
  4077. Firmware implementation may support the 0x41 type partition for compatibility. 
  4078. However, after June 1 1995, hardware system and operating system vendors must 
  4079. format the boot devices as described in the PowerPC Open Firmware specification 
  4080. in "PowerPC Supplement to IEEE 1275 (Draft)". 
  4081.  
  4082. The layout for the 0x41 type partition is shown in Figure 16. The PC 
  4083. compatibility block in the boot partition may contain an x86-type program. When 
  4084. executed on an x86 machine, this program displays a message indicating that 
  4085. this partition is not applicable to the current system environment. 
  4086.  
  4087. The second relative block in the boot partition contains the entry point 
  4088. offset, load image length, flag field, operating system ID field, ASCII 
  4089. partition name field and the reserved1 area. The 32-bit value entry point 
  4090. offset (Little-Endian) is the offset (into the image) of the entry point of the 
  4091. PowerPC Reference Platform boot program. The entry point offset is used to 
  4092. allocate the reserved1 space. The reserved1 area from offset 554 to Entry Point 
  4093. - 1 is reserved for implementation-specific data and future expansion. 
  4094.  
  4095. The 32-bit value load image length (Little-Endian) is the length, in bytes, of 
  4096. the load image. The load image length specifies the size of the data physically 
  4097. copied into the system RAM by the firmware. 
  4098.  
  4099. The flag field is 8 bits wide. The MSb in the field is allocated for the Open 
  4100. Firmware flag. If this bit is set to 1, the loader requires Open Firmware 
  4101. services to continue loading the operating system. 
  4102.  
  4103. The second MSb is the Endian mode bit.  If the mode bit is 0, the code in the 
  4104. section is in Big-Endian mode.  Otherwise, the code is in Little-Endian mode. 
  4105. The implication of the Endian mode bit is different depending on the Open 
  4106. Firmware flag.  If the Open Firmware flag is on, the mode bit indicates the 
  4107. Endian mode of the code section pointed to by the load image offset, and the 
  4108. firmware has to establish the hardware Endian mode according to this bit. 
  4109. Otherwise, this bit is just an informative field for firmware. 
  4110.  
  4111. The OS_ID field and partition name field are used to identify the operating 
  4112. system located in the partition. The OS_ID field has the enumerated 
  4113. identification value of the operating system located in the partition. The 32 
  4114. bytes of partition name field must have the ASCII notation of the partition 
  4115. name. The name and OS_ID can be used to provide to a user the identification of 
  4116. the boot partition during the manual boot process. 
  4117.  
  4118. Figure 16 - Layout of the 0x41-Type Partition 
  4119.  
  4120.                   0 ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ 0       ΓöÇΓöÇΓöÇΓöÉ
  4121.                     Γöé                          Γöé            Γöé
  4122.                     Γöé                          Γöé            Γöé
  4123.                     Γöé                          Γöé            Γöé
  4124.                     /     PC Compatibility     /            Γöé
  4125.                     Γöé          Block           Γöé            Γöé
  4126.                     Γöé                          Γöé            Γöé
  4127.                     Γöé                          Γöé            Γöé
  4128.                     Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ 512        Γöé
  4129.                     Γöé                          Γöé            Γöé
  4130.    ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ Entry Point Offset  (LE) Γöé            Γöé
  4131.    Γöé                Γöé                          Γöé            Γöé
  4132.    Γöé                Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ 516        Γöé
  4133.    Γöé                Γöé                          Γöé            Γöé
  4134.    Γöé                Γöé Load Image Length   (LE) Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöé Load Image
  4135.    Γöé                Γöé                          Γöé            Γöé
  4136.    Γöé                Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ 520        Γöé
  4137.    Γöé                Γöé        Flag Field        Γöé            Γöé
  4138.    Γöé                Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ 521        Γöé
  4139.    Γöé                Γöé         OS_ID            Γöé            Γöé
  4140.    Γöé                Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ 522        Γöé
  4141.    Γöé                Γöé                          Γöé            Γöé
  4142.    Γöé                /      Partition Name      /            Γöé
  4143.    Γöé                Γöé                          Γöé            Γöé
  4144.    Γöé                Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ 554        Γöé
  4145.    Γöé                Γöé                          Γöé            Γöé
  4146.    Γöé                /       Reserved1          /            Γöé
  4147.    Γöé                Γöé                          Γöé            Γöé
  4148.    Γöé                Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ 1023       Γöé
  4149.    Γöé                Γöé                          Γöé            Γöé
  4150.    Γöé                /     OS-Specific Field    /            Γöé
  4151.    Γöé                Γöé         (Optional)       Γöé            Γöé
  4152.    ΓööΓöÇΓöÇ Entry Point Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ            Γöé
  4153.      (Code Aligned) Γöé                          Γöé            Γöé
  4154.                     Γöé    Code Section of the   Γöé            Γöé
  4155.                     Γöé        Load Image        Γöé            Γöé
  4156.                     Γöé                          Γöé            Γöé
  4157.                     Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ          ΓöÇΓöÇΓöÿ
  4158.                     Γöé                          Γöé
  4159.                     /        Reserved2         /
  4160.                     Γöé                          Γöé
  4161.                     ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ RBA_Count * 512
  4162.  
  4163. Once the boot partition is located by using the boot record, the firmware will 
  4164. typically: 
  4165.  
  4166.    1. read into memory the second 512-byte block of the load image 
  4167.    2. determine the load image length, which runs up to, but does not not 
  4168.       include, the reserved2 space 
  4169.    3. allocate a buffer in system RAM for the load image transfer (no fixed 
  4170.       location) 
  4171.    4. transfer rest of the load image into system RAM from the boot device (the 
  4172.       reserved2 space is NOT loaded) 
  4173.  
  4174.  Note:  The firmware does not load into the memory any data in the reserved2 
  4175.  space. Only the part of the load image that can continue loading the rest of 
  4176.  the boot image is actually brought into system RAM by the firmware. This 
  4177.  allows the PowerPC Reference Platform boot partition to grow to any arbitrary 
  4178.  size.  It is important to allow the boot partition size to be larger than the 
  4179.  system RAM because the size of entire boot partition could exceed available 
  4180.  system RAM, especially in an entry-level system. 
  4181.  
  4182.  
  4183. ΓòÉΓòÉΓòÉ 7.4. Transferring System Control to Load Image ΓòÉΓòÉΓòÉ
  4184.  
  4185. After the load image has been loaded, the firmware transfers control to the 
  4186. entry point of the loader code. The state of the machine at this point is 
  4187. defined in Section "System State". 
  4188.  
  4189.  
  4190. ΓòÉΓòÉΓòÉ 7.4.1. System State ΓòÉΓòÉΓòÉ
  4191.  
  4192. When the firmware passes control to the software loaded through the boot 
  4193. mechanism, the following must be true: 
  4194.  
  4195.    1. For the area of System Memory where the load image resides, addressing 
  4196.       must have been set up as physical address equals virtual address.  This 
  4197.       area must be covered by BAT registers. 
  4198.  
  4199.    2. IP (Interrupt prefix) bit in MSR (Machine Status Register) must be 0 to 
  4200.       vector the interrupt to the System Memory. 
  4201.  
  4202.    3. System I/O address space must be in contiguous I/O mode.  (For a 
  4203.       discussion of the contiguous I/O mode used in the Reference 
  4204.       Implementation, refer to Section "Memory and I/O Map".) 
  4205.  
  4206.    4. The video mode, if a graphics device is used, must be set to a bitmap 
  4207.       mode with minimum resolution of 640x480x8. 
  4208.  
  4209.    5. The residual data must be available.  Section "Map of Residual Data 
  4210.       Structure", shows the data that the firmware must collect for an 
  4211.       operating system. The memory addresses of the residual data and load 
  4212.       image are passed on GPR3 and GPR4, respectively. Open Firmware must store 
  4213.       the the address of the Open Firmware client interface at GPR5. For 
  4214.       conventional firmware, the GPR5 must be set to 0. 
  4215.  
  4216.    6. Configuration and status information that are operating system 
  4217.       independent must be stored in NVRAM.  The NVRAM structure is shown in 
  4218.       Section "Map of NVRAM Data Structure". 
  4219.  
  4220.    7. Conventional firmware must leave the system in Big-Endian mode. On the 
  4221.       other hand, Open Firmware must establish the system hardware Endian mode 
  4222.       to be the same as the client program to be loaded. 
  4223.  
  4224.    8. Conventional firmware must disable the external interrupts. Open Firmware 
  4225.       must enable the external interrupts. 
  4226.  
  4227.  
  4228. ΓòÉΓòÉΓòÉ 7.4.2. Call-Back to Firmware ΓòÉΓòÉΓòÉ
  4229.  
  4230. Call-back refers to a service request by software to the system firmware. In 
  4231. general, call-backs to firmware are enabled through call-back entry points 
  4232. provided by the firmware. 
  4233.  
  4234. Conventional firmware must not export any entry point for call-back to 
  4235. firmware. Open Firmware, on the other hand, may allow call-back through its 
  4236. client interface. However, the call-back service must be limited to support of 
  4237. the boot operations or to functions for which the firmware is efficient. This 
  4238. makes the run-time operating system independent of the implementation of 
  4239. firmware. For the same reason, operating systems must not export the call-back 
  4240. entry point for application programs. 
  4241.  
  4242.  
  4243. ΓòÉΓòÉΓòÉ 7.5. NVRAM ΓòÉΓòÉΓòÉ
  4244.  
  4245. NVRAM stores the system configuration data for the use of the firmware and the 
  4246. operating system. As shown in Figure 17, NVRAM has four sections -- HEADER, 
  4247. GEArea, OSArea and ConfigArea. The detailed structure of NVRAM is described in 
  4248. Section "Map of NVRAM Data Structure". 
  4249.  
  4250. Figure 17 - NVRAM Map 
  4251.  
  4252.  
  4253.  
  4254.  
  4255.                     0  ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ
  4256.                        Γöé                        Γöé    Γöé
  4257.                        /                        /    Γöé
  4258.                        Γöé                        Γöé    Γöé
  4259.                        Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ    Γöé
  4260.                ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ Γöé       GEAddress        Γöé    Γöé
  4261.                Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ    Γöé
  4262.                Γöé       Γöé       GELength         Γöé    Γöé
  4263.                Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ    Γöé  Header
  4264.             ΓöîΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ Γöé     ConfigAddress      Γöé    Γöé
  4265.             Γöé  Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ    Γöé
  4266.             Γöé  Γöé       Γöé     ConfigLength       Γöé    Γöé
  4267.             Γöé  Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ    Γöé
  4268.             Γöé  Γöé  ΓöîΓöÇΓöÇΓöÇ Γöé     OSAreaAddress      Γöé    Γöé
  4269.             Γöé  Γöé  Γöé    Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ    Γöé
  4270.             Γöé  Γöé  Γöé    Γöé     OSAreaLength       Γöé    Γöé
  4271.             Γöé  ΓööΓöÇΓöÇΓö╝ΓöÇΓöÇ Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ  ΓöÇΓöÇΓöñ
  4272.             Γöé     Γöé    Γöé                        Γöé    Γöé
  4273.             Γöé     Γöé    /    Global Variables    /    Γöé  GEArea
  4274.             Γöé     Γöé    Γöé                        Γöé    Γöé
  4275.             Γöé     ΓööΓöÇΓöÇ Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ  ΓöÇΓöÇΓöñ
  4276.             Γöé          Γöé                        Γöé    Γöé
  4277.             Γöé          /         OSArea         /    Γöé  OSArea
  4278.             Γöé          Γöé                        Γöé    Γöé
  4279.             Γöé          Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ  ΓöÇΓöÇΓöÿ
  4280.             Γöé          Γöé                        Γöé
  4281.             Γöé          /         Unused         /
  4282.             Γöé          Γöé                        Γöé
  4283.             ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ  ΓöÇΓöÇΓöÉ
  4284.                        Γöé                        Γöé    Γöé
  4285.                        /      Configuration     /    Γöé  ConfigArea
  4286.                        Γöé                        Γöé    Γöé
  4287.         NVRAM size - 1 ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ  ΓöÇΓöÇΓöÿ
  4288.  
  4289.  
  4290. ΓòÉΓòÉΓòÉ 7.5.1. HEADER ΓòÉΓòÉΓòÉ
  4291.  
  4292. The HEADER section starts at address 0. This section includes system variables 
  4293. such as version number of NVRAM map, size of NVRAM, security fields, error 
  4294. logs, the start address and length of the other three sections, etc. The 
  4295. version number in the HEADER can be used to identify updated versions of NVRAM 
  4296. structures to accommodate future requirements. 
  4297.  
  4298. The size, the version, the revision fields and the fields of security section 
  4299. in the header are maintained only by the firmware. Operating systems may read 
  4300. these fields but must not modify any of them. 
  4301.  
  4302. There are two error logging slots allocated in the header. The overrun bit may 
  4303. be used to preserve the oldest error in a burst of error events. 
  4304.  
  4305.  
  4306. ΓòÉΓòÉΓòÉ 7.5.2. Global Environment Area ΓòÉΓòÉΓòÉ
  4307.  
  4308. The GEArea has definitions of global environment variables. The size and start 
  4309. address of the GEArea are specified by GEAddress and GELength in the HEADER 
  4310. section. The global environment variables must be settable from the firmware 
  4311. and operating systems. In general, the environment variable definition is a 
  4312. null-terminated string.  The format is as shown below: 
  4313.  
  4314.       Name=<value> 
  4315.  
  4316.  Global variables are used mainly by firmware for cached data or by operating 
  4317.  systems to communicate with firmware. These Global variables are architected. 
  4318.  Architected environment variables defined to date are listed below: 
  4319.  
  4320.  NAME                          COMMENT 
  4321.  ClientIPADDR+                 IP address of the machine 
  4322.  ServerIPADDR+                 IP address of the BOOT server 
  4323.  GatewayIPADDR+                IP address of the Gateway 
  4324.  NetMask+                      Network mask 
  4325.  boot-file++                   Name of the file to be loaded by firmware 
  4326.  boot-device+++                Selected boot device 
  4327.  boot-path+++                  Ordered list of the boot devices that the 
  4328.                                firmware searches during boot 
  4329.  
  4330.  +         The values of these variables are represented in "dotted decimal 
  4331.            notation" of the 32-bit IP address. 
  4332.  ++        The value of boot-file is represented by the full path name of the 
  4333.            file, starting from the root directory.  Nodes in the path are 
  4334.            separated by a "/". 
  4335.  +++       The values of boot-path and boot-device are represented in the text 
  4336.            representation of the path names as defined in the Open Firmware 
  4337.            specification. The leaf node in the path name must have a device 
  4338.            argument and the device argument must indicate the type of device. 
  4339.            The possible device types include HARDDISK, NETWORK, CDROM and 
  4340.            FLOPPY. For example, boot-device="/PCI/SCSI@1,0:HARDDISK" refers to 
  4341.            the hard disk with Physical Unit Number 1 and Logical Unit Number 0 
  4342.            on the SCSI bus connected to the PCI bus.  Also, the boot path may 
  4343.            list multiple boot devices, separated by a semicolon. 
  4344.  
  4345.  Open Firmware may use the GEArea for its configuration memory. When the GEArea 
  4346.  is used, the names of the configuration variables must be the same as those 
  4347.  defined in the Open Firmware specification and the script must be specified 
  4348.  with "Script=<value>". 
  4349.  
  4350.  An operating system may use the GEArea for its own environment variables as 
  4351.  non-architected variables. A naming convention is used to avoid potential 
  4352.  conflict among the names of non-architected environment variables. The name of 
  4353.  the non-architected global environment variables must be prefixed with a 
  4354.  symbol of the operating system which created the variable. Following are the 
  4355.  prefixes for the operating systems: 
  4356.  
  4357.  Operating system name         Prefix 
  4358.  AIX                           "AIX-" 
  4359.  Windows NT                    "WINNT-" 
  4360.  WPOS OS2*                     "WPOS2-" 
  4361.  Taligent                      "TALIGENT-" 
  4362.  Solaris**                     "SOLARIS-" 
  4363.  
  4364.  
  4365. ΓòÉΓòÉΓòÉ 7.5.3. Operating System-Specific Area ΓòÉΓòÉΓòÉ
  4366.  
  4367. The OSArea section is allocated for operating system-specific data. The size 
  4368. and the start address of the OSArea section are specified by OSAreaAddress and 
  4369. OSAreaLength in the HEADER section. 
  4370.  
  4371. The OSArea space must be preserved between boots such that when the firmware 
  4372. transfers the system control to the operating system loader, the image in the 
  4373. OSArea must be same as when the system was last powered down. 
  4374.  
  4375. While the global environment variables are preserved, the OSArea is a transient 
  4376. space and is not preserved when a different operating system is loaded. That 
  4377. is, if the LastOS does not match the ID of the operating system to be loaded, 
  4378. the OSArea space may be reconfigured by the operating system for its use. This 
  4379. allows the sharing of the OSArea among operating systems. 
  4380.  
  4381.  
  4382. ΓòÉΓòÉΓòÉ 7.5.4. Configuration Area ΓòÉΓòÉΓòÉ
  4383.  
  4384. The ConfigArea stores the configuration data for non-native ISA devices. The 
  4385. size and start address of the ConfigArea are specified by ConfigAddress and 
  4386. ConfigLength. This field is located at the tail of the NVRAM and grows toward 
  4387. lower addresses. 
  4388.  
  4389. An operating system may store the configuration data of the devices. The data 
  4390. must be represented in the format of the compressed Plug and Play configuration 
  4391. packet. 
  4392.  
  4393. The firmware must present this configuration data to the operating system on 
  4394. the next boot using residual data. Open Firmware must build a device tree with 
  4395. nodes for the devices which have configuration data in ConfigArea. 
  4396.  
  4397.  
  4398. ΓòÉΓòÉΓòÉ 7.5.5. Map of NVRAM Data Structure ΓòÉΓòÉΓòÉ
  4399.  
  4400. This section describes the structure of the NVRAM. The fields in the NVRAM 
  4401. structure must follow Big-Endian byte ordering. What follows is the current 
  4402. NVRAM header file, followed by an explanatory table which better defines the 
  4403. data structure. 
  4404.  
  4405.  
  4406. ΓòÉΓòÉΓòÉ 7.5.5.1. NVRAM Header ΓòÉΓòÉΓòÉ
  4407.  
  4408. The information in this subsection is the NVRAM header file which defines the 
  4409. contents of NVRAM. 
  4410.  
  4411. /* Structure map for NVRAM on PowerPC Reference Platform */
  4412.  
  4413. /* All fields are either character/byte strings which are valid either
  4414. endian or they are big-endian numbers.
  4415.  
  4416. There are a number of Date and Time fields which are in RTC format,
  4417. big-endian. These are stored in UT (GMT).
  4418.  
  4419. For enum's: if given in hex then they are bit significant, i.e. only
  4420. one bit is on for each enum.
  4421. */
  4422.  
  4423. #ifndef _NVRAM_
  4424. #define _NVRAM_
  4425.  
  4426. #define NVSIZE 4096    /* size of NVRAM */
  4427. #define OSAREASIZE 512   /* size of OSArea space */
  4428. #define CONFSIZE 1024   /* guess at size of Configuration space */
  4429.  
  4430. typedef struct _SECURITY {
  4431.  unsigned long BootErrCnt;     /* Count of boot password errors */
  4432.  unsigned long ConfigErrCnt;    /* Count of config password errors */
  4433.  unsigned long BootErrorDT[2];   /* Date&Time from RTC of last error in pw */
  4434.  unsigned long ConfigErrorDT[2];  /* Date&Time from RTC of last error in pw */
  4435.  unsigned long BootCorrectDT[2];  /* Date&Time from RTC of last correct pw */
  4436.  unsigned long ConfigCorrectDT[2]; /* Date&Time from RTC of last correct pw */
  4437.  unsigned long BootSetDT[2];    /* Date&Time from RTC of last set of pw */
  4438.  unsigned long ConfigSetDT[2];   /* Date&Time from RTC of last set of pw */
  4439.  unsigned char Serial[16];     /* Box serial number */
  4440.  } SECURITY;
  4441.  
  4442. typedef enum _OS_ID {
  4443.  Unknown = 0,
  4444.  Firmware = 1,
  4445.  AIX = 2,
  4446.  NT = 3,
  4447.  WPOS2 = 4,
  4448.  Taligent = 6,
  4449.  Solaris = 7,
  4450.  } OS_ID;
  4451.  
  4452. typedef struct _ERROR_LOG {
  4453.  unsigned char ErrorLogEntry[40]; /* To be architected */
  4454.  } ERROR_LOG;
  4455.  
  4456. typedef struct _RESTART_BLOCK { /* Details to be architected */
  4457.   unsigned short Version;
  4458.   unsigned short Revision;
  4459.   unsigned long ResumeReserve1[2];
  4460.   volatile unsigned long BootStatus;
  4461.   unsigned long CheckSum; /* Checksum of RESTART_BLOCK */
  4462.   void * ResumeAddr;
  4463.   unsigned long ResumeReserve2[2];
  4464.  } RESTART_BLOCK;
  4465.  
  4466. typedef enum _OSAREA_USAGE {
  4467.  Empty = 0,
  4468.  Used = 1
  4469.  } OSAREA_USAGE;
  4470.  
  4471. typedef enum _PM_MODE {
  4472.  Suspend = 0x80,   /* Part of state is in memory */
  4473.  Hibernate = 0x40,  /* Nothing in memory - state saved elsewhere */
  4474.  Normal = 0x00    /* No power management in effect */
  4475.  } PMMode;
  4476.  
  4477. typedef struct _HEADER {
  4478.  unsigned short Size;   /* NVRAM size in K(1024) */
  4479.  unsigned char Version;  /* Structure map different */
  4480.  unsigned char Revision; /* Structure map the same -
  4481.                may be new values in old fields
  4482.                in other words old code still works */
  4483.  unsigned short Crc1;   /* check sum from beginning of nvram to OSArea */
  4484.  unsigned short Crc2;   /* check sum of config */
  4485.  unsigned char LastOS;  /* OS_ID */
  4486.  unsigned char Endian;  /* B if big endian, L if little endian */
  4487.  unsigned char OSAreaUsage; /* OSAREA_USAGE */
  4488.  unsigned char PMMode;  /* Shutdown mode */
  4489.  RESTART_BLOCK RestartBlock;
  4490.  SECURITY Security;
  4491.  ERROR_LOG ErrorLog[2];
  4492.  
  4493. /* Global Environment information */
  4494.  void * GEAddress;
  4495.  unsigned long GELength;
  4496.  /* Date&Time from RTC of last change to Global Environment */
  4497.  unsigned long GELastWriteDT[2];
  4498.  
  4499. /* Configuration information */
  4500.  void * ConfigAddress;
  4501.  unsigned long ConfigLength;
  4502.  /* Date&Time from RTC of last change to Configuration */
  4503.  unsigned long ConfigLastWriteDT[2];
  4504.  unsigned long ConfigCount; /* Count of entries in Configuration */
  4505.  
  4506. /* OS dependent temp area */
  4507.  void * OSAreaAddress;
  4508.  unsigned long OSAreaLength;
  4509.  /* Date&Time from RTC of last change to OSAreaArea */
  4510.  unsigned long OSAreaLastWriteDT[2];
  4511.  } HEADER;
  4512.  
  4513.  
  4514. /* Here is the whole map of the NVRAM */
  4515. typedef struct _NVRAM_MAP {
  4516.  HEADER Header;
  4517.  unsigned char GEArea[NVSIZE-CONFSIZE-OSAREASIZE-sizeof(HEADER)];
  4518.  unsigned char OSArea[OSAREASIZE];
  4519.  unsigned char ConfigArea[CONFSIZE];
  4520.  } NVRAM_MAP;
  4521.  
  4522. #endif  /* ndef _NVRAM_ */
  4523.  
  4524.  
  4525. ΓòÉΓòÉΓòÉ 7.5.5.2. NVRAM Description ΓòÉΓòÉΓòÉ
  4526.  
  4527. The information in this subsection describes the various fields in the NVRAM 
  4528. header file. 
  4529.  
  4530.    Field name   Address       size   Comment
  4531.                (Offset)     (bytes)
  4532. ------------------------------------------------------------------------------
  4533.                                HEADER
  4534. ------------------------------------------------------------------------------
  4535.          size      0x0          2   Size of the NVRAM in Kbytes
  4536.       Version      0x2          1   Version number of NVRAM structure
  4537.      Revision      0x3          1   Revision number of NVRAM Structure
  4538.          CRC1      0x4          2   Check sum from beginning of NVRAM
  4539.                                     to OSArea
  4540.          CRC2      0x6          2   Check sum of ConfigArea
  4541.       *LastOS      0x8          1   Identification of the operating system
  4542.                                     that has loaded at last boot time.
  4543.        Endian      0x9          1   System is set to Little Endian mode
  4544.                                     after boot if it has  "L", otherwise
  4545.                                     system remains in Big Endian mode.
  4546.   OSAreaUsage      0xA          1   OSArea usage flag.
  4547.                                     Definition to be determined.
  4548.  
  4549.        PMMode      0xB          1   System state for power management.
  4550.                                     0x80 - System was suspended
  4551.                                     0x40 - System was hibernated
  4552.                                     0x00 - Normal
  4553.      /* Beginning of resume block description record */
  4554.       Version      0xC          2   Resume block version
  4555.      Revision      0xE          2   Resume block revision
  4556. ResumeReserve1    0x10          8   Reserved for future use
  4557.    BootStatus     0x18          4   Definition not architected.
  4558.                                     For firmware use to track
  4559.                                     resume state.
  4560.      CheckSum     0X1C          4   Checksum of RESTART BLOCK
  4561.    ResumeAddr     0x20          4   Real address for operating system for
  4562.                                     resuming from suspend mode.
  4563. ResumeReserve2    0x24          8   Reserved for future use
  4564.  
  4565.     /* Beginning of security section */
  4566.    BootErrCnt     0x2C          4   Count of incorrect boot passwords entered
  4567.  ConfigErrCnt     0x30          4   Count of incorrect config passwords entered
  4568.     BootErrDT     0x34          8   Date and time in RTC format when last
  4569.                                     incorrect boot password was entered.
  4570.   ConfigErrDT     0x3C          8   Date and time in RTC format when last
  4571.                                     incorrect configuration password was
  4572.                                     entered
  4573.    BootLastDT     0x44          8   Date and time in RTC format when last
  4574.                                     correct boot password was entered.
  4575.  ConfigLastDT     0x4C          8   Date and time in RTC format when last
  4576.                                     correct configuration password was
  4577.                                     entered.
  4578.     BootSetDT     0x54          8   Date and time in RTC format when last
  4579.                                     boot password was set
  4580.   ConfigSetDT     0x5C          8   Date and time in RTC format when last
  4581.                                     configuration password was set
  4582.        Serial     0x64         16   Box serial number
  4583.  
  4584.     /* Beginning of the first error log record */
  4585. ErrorLogEntry     0x74         40   The error log record is still
  4586.                                     being defined.
  4587.     /* Beginning of the second error log record */
  4588. ErrorLogEntry     0x9C         40
  4589.  
  4590.     /* Pointers of the global environment area */
  4591.     GEAddress     0xC4          4   Address offset of the global environment
  4592.                                     variable area from the beginning of NVRAM
  4593.      GELength     0xC8          4   Size of the global environment variable
  4594.                                     area in bytes
  4595. GELastWriteDT     0xCC          8   Date and time in RTC format of last
  4596.                                     modification to the global
  4597.                                     environment variable area
  4598.  
  4599.     /* Pointers of the configuration area */
  4600. ConfigAddress     0xD4          4   Address offset of the configuration area
  4601.                                     from the beginning of NVRAM
  4602.  ConfigLength     0xD8          4   Size of the configuration area in bytes
  4603.  CLastWriteDT     0xDC          8   Date and time in RTC format of last
  4604.                                     modification to the configuration
  4605.                                     area
  4606.   ConfigCount     0xE4          4   Count of entries in Configuration are
  4607.  
  4608.     /* Pointers of the operating system specific area */
  4609. OSAreaAddress     0xE8          4   Address offset of the operating system
  4610.                                     specific area from the beginning of NVRAM
  4611.  OSAreaLength     0xEC          4   Size of the operating system specific
  4612.                                     area in bytes
  4613. OSLastWriteDT     0xF0          8   Date and time in RTC format of last
  4614.                                     modification to the operating
  4615.                                     system specific area
  4616.  
  4617. ------------------------------------------------------------------------------
  4618.                     Global Environment Variable Area
  4619. ------------------------------------------------------------------------------
  4620.        GEArea **(0xC4)   **(0xC8)   Space for global environment variables
  4621.  
  4622. ------------------------------------------------------------------------------
  4623.                     Configuration Area
  4624. ------------------------------------------------------------------------------
  4625.        OSArea **(0xE8)   **(0xEC)   Space for operating system specific data
  4626.  
  4627. ------------------------------------------------------------------------------
  4628.                     Operating System Specific Area
  4629. ------------------------------------------------------------------------------
  4630.    ConfigArea **(0xD4)   **(OxD8)   Space for non-native device configuration
  4631.                                     data
  4632.  
  4633. Legend 
  4634.  
  4635.  *   These fields are specified with enumerated identifications of operating 
  4636.      systems.  The identifications of operating systems are defined as follows 
  4637.      : 
  4638.  
  4639.       Operating system name         Identification 
  4640.       Unknown                       0 
  4641.       Firmware                      1 
  4642.       AIX                           2 
  4643.       Windows NT                    3 
  4644.       WPOS OS2                      4 
  4645.       Taligent                      6 
  4646.       Solaris                       7 
  4647.  
  4648.  **  Parentheses are used for indirect addressing.  For example, (0xF8) refers 
  4649.      to the value in NVRAM at offset 0xF8 from the beginning of NVRAM. 
  4650.  
  4651.  
  4652. ΓòÉΓòÉΓòÉ 7.6. Residual Data ΓòÉΓòÉΓòÉ
  4653.  
  4654. Residual data is used by conventional firmware to pass the system data 
  4655. collected by the firmware. The memory address of the residual data is passed on 
  4656. GPR3. 
  4657.  
  4658. Note:  Open Firmware will provide the residual data as defined in Section "Map 
  4659. of Residual Data Structure", to the operating systems.  Future changes to the 
  4660. existing residual data may not be supported by Open Firmware.  It is strongly 
  4661. recommended that operating systems use the Open Firmware client interface to 
  4662. collect the data necessary for the operating system instead of using residual 
  4663. data. 
  4664.  
  4665. To avoid ambiguity in address alignment for objects in residual.h, the sizes of 
  4666. the data types used in Section "Map of Residual Data Structure", are defined as 
  4667. follows: 
  4668.  
  4669.  Data type Size in bits 
  4670.  char      8 
  4671.  short     16 
  4672.  long      32 
  4673.  
  4674.  Vital Product Data (VPD) must be supplied with the system. The boot process 
  4675.  must know how to get this data and must place it in the residual data 
  4676.  structure. For security purposes, the operating system must protect VPD in RAM 
  4677.  from being modified. The list of the VPD is described in the residual 
  4678.  structure. 
  4679.  
  4680.  One possible place to save the VPD is the area in the System ROM reserved for 
  4681.  VPD. If VPD is stored in the same ROM as the boot code, care must be taken not 
  4682.  to destroy or invalidate this information during boot ROM maintenance actions 
  4683.  (e.g. replacing EPROM, or rewriting a Flash ROM). 
  4684.  
  4685.  
  4686. ΓòÉΓòÉΓòÉ 7.6.1. Map of Residual Data Structure ΓòÉΓòÉΓòÉ
  4687.  
  4688. /* Structure map for RESIDUAL on PowerPC Reference Platform */
  4689.  
  4690. /* residual.h - Residual data structure passed in r3;
  4691.         Load point passed in r4
  4692.         to boot image.  */
  4693. /* For enum's: if given in hex then they are bit significant, i.e.
  4694.   only one bit is on for each enum */
  4695.  
  4696. #ifndef _RESIDUAL_
  4697. #define _RESIDUAL_
  4698.  
  4699. #define MAX_CPUS 16
  4700. #define MAX_MEMS 64
  4701. #define MAX_DEVICES 256
  4702. #define AVE_PNP_SIZE 32
  4703. #define MAX_MEM_SEGS 64
  4704.  
  4705. typedef enum _CACHE_TYPE {
  4706.  None = 0,
  4707.  Split = 1,
  4708.  Combined = 2
  4709.  } CACHE_TYPE;
  4710.  
  4711. typedef enum _TLB_TYPE {
  4712.  None = 0,
  4713.  Split = 1,
  4714.  Combined = 2
  4715.  } TLB_TYPE;
  4716.  
  4717. typedef enum _FIRMWARE_SUPPORT {
  4718.  Conventional = 0x01,
  4719.  OpenFirmware = 0x02,
  4720.  Diagnostics = 0x04,
  4721.  LowDebug = 0x08,
  4722.  Multiboot = 0x10,
  4723.  LowClient = 0x20
  4724.  Hex41 = 0x40,
  4725.  FAT = 0x80,
  4726.  ISO9660 = 0x0100,
  4727.  } FIRMWARE_SUPPORT;
  4728.  
  4729. typedef struct _VPD {
  4730.  /* Box dependent stuff */
  4731.  unsigned char PrintableModel[32]; /* null terminated */
  4732.  unsigned char ManufactureID[64]; /* Place to put things like Date and place
  4733.                    of Manufacture, etc. */
  4734.  unsigned short SpecVersion;  /* PowerPC Ref Platform Specification version */
  4735.  unsigned short SpecRevision; /* on this machine */
  4736.  unsigned long FirmwareSupports;  /* See FirmwareSupport enum */
  4737.  /* Size of nvram in bytes - neg if NVRAM reformatted because it was bad */
  4738.  unsigned long NvramSize;
  4739.  unsigned long NumSIMMSlots;
  4740.  unsigned long NumISASlots;
  4741.  unsigned long NumPCISlots;
  4742.  unsigned long NumPCMCIASlots;
  4743.  unsigned long NumMCASlots;
  4744.  unsigned long NumESIASlots;
  4745.  unsigned long ProcessorMHz;
  4746.  unsigned long ProcessorBusMHz;
  4747.  unsigned long PCIMHz;
  4748.  unsigned long TimeBaseDivisor;
  4749.  
  4750.  /* Derivable from CpuType but included for convenience */
  4751.  unsigned long WordWidth; /* Word width in bits 601 - 32 */
  4752.  unsigned long PageSize; /* Page size in bytes 601 - 4k */
  4753.  unsigned long CoherenceBlockSize; /* In bytes 601 - 32 */
  4754.  unsigned long GranualSize; /* In bytes 601 - 32 */
  4755.  /* Cache and TLB variables */
  4756.  unsigned long CacheSize; /* Cache size in Kbytes 601 - 32k */
  4757.  CACHE_TYPE CacheAttrib; /* Combined ,split or None */
  4758.  unsigned long CacheAssoc; /* Associativity 601 - 8 */
  4759.  unsigned long CacheLineSize; /* Cache line size 601 - 64; 2 sectors per line*/
  4760.  unsigned long I_CacheSize; /* 601 - 32k */
  4761.  unsigned long I_CacheAssoc; /* 601 - 8 */
  4762.  unsigned long I_CacheLineSize; /* 601 - 64; 2 sectors per line */
  4763.  unsigned long D_CacheSize; /* 601 - 32k */
  4764.  unsigned long D_CacheAssoc; /* 601 - 8 */
  4765.  unsigned long D_CacheLineSize; /* 601 - 64; 2 sectors per line */
  4766.  unsigned long TLBSize; /* Number of TLBs on the system 601 - 256 */
  4767.  TLB_TYPE TLBAttrib; /* Combined I+D or split */
  4768.  unsigned long TLBAssoc; /* Associativity 601 - 2 */
  4769.  unsigned long I_TLBSize; /* 601 - 256 */
  4770.  unsigned long I_TLBAssoc; /* 601 - 2*/
  4771.  unsigned long D_TLBSize; /* 601 - 256 */
  4772.  unsigned long D_TLBAssoc; /* 601 - 2 */
  4773.  
  4774.  void * ExtendedVPD;
  4775.  } VPD;
  4776.  
  4777. typedef enum _DEVICE_FLAGS {
  4778.  Failed = 0x1000,      /* 1 - device failed POST code tests */
  4779.  Static = 0x0800,      /* 0 - dynamically configurable; 1 - static */
  4780.  Dock = 0x0400,       /* 0 - is not a docking station device; */
  4781.               /* 1 is a docking station device */
  4782.  IPLable = 0x0200,     /* 0 - not an IPLable device; 1 - IPLable */
  4783.  Configurable = 0x0100,   /* 1 - device is configurable */
  4784.  Disablable = 0x80,     /* 1 - device can be disabled */
  4785.  PowerManaged = 0x40,    /* 0 - not managed; 1 - managed */
  4786.  ReadOnly = 0x20,
  4787.  Removable = 0x10,
  4788.  ConsoleIn = 0x08,
  4789.  ConsoleOut = 0x04,
  4790.  Input = 0x02,
  4791.  Output = 0x01
  4792.  } DEVICE_FLAGS;
  4793.  
  4794. typedef enum _BUS_ID {
  4795.  ISADEVICE = 0x01,
  4796.  EISADEVICE = 0x02,
  4797.  PCIDEVICE = 0x04,
  4798.  PCMCIADEVICE = 0x08,
  4799.  PNPISADEVICE = 0x10,
  4800.  MCADEVICE = 0x20
  4801.  } BUS_ID;
  4802.  
  4803. typedef struct _DEVICE_ID {
  4804.  unsigned long BusId;   /* see BUS_ID enum above */
  4805.  unsigned long DevId;
  4806.  unsigned long SerialNum;
  4807.  unsigned long Flags;   /* See DEVICE_FLAGS enum above */
  4808.  unsigned char BaseType;  /* See pnp.h for bit definitions */
  4809.  unsigned char SubType;  /* See pnp.h for bit definitions */
  4810.  unsigned char Interface; /* See pnp.h for bit definitions */
  4811.  unsigned char Spare;
  4812.  } DEVICE_ID;
  4813.  
  4814. typedef union _BUS_ACCESS {
  4815.  struct _PnPAccess{
  4816.   unsigned char CSN;
  4817.   unsigned char LogicalDevNumber;
  4818.   unsigned short ReadDataPort;
  4819.   } PnPAccess;
  4820.  struct _ISAAccess{
  4821.   unsigned char SlotNumber;
  4822.   unsigned char LogicalDevNumber;
  4823.   unsigned short ISAReserved;
  4824.   } ISAAccess;
  4825.  struct _MCAAccess{
  4826.   unsigned char SlotNumber;
  4827.   unsigned char LogicalDevNumber;
  4828.   unsigned short MCAReserved;
  4829.   } MCAAccess;
  4830.  struct _PCMCIAAccess{
  4831.   unsigned char SlotNumber;
  4832.   unsigned char LogicalDevNumber;
  4833.   unsigned short PCMCIAReserved;
  4834.   } PCMCIAAccess;
  4835.  struct _EISAAccess{
  4836.   unsigned char SlotNumber;
  4837.   unsigned char FunctionNumber;
  4838.   unsigned short EISAreserved;
  4839.   } EISAAccess;
  4840.  struct _PCIAccess{
  4841.   unsigned char BusNumber;
  4842.   unsigned char DevFuncNumber;
  4843.   unsigned short PCIreserved;
  4844.   } PCIAccess;
  4845.  } BUS_ACCESS;
  4846.  
  4847. /* Per logical device information */
  4848. typedef struct _PPC_DEVICE {
  4849.  DEVICE_ID DeviceId;
  4850.  BUS_ACCESS BusAccess;
  4851.  /* The following three are offsets into the DevicePnPHeap */
  4852.  /* All are in PnP compressed format */
  4853.  unsigned long AllocatedOffset; /* Allocated resource description */
  4854.  unsigned long PossibleOffset; /* Possible resource description */
  4855.  unsigned long CompatibleOffset; /* Compatible device identifiers */
  4856.  } PPC_DEVICE;
  4857.  
  4858. typedef struct _PPC_CPU {
  4859.  unsigned long CpuType; /* Result of mfpvr - might be different rev level */
  4860.  unsigned long PerCpuSerial;
  4861.  unsigned long L2_CacheSize; /* L2 Cache information */
  4862.  unsigned long L2_CacheAsc;
  4863.  } PPC_CPU;
  4864.  
  4865. typedef struct _PPC_MEM {
  4866.  unsigned long SIMMSize; /* 0 - absent or bad, 8M, 32M in K(1024) */
  4867.  } PPC_MEM;
  4868.  
  4869. /* See specification, section 6.1 - Reference implementation memory map */
  4870. typedef enum _MEM_USAGE {
  4871.  ResumeBlock = 0x4000,   /* for use by power management */
  4872.  SystemROM = 0x2000,    /* Flash memory (populated) */
  4873.  UnPopSystemROM = 0x1000,  /* Unpopulated part of SystemROM area */
  4874.  IOMemory = 0x0800,     /* 3G to 4G - 16M */
  4875.  SystemIO = 0x0400,     /* 2G to 3G - next 4 are details within it */
  4876.  SystemRegs = 0x0200,    /* 3G - 8M to 3G */
  4877.  PCIAddr = 0x0100,     /* 2G + 16M to 3G - 8M Used for SCSI I/O */
  4878.  PCIConfig = 0x80,     /* 2G + 8M to 2G + 16M */
  4879.  ISAAddr = 0x40,      /* 2G to 2G + 8M */
  4880.  Unpopulated = 0x20,    /* Unpopulated part of System Memory */
  4881.  Free = 0x10,        /* Free part of System Memory */
  4882.  BootImage = 0x08,     /* BootImage part of System Memory */
  4883.  FirmwareCode = 0x04,    /* FirmwareCode part of System Memory */
  4884.  FirmwareHeap = 0x02,    /* FirmwareHeap part of System Memory */
  4885.  FirmwareStack = 0x01    /* FirmwareStack part of System Memory */
  4886.  } MEM_USAGE;
  4887.  
  4888. typedef struct _MEM_MAP {
  4889.  unsigned long Usage;  /* See MEM_USAGE above */
  4890.  unsigned long BasePage; /* i.e. page number measured in 4K pages */
  4891.  unsigned long PageCount;
  4892.  } MEM_MAP;
  4893.  
  4894.  
  4895. struct _RESIDUAL {
  4896.  unsigned long ResidualLength; /* Length of Residual */
  4897.  unsigned short Version; /* of this data structure */
  4898.  unsigned short Revision; /* of this data structure */
  4899.  
  4900.  VPD VitalProductData;
  4901.  
  4902.  unsigned long ActualNumCpus;
  4903.  PPC_CPU Cpus[MAX_CPUS];
  4904.  
  4905.  unsigned long TotalMemory; /* Total amount of memory inst */
  4906.  unsigned long GoodMemory; /* Total good memory */
  4907.  /* Usage of memory at time of passing control to boot image */
  4908.  unsigned long ActualNumSegs;
  4909.  MEM_MAP Segs[MAX_MEM_SEGS];
  4910.  unsigned long ActualNumMemories;
  4911.  PPC_MEM Memories[MAX_MEMS];
  4912.  
  4913.  unsigned long ActualNumDevices;
  4914.  PPC_DEVICE Devices[MAX_DEVICES];
  4915.  unsigned char DevicePnPHeap[2*MAX_DEVICES*AVE_PNP_SIZE];
  4916.  
  4917.  } RESIDUAL;
  4918.  
  4919. #endif  /* ndef _RESIDUAL_ */
  4920.  
  4921.  
  4922. ΓòÉΓòÉΓòÉ 7.6.2. Plug and Play Configuration Structures ΓòÉΓòÉΓòÉ
  4923.  
  4924. The following describes Plug and Play terminology used in both the NVRAM and 
  4925. residual data structures. 
  4926.  
  4927. /* Structure map for PnP on PowerPC Reference Platform */
  4928. /* See Plug and Play ISA Specification, Version 1.0a, March 24, 1994.
  4929.   It (or later versions) is available on Compuserve in the PLUGPLAY
  4930.   area.  This code has extensions to that specification, namely new
  4931.   short and long tag types for platform dependent information */
  4932. /* pnp.h - Plug and Play header definitions */
  4933. /* Warning: LE notation used throughout this file */
  4934. /* For enum's: if given in hex then they are bit significant, i.e.
  4935.   only one bit is on for each enum */
  4936.  
  4937. #ifndef _PNP_
  4938. #define _PNP_
  4939.  
  4940. #define MAX_MEM_REGISTERS 9
  4941. #define MAX_IO_PORTS 20
  4942. #define MAX_IRQS 7
  4943. #define MAX_DMA_CHANNELS 7
  4944.  
  4945. /* Device Type Codes */
  4946. typedef enum _PnP_BASE_TYPE {
  4947.  Reserved = 0,
  4948.  MassStorageDevice = 1,
  4949.  NetworkInterfaceController = 2,
  4950.  DisplayController = 3,
  4951.  MultimediaController = 4,
  4952.  Memory = 5,
  4953.  BridgeController = 6,
  4954.  CommunicationsDevice = 7,
  4955.  SystemPeripheral= 8
  4956.  } PnP_BASE_TYPE;
  4957.  
  4958. typedef enum _PnP_SUB_TYPE {
  4959.  SCSIController = 0,
  4960.  IDEController = 1,
  4961.  FloppyController = 2,
  4962.  IPIController = 3,
  4963.  OtherMassStorageController = 0x80,
  4964.  EthernetController = 0,
  4965.  TokenRingController = 1,
  4966.  FDDIController = 2,
  4967.  OtherNetworkController = 0x80,
  4968.  VGAController= 0,
  4969.  SVGAController= 1,
  4970.  XGAController= 2,
  4971.  OtherDisplayController = 0x80,
  4972.  VideoController = 0,
  4973.  AudioController = 1,
  4974.  OtherMultimediaController = 0x80,
  4975.  RAM = 0,
  4976.  FLASH = 1,
  4977.  OtherMemoryDevice = 0x80,
  4978.  HostProcessorBridge = 0,
  4979.  ISABridge = 1,
  4980.  EISABridge = 2,
  4981.  MicroChannelBridge = 3,
  4982.  PCIBridge = 4,
  4983.  PCMCIABridge = 5,
  4984.  OtherBridgeDevice = 0x80,
  4985.  RS232Device = 0,
  4986.  ATCompatibleParallelPort = 1,
  4987.  OtherCommunicationsDevice = 0x80,
  4988.  ProgrammableInterruptController = 0,
  4989.  DMAController = 1,
  4990.  SystemTimer = 2,
  4991.  RealTimeClock = 3,
  4992.  OtherSystemPeripheral = 0x80
  4993.  } PnP_SUB_TYPE;
  4994.  
  4995. typedef enum _PnP_INTERFACE {
  4996.  General = 0,
  4997.  GeneralSCSI = 0,
  4998.  GeneralIDE = 0,
  4999.  ATACompatible = 1,
  5000.  GeneralFloppy = 0,
  5001.  Compatible765 = 1,
  5002.  GeneralIPI = 0,
  5003.  GeneralEther = 0,
  5004.  GeneralToken = 0,
  5005.  GeneralFDDI = 0,
  5006.  GeneralVGA = 0,
  5007.  GeneralSVGA = 0,
  5008.  GeneralXGA = 0,
  5009.  GeneralVidio = 0,
  5010.  GeneralAudio = 0,
  5011.  GeneralRAM = 0,
  5012.  GeneralFLASH = 0,
  5013.  GeneralHostBridge = 0,
  5014.  GeneralISABridge = 0,
  5015.  GeneralEISABridge = 0,
  5016.  GeneralMCABridge = 0,
  5017.  GeneralPCIBridge = 0,
  5018.  GeneralPCMCIABridge = 0,
  5019.  GeneralRS232 = 0,
  5020.  COMx = 1,
  5021.  Compatible16450 = 2,
  5022.  Compatible16550 = 3,
  5023.  GeneralParPort = 0,
  5024.  LPTx = 1,
  5025.  GeneralPIC = 0,
  5026.  ISA_PIC = 1,
  5027.  EISA_PIC = 2,
  5028.  GeneralDMA = 0,
  5029.  ISA_DMA = 1,
  5030.  EISA_DMA = 2,
  5031.  GeneralTimer = 0,
  5032.  ISA_Timer = 1,
  5033.  EISA_Timer = 2,
  5034.  GeneralRTC = 0,
  5035.  ISA_RTC = 1
  5036.  } PnP_INTERFACE;
  5037.  
  5038. typedef enum _CONSOLE_TYPE {
  5039.  Console_NoConsole = 0,   /* Console unknown     */
  5040.  Console_Serial   = 1,   /* Serial console      */
  5041.  Console_Video   = 2,   /* Video in 8 bpp graphics */
  5042.  Console_Video16  = 3,   /* Video in 5,6,5 graphics */
  5043.  Console_Video24  = 6,   /* Video in 8,8,8 graphics */
  5044.  Console_VGA    = 7,   /* Video in VGA text mode  */
  5045.  } CONSOLE_TYPE;
  5046.  
  5047. /* see BOC-AR-07012, p 9-5 Figure 9-2 */
  5048. typedef enum _DISKETTE_TYPE {
  5049.  D525x2M = 2, /* 5.25 high density */
  5050.  D35x2M = 4,  /* 3.5 high density */
  5051.  D35x4M = 6
  5052.  } DISKETTE_TYPE;
  5053.  
  5054. typedef enum _DISKETTE_FEATURE {
  5055.  MediaSense = 0x01,
  5056.  AutoEject = 0x02,
  5057.  AltSpeed = 0x03   /* Alternate Speed (360rpm) Capable Drive */
  5058.  } DISKETTE_FEATURE;
  5059.  
  5060. typedef enum _PnP_SUBTAG {
  5061.  Extended = 0,
  5062.  /* small platform tags */
  5063.  KeyboardType = 1, /* Keyboard id */
  5064.  KeyboardKeys = 2, /* number of keys */
  5065.  KeyboardCaps = 3, /* Key caps i.e. language */
  5066.  MouseButtons = 6, /* number of buttons */
  5067.  MouseLR = 7,    /* 0 - right handed, 1 left handed */
  5068.  ModemParity = 10, /* E - even, O - odd, N - none */
  5069.  ModemSpeed = 11,  /* 1200, 2400, 9600, 14400, etc. */
  5070.  ModemStop = 12,  /* 1 or 2 */
  5071.  DisplayID = 20,   /* 4 bits, e.g. 1010 = 8514, etc. */
  5072.  DisplayHor = 21,   /* Horizontal resolution, e.g. 640 */
  5073.  DisplayVer = 22,   /* Vertical Resolution, e.g. 480 */
  5074.  DisplayBuffer = 23, /* Address of display buffer */
  5075.  DisplayType = 24,  /* See CONSOLE_TYPE enum */
  5076.  DisplayRow = 25,   /* Number of Rows - VGA and Serial */
  5077.  DisplayCol = 26,   /* Number of Columns - VGA and Serial */
  5078.  DisketteType = 30,   /* See DISKETTE_TYPE enum */
  5079.  DisketteFeature = 31,  /* Diskette features - media sense, auto eject */
  5080.  SCSILun = 40,   /* lun */
  5081.  DiskType = 41,
  5082.  DiskSize = 42,
  5083.  /* large platform tags */
  5084.  LargeIO = 1,       /* 4 byte I/O addresses */
  5085.  MemoryIndirectAddr1 = 2, /* For low-client indirect addresses */
  5086.  MemoryIndirectAddr2 = 3  /* For low-client indirect addresses */
  5087.  } PnP_SUBTAG;
  5088.  
  5089. /* PnP resources */
  5090.  
  5091. /* Compressed ASCII is 5 bits per char; 00001=A ... 11010=Z */
  5092. typedef struct _SERIAL_ID {
  5093.  unsigned char VendorID0; /* bit7=0; bit(6:2)=1st compressed ASCII;
  5094.                bit(1:0) 2nd compressed ASCII bit(4:3)
  5095. */  unsigned char VendorID1; /* bit(7:5) 2nd compressed ASCII
  5096.                  bit(2:0);
  5097.                  bit(4:0) 3rd compressed ASCII */
  5098.  unsigned char VendorID2; /* Product number - vendor assigned */
  5099.  unsigned char VendorID3; /* Product number - vendor assigned */
  5100. /* Serial number is to provide uniqueness if more than one board of same
  5101. type is in system.  Must be "FFFFFFFF" if feature not supported. */
  5102.  unsigned char Serial0; /* Unique serial number bits (7:0) */
  5103.  unsigned char Serial1; /* Unique serial number bits (15:8) */
  5104.  unsigned char Serial2; /* Unique serial number bits (23:16) */
  5105.  unsigned char Serial3; /* Unique serial number bits (31:24) */
  5106.  unsigned char Checksum;
  5107.  } SERIAL_ID;
  5108.  
  5109. typedef enum _PnPItemName {
  5110.  Unused = 0,
  5111.  PnPVersion = 1,
  5112.  LogicalDevice = 2,
  5113.  CompatibleDevice = 3,
  5114.  IRQFormat = 4,
  5115.  DMAFormat = 5,
  5116.  StartDepFunc = 6,
  5117.  EndDepFunc = 7,
  5118.  IOPort = 8,
  5119.  FixedIOPort = 9,
  5120.  Res1 = 10,
  5121.  Res2 = 11,
  5122.  Res3 = 12,
  5123.  SmallPlatformItem = 13,
  5124.  SmallVendorItem = 14,
  5125.  EndTag = 15,
  5126.  MemoryRange = 1,
  5127.  ANSIIdentifier = 2,
  5128.  UnicodeIdentifier = 3,
  5129.  LargeVendorItem = 4,
  5130.  MemoryRange32 = 5,
  5131.  MemoryRangeFixed32 = 6,
  5132.  LargePlatformItem = 16
  5133.  } PnPItemName;
  5134.  
  5135. /* Define a bunch of access functions for the bits in the tag field */
  5136. /* Tag type - 0 = small; 1 = large */
  5137. #define tag_type(t) (((t) & 0x80)>>7)
  5138. #define set_tag_type(t,v) (t = (t & 0x7f) | ((v)<<7))
  5139.  
  5140. /* Small item name is 4 bits - one of PnPItemName enum above */
  5141. #define tag_small_item_name(t) (((t) & 0x78)>>3)
  5142. #define set_tag_small_item_name(t,v) (t = (t & 0x07) | ((v)<<3))
  5143.  
  5144. /* Small item count is 3 bits - count of further bytes in packet */
  5145. #define tag_small_count(t) ((t) & 0x07)
  5146. #define set_tag_count(t,v) (t = (t & 0x78) | (v))
  5147.  
  5148. /* Large item name is 7 bits - one of PnPItemName enum above */
  5149. #define tag_large_item_name(t) ((t) & 0x7f)
  5150. #define set_tag_large_item_name(t,v) (t = (t | 0x80) | (v))
  5151.  
  5152. /* a PnP resource is a bunch of contiguous TAG packets ending with an end tag */
  5153. typedef union _PnP_TAG_PACKET {
  5154.  struct _S1_Pack{
  5155.   unsigned char Tag; /* small tag = 0x0a */
  5156.   unsigned char Version[2]; /* PnP version, Vendor version */
  5157.   } S1_Pack;
  5158.  struct _S2_Pack{
  5159.   unsigned char Tag; /* small tag = 0x15 or 0x16 */
  5160.   unsigned char DevId[4]; /* Logical device id */
  5161.   unsigned char Flags[2]; /* bit(0) boot device;
  5162.                 bit(7:1) command in range x31-x37
  5163.          optional    bit(7:0) command in range x28-x3f */
  5164.   } S2_Pack;
  5165.  struct _S3_Pack{
  5166.   unsigned char Tag; /* small tag = 0x1c */
  5167.   unsigned char CompatId[4]; /* Compatible device id */
  5168.   } S3_Pack;
  5169.  struct _S4_Pack{
  5170.   unsigned char Tag; /* small tag = 0x22 or 0x23 */
  5171.   unsigned char IRQMask[2]; /* bit(0) is IRQ0, ...; bit(0) is IRQ8 ... */
  5172.   unsigned char IRQInfo; /* optional; assume bit(0)=1; else
  5173.                bit(0) - high true edge sensitive
  5174.                bit(1) - low true edge sensitive
  5175.                bit(2) - high true level sensitive
  5176.                bit(3) - low true level sensitive
  5177.                bit(7:4)) - must be 0 */
  5178.   } S4_Pack;
  5179.  struct _S5_Pack{
  5180.   unsigned char Tag; /* small tag = 0x2a */
  5181.   unsigned char DMAMask; /* bit(0) is channel 0 ... */
  5182.   unsigned char DMAInfo;
  5183.   } S5_Pack;
  5184.  struct _S6_Pack{
  5185.   unsigned char Tag; /* small tag = 0x30 or 0x31 */
  5186.   unsigned char Priority; /* Optional; if missing then x01; else
  5187.                 x00 = best possible
  5188.                 x01 = acceptable
  5189.                 x02 = sub-optimal but functional */
  5190.   } S6_Pack;
  5191.  struct _S7_Pack{
  5192.   unsigned char Tag; /* small tag = 0x38 */
  5193.   } S7_Pack;
  5194.  struct _S8_Pack{
  5195.   unsigned char Tag; /* small tag x47 */
  5196.   unsigned char IOInfo; /* x0 = decode only bits(9:0);
  5197.                x01 = decode bits(15:0) */
  5198.   unsigned char RangeMin[2]; /* Min base address */
  5199.   unsigned char RangeMax[2]; /* Max base address */
  5200.   unsigned char IOAlign; /* base alignment, increment in 1 byte blocks */
  5201.   unsigned char IONum; /* number of contiguous I/O ports */
  5202.   } S8_Pack;
  5203.  struct _S9_Pack{
  5204.   unsigned char Tag; /* small tag = 0x4b */
  5205.   unsigned char Range[2]; /* base address 10 bits */
  5206.   unsigned char IONum; /* number of contiguous I/O ports */
  5207.   } S9_Pack;
  5208.  struct _S13_Pack{
  5209.   unsigned char Tag; /* small tag = 0x6m m = 9-15 for len(data) = 1-7 */
  5210.   unsigned char SubTag; /* device dependent tag */
  5211.   unsigned char Data[6]; /* Platform defined */
  5212.   } S13_Pack;
  5213.  struct _S14_Pack{
  5214.   unsigned char Tag; /* small tag = 0x7m m = 1-7 */
  5215.   unsigned char Data[7]; /* Vendor defined */
  5216.   } S14_Pack;
  5217.  struct _S15_Pack{
  5218.   unsigned char Tag; /* small tag = 0x78 or 0x79 */
  5219.   unsigned char Check; /* optional - checksum */
  5220.   } S15_Pack;
  5221.  struct _L1_Pack{
  5222.   unsigned char Tag; /* large tag = 0x81 */
  5223.   unsigned char Count0; /* x09 */
  5224.   unsigned char Count1; /* x00 */
  5225.   unsigned char Data[9]; /* a variable array of bytes, count in tag */
  5226.   } L1_Pack;
  5227.  struct _L2_Pack{
  5228.   unsigned char Tag; /* large tag = 0x82 */
  5229.   unsigned char Count0; /* Length of string */
  5230.   unsigned char Count1;
  5231.   unsigned char Identifier[1]; /* a variable array of bytes, count in tag */
  5232.   } L2_Pack;
  5233.  struct _L3_Pack{
  5234.   unsigned char Tag; /* large tag = 0x83 */
  5235.   unsigned char Count0; /* Length + 2 of string */
  5236.   unsigned char Count1;
  5237.   unsigned char Country0; /* TBD */
  5238.   unsigned char Country1; /* TBD */
  5239.   unsigned char Identifier[1]; /* a variable array of bytes, count in tag */
  5240.   } L3_Pack;
  5241.  struct _L4_Pack{
  5242.   unsigned char Tag; /* large tag = 0x84 */
  5243.   unsigned char Count0;
  5244.   unsigned char Count1;
  5245.   unsigned char Data[1]; /* a variable array of bytes, count in tag */
  5246.   } L4_Pack;
  5247.  struct _L5_Pack{
  5248.   unsigned char Tag; /* large tag = 0x85 */
  5249.   unsigned char Count0; /* Count = 17 */
  5250.   unsigned char Count1;
  5251.   unsigned char Data[17];
  5252.   } L5_Pack;
  5253.  struct _L6_Pack{
  5254.   unsigned char Tag; /* large tag = 0x86 */
  5255.   unsigned char Count0; /* Count = 9 */
  5256.   unsigned char Count1;
  5257.   unsigned char Data[9];
  5258.   } L6_Pack;
  5259.  struct _L16_Pack{
  5260.   unsigned char Tag; /* large tag = 0x90 */
  5261.   unsigned char SubTag;
  5262.   unsigned char Count0;
  5263.   unsigned char Count1;
  5264.   union _L16_Data{
  5265.    unsigned char Data[1]; /* a variable array of bytes, count in tag */
  5266.    struct _L16_IO{        /* SubTag = 1 */
  5267.     unsigned char RangeMin[4]; /* Min base address */
  5268.     unsigned char RangeMax[4]; /* Max base address */
  5269.     unsigned char IOAlign;   /* base alignment, inc in 1 byte blocks */
  5270.     unsigned char IONum[4];   /* number of contiguous I/O ports */
  5271.     } L16_IO;
  5272.    } L16_Data;
  5273.   } L16_Pack;
  5274.  } PnP_TAG_PACKET;
  5275.  
  5276. #endif  /* ndef _PNP_ */
  5277.  
  5278.  
  5279. ΓòÉΓòÉΓòÉ 7.7. Open Firmware Extension for PowerPC Reference Platform ΓòÉΓòÉΓòÉ
  5280.  
  5281. Open Firmware uses a hardware-independent and extendable interpretive language, 
  5282. FCode. FCode has a Forth dictionary which is extended for boot. Using FCode, 
  5283. the Open Firmware process builds a device tree, which is a hierarchical data 
  5284. structure describing system hardware. Open Firmware also uses configuration 
  5285. memory, with which a user can affect the behavior of Open Firmware functions. 
  5286.  
  5287. This section describes the specific requirements and recommendations of Open 
  5288. Firmware for the PowerPC Reference Platform. 
  5289.  
  5290.  
  5291. ΓòÉΓòÉΓòÉ 7.7.1. Open Firmware Requirements ΓòÉΓòÉΓòÉ
  5292.  
  5293. In order to be PowerPC Reference Platform compliant, Open Firmware must provide 
  5294. the following: 
  5295.  
  5296.    1. the Open Firmware-compliant client interface 
  5297.    2. the Open Firmware-compliant device interface 
  5298.    3. Bi-Endian booting capability 
  5299.  
  5300.  Note:  Bi-Endian booting establishes the Endian mode of the hardware system to 
  5301.  be the same as that of the operating system loaded. Furthermore, Bi-Endian 
  5302.  booting includes the capability of handling call-backs from either Big-Endian 
  5303.  or Little-Endian operating systems. 
  5304.  
  5305.  
  5306. ΓòÉΓòÉΓòÉ 7.7.2. Open Firmware Process ΓòÉΓòÉΓòÉ
  5307.  
  5308. The main purpose of using Open Firmware on a PowerPC Reference Platform system 
  5309. is to support a boot process which is independent of system configuration. 
  5310. Open Firmware achieves this system-independent boot process by allowing 
  5311. processor-independent boot drivers to reside on adaptor ROMs and by providing 
  5312. methods to use these drivers.  These drivers are coded in FCode. 
  5313.  
  5314. For plug-in devices which may not have these FCode ROMs, it is strongly 
  5315. recommended that the system provide an alternate method of making Open Firmware 
  5316. compatible drivers available.  One implementation approach would be for these 
  5317. driver images in FCode to be installed from media (e.g. a diskette) to Flash 
  5318. ROM or some other non-volatile storage.  The system firmware would need to 
  5319. provide a utility which would perform this installation.  Once installed, the 
  5320. FCode driver image would be used by Open Firmware in the same way as the driver 
  5321. in ROM on a plug-in device.  The FCode driver image which is loaded via this 
  5322. mechanism must follow the Open Firmware bus specification for the bus to which 
  5323. the device attaches. It is recommended that a minimum of 32 KB of non-volatile 
  5324. storage be allocated for these drivers. 
  5325.  
  5326. To provide boot services, Open Firmware requires four basic elements: 
  5327.  
  5328.    o  Forth programming language 
  5329.    o  A Forth dictionary 
  5330.    o  A device tree 
  5331.    o  Configuration memory 
  5332.  
  5333.  Before the Open Firmware process starts, the FCode interpreter must be 
  5334.  initialized. A PowerPC Open Firmware implementation must perform the following 
  5335.  steps during the boot process: 
  5336.  
  5337.    1. Initialize built-in devices: Device nodes and drivers for built-in 
  5338.       devices reside in Open Firmware and are permanently installed in the 
  5339.       device tree.  Some amount of testing may be performed as part of this 
  5340.       step to insure that the device is functioning correctly. 
  5341.  
  5342.    2. Configure the non-Plug and Play ISA devices stored in NVRAM: NVRAM may 
  5343.       have configuration information for non-PNP ISA devices in ConfigArea. 
  5344.       Open Firmware must include the nodes in the device tree for those non-PnP 
  5345.       ISA devices. 
  5346.  
  5347.    3. Probe plug-in devices: The plug-in devices are located, their device 
  5348.       nodes are added on the device tree, and the nodes are set with proper 
  5349.       property values and associated with their methods. If the device is a 
  5350.       boot device, its device driver must be available at the end of this 
  5351.       process. 
  5352.  
  5353.    4. Switch Endian mode: Firmware must establish the Endian mode of the 
  5354.       hardware system to be consistent with that of the operating system to be 
  5355.       loaded. 
  5356.  
  5357.  
  5358. ΓòÉΓòÉΓòÉ 8. Reference Implementation ΓòÉΓòÉΓòÉ
  5359.  
  5360. This section describes a reference implementation of a PowerPC Reference 
  5361. Platform-compliant system. This Reference Implementation is intended as an 
  5362. example of one way to build to the PowerPC Reference Platform architecture. 
  5363. Information in this section should not be construed as specifying the only 
  5364. implementation possible or recommended. 
  5365.  
  5366. If more detailed information on the Reference Implementation is needed, two 
  5367. design kits are available from IBM Microelectronics Division.  One design kit 
  5368. shows this implementation using a PowerPC 601 processor; the second design kit 
  5369. shows this implementation using a PowerPC 603 processor. 
  5370.  
  5371. The recommended PowerPC Reference Platform system design for a desktop as shown 
  5372. in Figure 18 contains a processor complex, an I/O complex, and various types of 
  5373. devices and adaptors. Within this figure, a dashed line is used to show 
  5374. optional devices and connections.  For instance, the graphics subsystem may be 
  5375. attached directly to the PCI bus or attached via a PCI connector. 
  5376.  
  5377. The processor complex consists of a 601 processor, a memory controller and PCI 
  5378. bridge, System Memory, and an open slot for a second level of cache (e.g. L2 
  5379. Cache) or a processor upgrade to a higher-speed 601 or 604 processor chip.  The 
  5380. Processor and I/O complexes are connected via the PCI bridge and PCI bus. 
  5381. Designs based on the current system could have a processor running at 50, 66, 
  5382. 80, or 100 MHz with corresponding processor bus speeds of 50, 66, 40 or 50 MHz. 
  5383. The System Memory could have up to eight memory slots and, depending upon the 
  5384. choice of memory SIMMs, may have memory ranging from 8 to 256 MB using the 8- 
  5385. or 32-MB SIMMs currently under development.  The design does not preclude using 
  5386. SIMMs of other sizes (e.g. 4, 16, 64 MB) as they become available in compatible 
  5387. packaging.  Memory is parity checking. 
  5388.  
  5389. The I/O complex consists of the PCI bus, various connections, and an I/O 
  5390. controller. One or more PCI connectors for PCI adaptor cards may be connected 
  5391. to the PCI bus.  A SCSI subsystem controller is connected to the PCI bus. Flash 
  5392. ROM is located on the PCI bus. The Flash ROM, or any updatable initialization 
  5393. program storage media (Flash ROM is implementation dependent and technology may 
  5394. present a faster and less costly solution) is used to bring up the system. The 
  5395. graphics subsystem may be connected directly to the PCI bus or optionally may 
  5396. be plugged into a PCI connector. Optionally, a bus bridge to other tertiary 
  5397. buses may be provided. 
  5398.  
  5399. The I/O controller is a bridge to the ISA bus and ISA adaptors which supply the 
  5400. remainder of the I/O ports. Non-volatile RAM (NVRAM) is located with the 
  5401. non-volatile Real-Time Clock and battery on the ISA bus. The NVRAM is used for 
  5402. recording error and configuration information which will be retained when a 
  5403. system is powered down. 
  5404.  
  5405. The following subsections describe the components used to build this Reference 
  5406. Implementation. No recommendation is made of these specific components; they 
  5407. are shown as one approach to implement this example of a PowerPC Reference 
  5408. Platform-compliant system. The subsystems are presented for the processor 
  5409. complex, the I/O complex, and attached peripheral devices and interfaces. 
  5410. Following this information are some basic configuration alternatives and more 
  5411. detail on the upgrade slot. 
  5412.  
  5413. Figure 18 - PowerPC Reference Platform Recommended Desktop System 
  5414.  
  5415.  
  5416. ΓòÉΓòÉΓòÉ 8.1. Memory and I/O Map ΓòÉΓòÉΓòÉ
  5417.  
  5418. The memory and I/O map for a PowerPC Reference Platform-compliant system is 
  5419. shown in Figure 19. The left side of this figure shows the view of memory from 
  5420. the PowerPC processor.  The right side of this figure shows the view of memory 
  5421. of the I/O master doing I/O addressing or memory addressing.  As shown on the 
  5422. left side of the figure, the address space is split into three areas: a System 
  5423. Memory portion with addresses from 0 to 2 GB, a System I/O portion which 
  5424. stretches from 2 GB to 3 GB, and an I/O Memory area which covers 3 GB to 4 GB. 
  5425.  
  5426. Note:  The black area in figure 19 is reserved. 
  5427.  
  5428.  Figure 19 - Reference Implementation Memory Map 
  5429.  
  5430.  The System Memory is addressed by the operating system and user applications 
  5431.  executing in the PowerPC processor.  Access to System Memory by the PowerPC 
  5432.  processor is in the 0 to 2 GB range.  System Memory accessed by a I/O master 
  5433.  will be addressed in the 2 to 4 GB range, as shown on the right side of the 
  5434.  figure. 
  5435.  
  5436.  The System I/O address space is used for input and output to the devices 
  5437.  attached to the secondary or tertiary I/O buses (e.g.  PCI and ISA). The first 
  5438.  8 MB of the System I/O address space are used for most system I/O.  This 
  5439.  address space includes interfaces to devices such as system registers, timers, 
  5440.  parallel and serial ports and NVRAM.  For a detailed list of which devices are 
  5441.  included in this area and where the devices appear within this area, refer to 
  5442.  Section "I/O Device Mapping". The next 8 MB are used for the I/O 
  5443.  configuration.  Refer to Section "I/O Configuration Space Mapping", for 
  5444.  mappings of the I/O configuration information. The first page after this 8 MB 
  5445.  of configuration information is used for SCSI I/O as an implementation option. 
  5446.  At the bottom of the System I/O address space is an 8-MB area which is 
  5447.  reserved.  Within this area is a page for the memory parity address and a 
  5448.  second page for the interrupt vector.  Refer to Section "Additional System I/O 
  5449.  Mappings", for mappings of this area. 
  5450.  
  5451.  The I/O Memory area is used for graphics memory, System ROM, and other I/O 
  5452.  Memory-based devices.  The bottom 16 MB of the I/O Memory area is reserved for 
  5453.  fixed address ISA devices and adaptors. The potential for video memory with a 
  5454.  256-MB memory space is shown in the figure. The size of this space will have 
  5455.  to be traded off against other I/O Memory use in different configurations. 
  5456.  The System ROM and space for system registers is allocated to the top 16 MB of 
  5457.  the I/O Memory area address space. System ROM is implemented using Flash ROM. 
  5458.  The System ROM contains the code for power-on self tests (POST), code for 
  5459.  establishing the initial configuration of the system, code for booting, and 
  5460.  system-specific information. 
  5461.  
  5462.  As shown on the right side of the figure, the I/O master has two modes of 
  5463.  addressing.  The I/O master doing memory address mode transfers will see 
  5464.  System Memory as having addresses from 2 GB to 4 GB.  The I/O Memory is 
  5465.  addressed in the range of 0 to 1 GB.  This maintains compatibility with 
  5466.  fixed-address ISA devices and adaptors. The upper 16 MB of this space is 
  5467.  reserved for the System ROM and system registers and is not addressable by the 
  5468.  I/O master.  In the memory addressing mode, the PCI master cannot address the 
  5469.  space from 1 GB to 2 GB.  The I/O master doing I/O addressing mode transfers 
  5470.  will see the System I/O memory space as having addresses from 0 to 1 GB. 
  5471.  
  5472.  
  5473. ΓòÉΓòÉΓòÉ 8.1.1. Processor View of the Memory Map ΓòÉΓòÉΓòÉ
  5474.  
  5475. Figure 20 shows the view of memory from the PowerPC processor.  Processor 
  5476. addresses in the 0 through 2 GB - 1 range access System Memory. These memory 
  5477. cycles will not be passed to the I/O bus.  Addresses in the range 2 GB through 
  5478. 2 GB + 64 KB - 1 are for ISA-standard I/O.  Addresses from 2 GB + 64 KB through 
  5479. 2 GB + 8 MB - 1 are reserved and used in an alternate ISA-standard I/O 
  5480. addressing mode (see below).  Addresses between 2 GB + 8 MB through 3 GB - 1 
  5481. are used by the software for I/O.  Within this range, the space 2 GB + 8 MB 
  5482. through 2 GB + 16 MB - 1 is used for I/O configuration and 3 GB - 8 MB through 
  5483. 3 GB - 1 is used for the memory parity address register and the interrupt 
  5484. vector register.  Processor memory cycles in the 2 GB through 3 GB - 1 range 
  5485. will be run by the memory controller as an I/O cycle with the most significant 
  5486. bit of the address set to zero.  This translation puts the address in the 0 
  5487. through 1 GB - 1 range for the I/O addresses. Processor memory cycles in the 3 
  5488. GB through 4 GB - 16 MB - 1 range are used to address I/O Memory.  The memory 
  5489. controller will run these addresses as I/O Memory cycles with the two most 
  5490. significant bits set to zero.  As an implementation, only the first 16 MB of 
  5491. this space is forwarded to the ISA memory space.  Addresses in the range 4 GB - 
  5492. 16 MB through 4 GB - 1 are used for the system ROM and system registers.  The 
  5493. memory controller will access the ROM using I/O cycles. 
  5494.  
  5495. This version of the memory map is called the contiguous memory map because the 
  5496. 64 KB of ISA I/O is contained in 64 contiguous KBs.  There is no protection 
  5497. mechanism implemented for this area other than the page protection inherent in 
  5498. any memory space. Some operating systems such as Windows NT will use this I/O 
  5499. addressing scheme.  Device drivers performing I/O in this area risk interfering 
  5500. with each other.  Within the kernel, this risk is limited through testing.  For 
  5501. device drivers contained within applications, the risk will be avoided by 
  5502. avoiding applications having device drivers which may corrupt other device 
  5503. drivers. 
  5504.  
  5505. Figure 20 - Reference Implementation Contiguous Memory Map 
  5506.  
  5507. Figure 21 shows an alternate approach for handling the ISA I/O addresses. This 
  5508. approach is called the discontiguous memory map.  The only difference between 
  5509. this map and the contiguous memory map is within the 8 MB address space 
  5510. beginning at 2 GB.  Within this space, the objective is to have a single device 
  5511. on a memory page. This Reference Implementation translates this 64 KB of I/O 
  5512. addressing to allow for 2048 devices, each having 32 bytes.  In this address 
  5513. space, each device has the first 32 bytes of a 4096-byte page. 
  5514.  
  5515. Figure 21 - Reference Implementation Discontiguous Memory Map 
  5516.  
  5517. When in the discontiguous mode, the memory controller will translate the 
  5518. address and issue a PCI I/O cycle to that address.  For addresses in the range 
  5519. of 2 GB through 2 GB + 8 MB - 1, the memory controller will clear the most 
  5520. significant bit of the address and will convert it to the 0 through 64 KB - 1 
  5521. range. Then the memory controller will issue an I/O cycle to this converted 
  5522. address. This address translation by the memory controller makes the low-order 
  5523. 5 bits of the I/O address equivalent to the low-order 5 bits of the processor 
  5524. I/O address.  The next 7 bits of the processor address are ignored.  The 
  5525. processor address bits 9 through 19 are placed in the next-higher-order 11 bits 
  5526. of the I/O address.  The remaining processor high-order address bits indicate 
  5527. that this address is in the ISA address space. They must be zero, except the 
  5528. most significant bit, which is set to one to indicate System I/O or I/O Memory. 
  5529. Notice that the processor numbers bits with zero as the most significant bit 
  5530. (MSb). Table 13 shows this address translation using a 16-bit ISA address which 
  5531. by convention has the LSb labeled 0. 
  5532.  
  5533. Table 13. Translation of ISA I/O Addresses 
  5534.  
  5535. ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  5536. Γöé PROCESSOR               ISA I/O ADDRESS Γöé
  5537. Γöé ADDRESS                        Γöé
  5538. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5539. Γöé 31 LSb       is assigned to    0 LSb     Γöé
  5540. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5541. Γöé 30         is assigned to    1       Γöé
  5542. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5543. Γöé 29         is assigned to    2       Γöé
  5544. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5545. Γöé 28         is assigned to    3       Γöé
  5546. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5547. Γöé 27         is assigned to    4       Γöé
  5548. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5549. Γöé 26 - 20      ignore               Γöé
  5550. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5551. Γöé 19         is assigned to    5       Γöé
  5552. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5553. Γöé 18         is assigned to    6       Γöé
  5554. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5555. Γöé 17         is assigned to    7       Γöé
  5556. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5557. Γöé 16         is assigned to    8       Γöé
  5558. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5559. Γöé 15         is assigned to    9       Γöé
  5560. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5561. Γöé 14         is assigned to    10       Γöé
  5562. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5563. Γöé 13         is assigned to    11       Γöé
  5564. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5565. Γöé 12         is assigned to    12       Γöé
  5566. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5567. Γöé 11         is assigned to    13       Γöé
  5568. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5569. Γöé 10         is assigned to    14       Γöé
  5570. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5571. Γöé  9         is assigned to    15 MSb     Γöé
  5572. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5573. Γöé  8 - 1       must be 0              Γöé
  5574. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5575. Γöé  0 MSb       must be 1              Γöé
  5576. ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  5577.  
  5578. The switch between the contiguous memory map and the discontiguous memory map 
  5579. will be controlled by software setting a configuration register. The design of 
  5580. the system should not preclude switching modes as required for the software 
  5581. environment.  For instance, an operating system which is designed to use the 
  5582. discontiguous mode may switch to the contiguous mode when emulating other 
  5583. operating environments for applications which have drivers using the contiguous 
  5584. mode. 
  5585.  
  5586. With the device mapping which is shown in the column for the discontiguous 
  5587. memory map in Table 14, most devices are contained within a page.  Using memory 
  5588. page protection, device drivers can be protected from each other. The Workplace 
  5589. Operating System may use this discontiguous memory map. 
  5590.  
  5591.  
  5592. ΓòÉΓòÉΓòÉ 8.1.2. I/O Master View of the I/O Map ΓòÉΓòÉΓòÉ
  5593.  
  5594. Figure 22 shows an I/O master view of the memory map when in the I/O mode.  The 
  5595. memory controller does not perform any operations for I/O cycles generated by 
  5596. I/O masters or the I/O bus bridge. 
  5597.  
  5598. Figure 22 - I/O Master View of I/O Map 
  5599.  
  5600.  
  5601. ΓòÉΓòÉΓòÉ 8.1.3. I/O Master View of the Memory Map ΓòÉΓòÉΓòÉ
  5602.  
  5603. Figure 23 shows an I/O master view of the memory map when the I/O master is 
  5604. performing memory transfers.  The memory controller ignores any memory 
  5605. operation for I/O master memory cycles which fall in the 16 MB through 2 GB - 1 
  5606. range of I/O Memory. The memory controller performs a System Memory access for 
  5607. I/O master memory cycles which fall into the 2 GB through 4 GB - 1 range of I/O 
  5608. Memory. For accesses in this range, the memory controller complements the most 
  5609. significant bit of the memory address from the I/O master.  This modified 
  5610. address, which is in the range 0 through 2 GB - 1, is used for System Memory 
  5611. access and cache snoop. 
  5612.  
  5613. In addition to these memory transfers, ISA masters may store to System Memory 
  5614. in the range of 0 to 16 MB.  Within this 16-MB range, holes are defined by ISA 
  5615. usage conventions.  I/O Memory cycles on behalf of ISA masters in the range 0 
  5616. to 16 MB will be forwarded to System Memory in the range of 0 to 16 MB. If a 
  5617. system has an ISA bus, then it is recommended that PCI devices not use I/O 
  5618. Memory in the range of 0 to 16 MB, and that PCI devices in the I/O Memory range 
  5619. of 2 GB to 2 GB + 16 MB avoid conflicts with the ISA devices in the System 
  5620. Memory range of 0 to 16 MB. In addition, low System Memory space reserved for 
  5621. interrupt vectors and used by some operating systems must be avoided by both 
  5622. PCI and ISA masters. 
  5623.  
  5624. Figure 23 - I/O Master View of Memory Map 
  5625.  
  5626.  
  5627. ΓòÉΓòÉΓòÉ 8.1.4. Rationale for Memory Model ΓòÉΓòÉΓòÉ
  5628.  
  5629. The reason this design was chosen was to avoid a hole in the System Memory 
  5630. space and to allow the System Memory space and I/O space to expand without 
  5631. interference in each other's areas. In the current PC/AT-type memory map, I/O 
  5632. Memory located on I/O devices resides at an address between X'A0000' through 
  5633. X'DFFFF'. Without the memory remapping shown in this design, there would be a 
  5634. hole in System Memory.  This hole would be used for the I/O devices.  In 
  5635. addition, a second storage area for video adaptors and System ROM would have to 
  5636. be assigned either at the top of System Memory or as a continuation of the I/O 
  5637. area.  If I/O space was required to be increased beyond the current 64 KB 
  5638. identified by the Intel specification, then the hole in System Memory would 
  5639. grow and software would have to change to accommodate this change.  If video 
  5640. and ROM storage were part of this area, they would contribute to the likelihood 
  5641. of this area growing.  If video and ROM storage were above the System Memory 
  5642. and the System Memory grew because more than 32 bits of addressing are 
  5643. available, software would have to change to accommodate this growth.  The 
  5644. decision was made to use the most significant bit in the address to distinguish 
  5645. I/O space from System Memory space.  The hardware makes the translation based 
  5646. on this bit. Supporting this decision is the information which tells the start 
  5647. and length of each area.  This information makes the areas relocatable and 
  5648. provides flexibility for future growth in the address space. 
  5649.  
  5650.  
  5651. ΓòÉΓòÉΓòÉ 8.1.5. I/O Device Mapping ΓòÉΓòÉΓòÉ
  5652.  
  5653. Table 14 gives the ISA addresses, corresponding Reference Implementation system 
  5654. addresses for both the contiguous I/O map and the discontiguous I/O map, and 
  5655. the functions at each address. Refer to device and chip manufacturer literature 
  5656. for documentation of the utilization of these ISA addresses. The contiguous I/O 
  5657. map has the 64 KB of I/O space mapped into a contiguous 64 KB of space starting 
  5658. at 2 GB. The discontiguous I/O map has this 64 KB of I/O space mapped into the 
  5659. first 8 MB above 2 GB.  These two I/O maps are described in Section "Memory and 
  5660. I/O Map". Within Table 14 several I/O address ranges are marked as "Do not use" 
  5661. for the discontiguous I/O map.  These spaces would be in the same 32 bytes as 
  5662. another device, and if both devices were used, the protection which is enforced 
  5663. by the mapping of one device per page would not be possible. 
  5664.  
  5665. Table 14. System I/O Address Map 
  5666.  
  5667. ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  5668. Γöé        ADDRESS IN HEX      Γöé               Γöé
  5669. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ               Γöé
  5670. Γöé      Γöé  POWERPC PROCESSOR MAP  Γöé               Γöé
  5671. Γöé      Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ               Γöé
  5672. Γöé ISA    Γöé       Γöé DISCONTIG-  Γöé               Γöé
  5673. Γöé SPACE   Γöé CONTIGUOUS  Γöé UOUS     Γöé FUNCTION           Γöé
  5674. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5675. Γöé 0000-000F Γöé 8000     Γöé 8000     Γöé DMA 1 Registers and Control Γöé
  5676. Γöé      Γöé 0000-000F  Γöé 0000-000F  Γöé               Γöé
  5677. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5678. Γöé 0020-0021 Γöé 8000     Γöé 8000     Γöé Interrupt 1 Control and   Γöé
  5679. Γöé      Γöé 0020-0021  Γöé 1000-1001  Γöé Mask             Γöé
  5680. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5681. Γöé 0040-0043 Γöé 8000     Γöé 8000     Γöé Timer 1           Γöé
  5682. Γöé      Γöé 0040-0043  Γöé 2000-2003  Γöé               Γöé
  5683. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5684. Γöé 0060    Γöé 8000 0060  Γöé 8000 3000  Γöé Reset UBus IRQ 12 and    Γöé
  5685. Γöé      Γöé       Γöé       Γöé Keyboard Chip Select     Γöé
  5686. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5687. Γöé 0061    Γöé 8000 0061  Γöé 8000 3001  Γöé NMI Status and Control    Γöé
  5688. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5689. Γöé 0062    Γöé 8000 0062  Γöé 8000 3002  Γöé Keyboard Reserved      Γöé
  5690. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5691. Γöé 0064    Γöé 8000 0064  Γöé 8000 3004  Γöé Keyboard Chip Select     Γöé
  5692. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5693. Γöé 0066-0067 Γöé 8000     Γöé 8000     Γöé Keyboard Reserved      Γöé
  5694. Γöé      Γöé 0066-0067  Γöé 3006-3007  Γöé               Γöé
  5695. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5696. Γöé 0070    Γöé 8000 0070  Γöé 8000 3010  Γöé RTC Address and NMI Enable  Γöé
  5697. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5698. Γöé 0071    Γöé 8000 0071  Γöé 8000 3011  Γöé RTC Read/Write        Γöé
  5699. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5700. Γöé 0074    Γöé 8000 0074  Γöé 8000 3014  Γöé NVRAM Address STB 0     Γöé
  5701. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5702. Γöé 0075    Γöé 8000 0075  Γöé 8000 3015  Γöé NVRAM Address STB 1     Γöé
  5703. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5704. Γöé 0076    Γöé 8000 0076  Γöé 8000 3016  Γöé Reserved for NVRAM      Γöé
  5705. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5706. Γöé 0077    Γöé 8000 0077  Γöé 8000 3017  Γöé NVRAM Data Port       Γöé
  5707. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5708. Γöé 0078-007C Γöé 8000     Γöé 8000     Γöé Reserved           Γöé
  5709. Γöé      Γöé 0078-007C  Γöé 3018-301C  Γöé               Γöé
  5710. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5711. Γöé 0080-008F Γöé 8000     Γöé 8000     Γöé DMA Page Registers 0-7    Γöé
  5712. Γöé      Γöé 0080-008F  Γöé 4000-400F  Γöé               Γöé
  5713. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5714. Γöé 0090    Γöé 8000 0090  Γöé 8000 4010  Γöé DMA Page Register Reserved  Γöé
  5715. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5716. Γöé 0092    Γöé 8000 0092  Γöé 8000 4012  Γöé Port 92 Register (Used for  Γöé
  5717. Γöé      Γöé       Γöé       Γöé LE mode and Soft Reset)   Γöé
  5718. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5719. Γöé 0094-0096 Γöé 8000     Γöé 8000     Γöé DMA Page Register Reserved  Γöé
  5720. Γöé      Γöé 0094-0096  Γöé 4014-4016  Γöé               Γöé
  5721. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5722. Γöé 0098    Γöé 8000 0098  Γöé 8000 4018  Γöé DMA Page Register Reserved  Γöé
  5723. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5724. Γöé 009C-009E Γöé 8000     Γöé 8000     Γöé DMA Page Register Reserved  Γöé
  5725. Γöé      Γöé 009C-009E  Γöé 401C-401E  Γöé               Γöé
  5726. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5727. Γöé 009F    Γöé 8000 009F  Γöé 8000 401F  Γöé DMA Low Page Register    Γöé
  5728. Γöé      Γöé       Γöé       Γöé Refresh           Γöé
  5729. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5730. Γöé 00A0-00A1 Γöé 00A0-00A1  Γöé 8000     Γöé Interrupt 2 Control and   Γöé
  5731. Γöé      Γöé       Γöé 5000-5001  Γöé Mask             Γöé
  5732. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5733. Γöé 00C0-00CF Γöé 8000     Γöé 8000     Γöé DMA 2 Address Registers   Γöé
  5734. Γöé      Γöé 00C0-00CF  Γöé 6000-600F  Γöé               Γöé
  5735. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5736. Γöé 00D0-00DF Γöé 8000     Γöé 8000     Γöé DMA 2 Control Registers   Γöé
  5737. Γöé      Γöé 00D0-00DF  Γöé 6010-601F  Γöé               Γöé
  5738. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5739. Γöé 00F0    Γöé 8000 00F0  Γöé 8000 7010  Γöé Coprocessor Error Register  Γöé
  5740. Γöé      Γöé       Γöé       Γöé Reserved           Γöé
  5741. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5742. Γöé 0170-0177 Γöé 8000     Γöé 8000     Γöé Secondary Disk IDE      Γöé
  5743. Γöé      Γöé 0170-0177  Γöé B010-B017  Γöé               Γöé
  5744. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5745. Γöé 01F0-01F7 Γöé 8000     Γöé 8000     Γöé Primary Disk IDE       Γöé
  5746. Γöé      Γöé 01F0-01F7  Γöé F010-F017  Γöé               Γöé
  5747. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5748. Γöé 0220-0227 Γöé 8000     Γöé 8001     Γöé Serial Port 3 (Secondary)  Γöé
  5749. Γöé      Γöé 0220-0227  Γöé 1000-1007*  Γöé               Γöé
  5750. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5751. Γöé 0228-022F Γöé 8000     Γöé 8001     Γöé Serial Port 4 (Secondary)  Γöé
  5752. Γöé      Γöé 0228-022F  Γöé 1008-100F*  Γöé               Γöé
  5753. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5754. Γöé 0238-023F Γöé 8000     Γöé 8001     Γöé Serial Port 4        Γöé
  5755. Γöé      Γöé 0238-023F  Γöé 1018-101F  Γöé               Γöé
  5756. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5757. Γöé 0278-027A Γöé 8000     Γöé 8001     Γöé Parallel Port 3       Γöé
  5758. Γöé      Γöé 0278-027A  Γöé 3018-301A  Γöé               Γöé
  5759. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5760. Γöé 027A-027F Γöé 8000     Γöé 8001     Γöé Reserved Parallel Port 3   Γöé
  5761. Γöé      Γöé 027A-027F  Γöé 301A-301F  Γöé               Γöé
  5762. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5763. Γöé 02E0-02E7 Γöé 8000     Γöé 8001     Γöé Serial Port 4 (Tertiary)   Γöé
  5764. Γöé      Γöé 02E0-02E7  Γöé 7000-7007*  Γöé               Γöé
  5765. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5766. Γöé 02E8-02EF Γöé 8000     Γöé 8001     Γöé Serial Port 3 (Tertiary) or Γöé
  5767. Γöé      Γöé 02E8-02EF  Γöé 7008-700F*  Γöé 4 (fourth choice)      Γöé
  5768. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5769. Γöé 02F8-02FF Γöé 8000     Γöé 8001     Γöé Serial Port 2        Γöé
  5770. Γöé      Γöé 02F8-02FF  Γöé 7018-701F  Γöé               Γöé
  5771. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5772. Γöé 0338-033F Γöé 8000     Γöé 8001     Γöé Serial Port 3        Γöé
  5773. Γöé      Γöé 0338-033F  Γöé 9018-901F  Γöé               Γöé
  5774. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5775. Γöé 0370-0371 Γöé 8000     Γöé 8001     Γöé Diskette Drive Control    Γöé
  5776. Γöé      Γöé 0370-0371  Γöé B010-B011  Γöé (Secondary) Reserved     Γöé
  5777. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5778. Γöé 0372    Γöé 8000 0372  Γöé 8001 B012  Γöé Diskette Drive Control    Γöé
  5779. Γöé      Γöé       Γöé       Γöé (Secondary)         Γöé
  5780. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5781. Γöé 0373-0377 Γöé 8000     Γöé 8001     Γöé Diskette Drive Control    Γöé
  5782. Γöé      Γöé 0373-0377  Γöé B013-B017  Γöé (Secondary) Reserved and   Γöé
  5783. Γöé      Γöé       Γöé       Γöé Secondary Disk IDE (376-7)  Γöé
  5784. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5785. Γöé 0378-037A Γöé 8000     Γöé Do not use  Γöé Parallel Port 2       Γöé
  5786. Γöé      Γöé 0378-037A  Γöé       Γöé               Γöé
  5787. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5788. Γöé 037B-037F Γöé 8000     Γöé Do not use  Γöé Reserved Parallel Port 2   Γöé
  5789. Γöé      Γöé 037B-037F  Γöé       Γöé               Γöé
  5790. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5791. Γöé 0398    Γöé 8000 0398  Γöé 8001 C018  Γöé Super I/O Index Address   Γöé
  5792. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5793. Γöé 0399    Γöé 8000 0399  Γöé 8001 C019  Γöé Super I/O Data Address    Γöé
  5794. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5795. Γöé 03BC-03BE Γöé 8000     Γöé 8001     Γöé Parallel Port 1       Γöé
  5796. Γöé      Γöé 03BC-03BE  Γöé D01C-D01E  Γöé               Γöé
  5797. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5798. Γöé 03BF    Γöé 8000 03BF  Γöé 8001 D01F  Γöé Reserved Parallel Port 1   Γöé
  5799. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5800. Γöé 03E0-03E3 Γöé 8000     Γöé 8001     Γöé PCMCIA Carrier Card Setup  Γöé
  5801. Γöé      Γöé 03E0-03E3  Γöé F000-F003  Γöé               Γöé
  5802. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5803. Γöé 03E8-03EF Γöé 8000     Γöé Do not use  Γöé Serial Port 3 (fourth    Γöé
  5804. Γöé      Γöé 03E8-03EF  Γöé       Γöé choice)           Γöé
  5805. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5806. Γöé 03F0-03F1 Γöé 8000     Γöé Do not use  Γöé Diskette Drive Control    Γöé
  5807. Γöé      Γöé 03F0-03F1  Γöé       Γöé (Prime) Reserved       Γöé
  5808. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5809. Γöé 03F2    Γöé 8000 03F2  Γöé Do not use  Γöé Diskette Drive Control    Γöé
  5810. Γöé      Γöé       Γöé       Γöé (Prime)           Γöé
  5811. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5812. Γöé 03F3-03F7 Γöé 8000     Γöé Do not use  Γöé Diskette Drive Control    Γöé
  5813. Γöé      Γöé 03F3-03F7  Γöé       Γöé (Prime) Reserved and     Γöé
  5814. Γöé      Γöé       Γöé       Γöé Primary Disk IDE (3F6-7)   Γöé
  5815. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5816. Γöé 03F8-03FF Γöé 8000     Γöé 8001     Γöé Serial Port 1        Γöé
  5817. Γöé      Γöé 03F8-03FF  Γöé F018-F01F  Γöé               Γöé
  5818. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5819. Γöé 040B    Γöé 8000 040B  Γöé 8002 000B  Γöé DMA 1 Extended Mode     Γöé
  5820. Γöé      Γöé       Γöé       Γöé Register           Γöé
  5821. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5822. Γöé 0410-041F Γöé 8000     Γöé 8002     Γöé DMA Scatter/Gather      Γöé
  5823. Γöé      Γöé 0410-041F  Γöé 0010-001F  Γöé Command/Status        Γöé
  5824. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5825. Γöé 0420-042F Γöé 8000     Γöé 8002     Γöé DMA Scatter/Gather      Γöé
  5826. Γöé      Γöé 0420-042F  Γöé 1000-100F  Γöé Descriptor (Ch 0-3)     Γöé
  5827. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5828. Γöé 0434-043F Γöé 8000     Γöé 8002     Γöé DMA Scatter/Gather      Γöé
  5829. Γöé      Γöé 0434-043F  Γöé 1014-101F  Γöé Descriptor (Ch 5-7)     Γöé
  5830. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5831. Γöé 0481-0483 Γöé 8000     Γöé 8002     Γöé DMA High Page Registers   Γöé
  5832. Γöé      Γöé 0481-0483  Γöé 4001-4003  Γöé               Γöé
  5833. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5834. Γöé 0487    Γöé 8000 0487  Γöé 8002 4007  Γöé DMA High Page Registers   Γöé
  5835. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5836. Γöé 0489    Γöé 8000 0489  Γöé 8002 4009  Γöé DMA High Page Registers   Γöé
  5837. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5838. Γöé 048A-048B Γöé 8000     Γöé 8002     Γöé DMA High Page Registers   Γöé
  5839. Γöé      Γöé 048A-048B  Γöé 400A-400B  Γöé               Γöé
  5840. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5841. Γöé 04D6    Γöé 8000 04D6  Γöé 8002 6016  Γöé DMA 2 Extended Mode     Γöé
  5842. Γöé      Γöé       Γöé       Γöé Register           Γöé
  5843. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5844. Γöé 0800-0802 Γöé 8000     Γöé 8004     Γöé Reserved           Γöé
  5845. Γöé      Γöé 0800-0802  Γöé 0000-0002  Γöé               Γöé
  5846. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5847. Γöé 0803    Γöé 8000 0803  Γöé 8004 0003  Γöé SIMM ID (32/8 MB)      Γöé
  5848. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5849. Γöé 0804    Γöé 8000 0804  Γöé 8004 0004  Γöé SIMM Presence        Γöé
  5850. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5851. Γöé 0805-0807 Γöé 8000     Γöé 8004     Γöé Reserved           Γöé
  5852. Γöé      Γöé 0805-0807  Γöé 0005-0007  Γöé               Γöé
  5853. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5854. Γöé 0808    Γöé 8000 0808  Γöé 8004 0008  Γöé Hardfile Light Register   Γöé
  5855. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5856. Γöé 0809-080B Γöé 8000     Γöé 8004     Γöé Reserved           Γöé
  5857. Γöé      Γöé 0809-080B  Γöé 0009-000B  Γöé               Γöé
  5858. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5859. Γöé 080C    Γöé 8000 080C  Γöé 8004 000C  Γöé Equipment Present      Γöé
  5860. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5861. Γöé 080D-080F Γöé 8000     Γöé 8004     Γöé Reserved           Γöé
  5862. Γöé      Γöé 080D-080F  Γöé 000D-000F  Γöé               Γöé
  5863. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5864. Γöé 0810    Γöé 8000 0810  Γöé 8004 0010  Γöé Password Protect 1 Register Γöé
  5865. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5866. Γöé 0811    Γöé 8000 0811  Γöé 8004 0011  Γöé Reserved           Γöé
  5867. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5868. Γöé 0812    Γöé 8000 0812  Γöé 8004 0012  Γöé Password Protect 2 Register Γöé
  5869. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5870. Γöé 0813    Γöé 8000 0813  Γöé 8004 0013  Γöé Reserved           Γöé
  5871. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5872. Γöé 0814    Γöé 8000 0814  Γöé 8004 0014  Γöé L2 Invalidate        Γöé
  5873. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5874. Γöé 0815-0817 Γöé 8000     Γöé 8004     Γöé Reserved           Γöé
  5875. Γöé      Γöé 0815-0817  Γöé 0015-0017  Γöé               Γöé
  5876. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5877. Γöé 0818    Γöé 8000 0818  Γöé 8004 0018  Γöé Key Lock Position Register  Γöé
  5878. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5879. Γöé 0819-081B Γöé 8000     Γöé 8004     Γöé Reserved           Γöé
  5880. Γöé      Γöé 0819-081B  Γöé 0019-001B  Γöé               Γöé
  5881. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5882. Γöé 081C    Γöé 8000 081C  Γöé 8004 001C  Γöé System Control        Γöé
  5883. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5884. Γöé 081D-081F Γöé 8000     Γöé 8004     Γöé Reserved           Γöé
  5885. Γöé      Γöé 081D-081F  Γöé 001D-001F  Γöé               Γöé
  5886. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5887. Γöé 0820    Γöé 8000 0820  Γöé 8004 1000  Γöé Memory Controller Size    Γöé
  5888. Γöé      Γöé       Γöé       Γöé Programming Register     Γöé
  5889. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5890. Γöé 0821    Γöé 8000 0821  Γöé 8004 1001  Γöé Memory Controller Timing   Γöé
  5891. Γöé      Γöé       Γöé       Γöé Programming Register     Γöé
  5892. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5893. Γöé 0830    Γöé 8000 0830  Γöé 8004 1010  Γöé Audio Index Register     Γöé
  5894. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5895. Γöé 0831    Γöé 8000 0831  Γöé 8004 1011  Γöé Audio Indexed Data Register Γöé
  5896. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5897. Γöé 0832    Γöé 8000 0832  Γöé 8004 1012  Γöé Audio Status Register    Γöé
  5898. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5899. Γöé 0833    Γöé 8000 0833  Γöé 8004 1013  Γöé Audio PIO Data Register   Γöé
  5900. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5901. Γöé 0840    Γöé 8000 0840  Γöé 8004 2000  Γöé Read Memory Parity Error   Γöé
  5902. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5903. Γöé 0842    Γöé 8000 0842  Γöé 8004 2002  Γöé Read Processor DPE Error   Γöé
  5904. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5905. Γöé 0843    Γöé 8000 0843  Γöé 8004 2003  Γöé Clear Processor DPE Error  Γöé
  5906. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5907. Γöé 0844    Γöé 8000 0844  Γöé 8004 2004  Γöé Read Illegal Transfer Error Γöé
  5908. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5909. Γöé 0850    Γöé 8000 0850  Γöé 8004 2010  Γöé ISA I/O Map Type       Γöé
  5910. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5911. Γöé 0852    Γöé 8000 0852  Γöé 8004 2012  Γöé System Board Identification Γöé
  5912. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5913. Γöé 1378-137D Γöé 8000     Γöé 8009     Γöé Parallel Port 4       Γöé
  5914. Γöé      Γöé 1378-137D  Γöé B018-B01D  Γöé               Γöé
  5915. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5916. Γöé 15E8-15EA Γöé 8000     Γöé 800A     Γöé Reserved           Γöé
  5917. Γöé      Γöé 15E8-15EA  Γöé F008-F00A  Γöé               Γöé
  5918. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5919. Γöé 4100-4101 Γöé 8000     Γöé 8020     Γöé Reserved           Γöé
  5920. Γöé      Γöé 4100-4101  Γöé 8000-8001  Γöé               Γöé
  5921. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5922. Γöé LEGEND:                               Γöé
  5923. Γöé                                   Γöé
  5924. Γöé *     Do not use if conflicts with another used serial port   Γöé
  5925. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  5926. Γöé SOFTWARE DEVELOPMENT NOTE:  The definition of some of these reg-   Γöé
  5927. Γöé isters, particularly registers which are marked as reserved or    Γöé
  5928. Γöé those defined in the X'8xx' range, may change for other reference  Γöé
  5929. Γöé implementations.  The address and content should be referenced    Γöé
  5930. Γöé abstractly by software systems.                   Γöé
  5931. ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  5932.  
  5933. Some system I/O addresses which are defined for this implementation are 
  5934. described in the following subsections. 
  5935.  
  5936. For the registers defined in this subsection, the bit significance of these 
  5937. registers is given in Big-Endian (BE) form (the processor's viewpoint). The 
  5938. naming convention used in the schematics and the vendor data books is 
  5939. Little-Endian (LE) Mode. Figure 24 shows the naming convention used in these 
  5940. subsections. 
  5941.  
  5942. Within this section some bits are marked as reserved. Indeterminate data will 
  5943. be in these bits when the byte is read. 
  5944.  
  5945. Figure 24 - Register Bit Numbering 
  5946.  
  5947.  
  5948.         ΓöîΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÉ
  5949.     MSb Γöé D0 Γöé D1 Γöé D2 Γöé D3 Γöé D4 Γöé D5 Γöé D6 Γöé D7 Γöé LSb
  5950.         ΓööΓöÇΓöÇΓö¼ΓöÇΓö┤ΓöÇΓöÇΓö¼ΓöÇΓö┤ΓöÇΓöÇΓö¼ΓöÇΓö┤ΓöÇΓöÇΓö¼ΓöÇΓö┤ΓöÇΓöÇΓö¼ΓöÇΓö┤ΓöÇΓöÇΓö¼ΓöÇΓö┤ΓöÇΓöÇΓö¼ΓöÇΓö┤ΓöÇΓöÇΓö¼ΓöÇΓöÿ
  5951.            Γöé    Γöé    Γöé    Γöé    Γöé    Γöé    Γöé    Γöé
  5952.            Γöé    Γöé    Γöé    Γöé    Γöé    Γöé    Γöé    ΓööΓöÇΓöÇΓöÇΓöÇ  Bit 7 (LSb)
  5953.            Γöé    Γöé    Γöé    Γöé    Γöé    Γöé    Γöé
  5954.            Γöé    Γöé    Γöé    Γöé    Γöé    Γöé    ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ  Bit 6
  5955.            Γöé    Γöé    Γöé    Γöé    Γöé    Γöé
  5956.            Γöé    Γöé    Γöé    Γöé    Γöé    ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ  Bit 5
  5957.            Γöé    Γöé    Γöé    Γöé    Γöé
  5958.            Γöé    Γöé    Γöé    Γöé    ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ  Bit 4
  5959.            Γöé    Γöé    Γöé    Γöé
  5960.            Γöé    Γöé    Γöé    ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ  Bit 3
  5961.            Γöé    Γöé    Γöé
  5962.            Γöé    Γöé    ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ  Bit 2
  5963.            Γöé    Γöé
  5964.            Γöé    ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ  Bit 1
  5965.            Γöé
  5966.            ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ  Bit 0 (MSb)
  5967.  
  5968.  
  5969. ΓòÉΓòÉΓòÉ 8.1.5.1. PORT 0092 -- Special Port 92 (Read/Write) ΓòÉΓòÉΓòÉ
  5970.  
  5971.  Bit 7:         Soft Reset. Changing this bit from 0 to 1 will cause a system 
  5972.                 soft reset to occur. This bit must be returned to 0 before 
  5973.                 another soft reset can be issued. 
  5974.  
  5975.  Bit 6:         LE Mode. Writing a 1 to this register sets the system board 
  5976.                 into LE Mode. Writing a 0 changes the system board into BE 
  5977.                 Mode. A store instruction can be used to change the Endian mode 
  5978.                 of the system. The '650 will synchronize the completion of this 
  5979.                 mode switching before acknowledging the instruction.  Software 
  5980.                 must insure that the switch is complete before information may 
  5981.                 reliably be transferred into the processor. The example in 
  5982.                 Figure 26 shows one way of confirming the completion of this 
  5983.                 switch. 
  5984.  
  5985.  Bits (0:5):    Reserved. 
  5986.  
  5987.  
  5988. ΓòÉΓòÉΓòÉ 8.1.5.2. PORT 0808 -- Hardfile Light Register (Write Only) ΓòÉΓòÉΓòÉ
  5989.  
  5990.  Bit 7:         Hardfile Activity Light. This bit may be used to control the 
  5991.                 light that indicates hardfile activity. 
  5992.  
  5993.                 0 = Light off. 
  5994.  
  5995.                 1 = Light on. 
  5996.  
  5997.  Bits (0:6):    Reserved. 
  5998.  
  5999.  This register's initial state after reset is B'xxxx xxx0'. It is reset when 
  6000.  port X'4D' in the SIO is utilized to reset the native I/O and ISA slots. 
  6001.  
  6002.  The Reference Implementation system board decodes the following range of 
  6003.  addresses for this port: X'0808' - X'080B'. 
  6004.  
  6005.  
  6006. ΓòÉΓòÉΓòÉ 8.1.5.3. PORT 080C -- Equipment Present Register (Read Only) ΓòÉΓòÉΓòÉ
  6007.  
  6008.  Bit 7:         L2 Cache Present. This bit indicates whether or not an L2 cache 
  6009.                 is installed.  The bit is 0 when a card in the upgrade slot 
  6010.                 grounds the correspondingly named signal at the upgrade 
  6011.                 connector; otherwise, it is 1. 
  6012.  
  6013.                 0 = L2 cache installed. 
  6014.  
  6015.                 1 = L2 cache absent. 
  6016.  
  6017.  Bit 6:         Upgrade Present. This bit indicates whether or not an upgrade 
  6018.                 processor is installed. The bit is 0 when a card in the upgrade 
  6019.                 slot grounds the correspondingly named signal at the upgrade 
  6020.                 connector; otherwise, it is 1. 
  6021.  
  6022.                 0 = Upgrade processor installed. 
  6023.  
  6024.                 1 = Upgrade processor absent. 
  6025.  
  6026.  Bit 5:         L2 256 KB. This bit indicates whether or not a 256-KB L2 cache 
  6027.                 is installed. The bit is 0 when a card in the upgrade slot 
  6028.                 grounds the correspondingly named signal at the upgrade 
  6029.                 connector; otherwise, it is 1. 
  6030.  
  6031.                 0 = L2 cache is not 256 KB. 
  6032.  
  6033.                 1 = L2 cache is 256 KB or is absent. 
  6034.  
  6035.  Bit 4:         L2 is Copy-Back.  This bit indicates whether or not a copy-back 
  6036.                 L2 cache is installed. The bit is 0 when a card in the upgrade 
  6037.                 slot grounds the correspondingly named signal at the upgrade 
  6038.                 connector; otherwise, it is 1. 
  6039.  
  6040.                 0 = L2 Cache is write-through. 
  6041.  
  6042.                 1 = L2 Cache is copy-back or is absent. 
  6043.  
  6044.  Bit 3:         PCI Slot 1 Occupied.  This bit indicates whether or not there 
  6045.                 is a card installed in PCI Slot No. 1. The bit is 0 when a card 
  6046.                 in the slot grounds the correspondingly named signal at the PCI 
  6047.                 connector; otherwise, it is 1. 
  6048.  
  6049.                 0 = Card installed. 
  6050.  
  6051.                 1 = Card absent. 
  6052.  
  6053.  Bit 2:         PCI Slot 2 Occupied.  This bit indicates whether or not there 
  6054.                 is a card installed in PCI Slot No. 2. The bit is 0 when a card 
  6055.                 in the slot grounds the correspondingly named signal at the PCI 
  6056.                 connector; otherwise, it is 1. 
  6057.  
  6058.                 0 = Card installed. 
  6059.  
  6060.                 1 = Card absent. 
  6061.  
  6062.  Bit 1:         SCSI Fuse. This bit indicates the status of the SCSI fuse. 
  6063.  
  6064.                 0 = Fuse bad. 
  6065.  
  6066.                 1 = Fuse OK. 
  6067.  
  6068.  Bit 0:         Reserved. 
  6069.  
  6070.  This register's initial state after reset is "As Populated". 
  6071.  
  6072.  The Reference Implementation system board decodes the following range of 
  6073.  addresses for this port: X'080C' - X'080F'. 
  6074.  
  6075.  All of these bits are intended for static reporting.  Dynamically changing the 
  6076.  corresponding signals at the connectors may have undesirable effects on the 
  6077.  operation of the system. 
  6078.  
  6079.  
  6080. ΓòÉΓòÉΓòÉ 8.1.5.4. PORT 0810 -- Password Protect 1 Register (Write Only) ΓòÉΓòÉΓòÉ
  6081.  
  6082.  Bits (0:7):    Any Value.  Writing any value to this port sets a flip-flop 
  6083.                 which prevents any subsequent access to addresses X'20' - X'2F' 
  6084.                 of the Time Of Day Clock NVRAM address space.  This flip-flop 
  6085.                 is cleared only on reset.  A read has no effect. 
  6086.  
  6087.  This register's initial state after reset is in unprotected mode. It is reset 
  6088.  when port X'4D' in the SIO is utilized to reset the native I/O and ISA slots. 
  6089.  
  6090.  The Reference Implementation system board decodes the following range of 
  6091.  addresses for this port: X'0810' - X'0811'. 
  6092.  
  6093.  
  6094. ΓòÉΓòÉΓòÉ 8.1.5.5. PORT 0812 -- Password Protect 2 Register (Write Only) ΓòÉΓòÉΓòÉ
  6095.  
  6096.  Bits (0:7):    Any Value.  Writing any value to this port sets a flip-flop 
  6097.                 which prevents any subsequent access to addresses X'30' - X'3F' 
  6098.                 of the Time Of Day NVRAM Clock address space.  This flip-flop 
  6099.                 is cleared only on power-on reset. A read has no effect. 
  6100.  
  6101.  This register's initial state after reset is unprotected mode. It is reset 
  6102.  when port X'4D' in the SIO is utilized to reset the native I/O and ISA slots. 
  6103.  
  6104.  The Reference Implementation system board decodes the following range of 
  6105.  addresses for this port: X'0812' - X'0813'. 
  6106.  
  6107.  
  6108. ΓòÉΓòÉΓòÉ 8.1.5.6. PORT 0814 -- L2 Invalidate Register (Write Only) ΓòÉΓòÉΓòÉ
  6109.  
  6110.  Bits (0:7):    Any Value. Writing any value to these bits will cause the L2 
  6111.                 cache to invalidate all its contents and immediately be in a 
  6112.                 state to begin caching again. The hardware creates a pulse on 
  6113.                 the L2_TAG_CLR# line going to the upgrade connector when this 
  6114.                 port is written. A read has no effect. 
  6115.  
  6116.  Programming Note  To guarantee correct operation of this function, there must 
  6117.  be no L2 cache operation immediately following a write to this port.  The 
  6118.  correct sequence is to disable the cache with a write to Port 081C, invalidate 
  6119.  the cache with this port, and enable the cache with a write to Port 081C. Sync 
  6120.  instructions may be required to assure correct ordering of I/O cycles dealing 
  6121.  with L2 cache control. 
  6122.  
  6123.  The Reference Implementation system board decodes the following range of 
  6124.  addresses for this port: X'0814' - X'0817'. 
  6125.  
  6126.  
  6127. ΓòÉΓòÉΓòÉ 8.1.5.7. PORT 0818 -- Reserved for Keylock (Read Only) ΓòÉΓòÉΓòÉ
  6128.  
  6129. This register is reserved for systems which use the keylock function.  The 
  6130. register is functional and will indicate the status of any signal connected to 
  6131. the keylock position of the front panel connector. 
  6132.  
  6133.  Bit 7:         This bit gives real-time status of the signal wired to the 
  6134.                 keylock position of the front panel connector. 
  6135.  
  6136.                  1 = Signal high. 
  6137.  
  6138.                  0 = Signal low. 
  6139.  
  6140.  Bits (0:6):    Reserved. 
  6141.  
  6142.  
  6143. ΓòÉΓòÉΓòÉ 8.1.5.8. PORT 081C -- System Control Register (Read/Write) ΓòÉΓòÉΓòÉ
  6144.  
  6145.  Bits (4:7):    Reserved. 
  6146.  
  6147.  Bit 3:         Floppy drive motor inhibit.  This bit will inhibit the start of 
  6148.                 the floppy drive motor and is used to eliminate pulsing the 
  6149.                 motor while doing a device select for media sensing. 
  6150.  
  6151.                 0 = Motor signal allowed. 
  6152.  
  6153.                 1 = Motor inhibited. 
  6154.  
  6155.                 WARNING  D3 must be set to 0 for correct operation of the 
  6156.                 floppy drive.  It defaults to 0. 
  6157.  
  6158.  Bit 2:         Mask Transfer Error. This bit will mask any Transfer Error 
  6159.                 Acknowledge (TEA) signal going to the processor. 
  6160.  
  6161.                 WARNING  Operating with TEA masked defeats all error checking 
  6162.                 in the system and could lead to lockup on incorrect code or 
  6163.                 other types of system faults. 
  6164.  
  6165.                 0 = TEA masked. 
  6166.  
  6167.                 1 = TEA not masked. 
  6168.  
  6169.  Bit 1:         L2 Update Inhibit#. Setting this bit to 0 will disable the 
  6170.                 cache but will NOT invalidate the data tags. Also, no snoop 
  6171.                 operations are performed and no data updates are made while 
  6172.                 this bit is a 0. Setting it to a 1 will allow normal caching to 
  6173.                 resume.  See bit 0. 
  6174.  
  6175.                 Eieio instructions may have to be utilized to insure correct 
  6176.                 ordering of operations dealing with L2 cache control. 
  6177.  
  6178.                 0 = L2 cache updating is disabled. 
  6179.  
  6180.                 1 = L2 cache updating is enabled. 
  6181.  
  6182.  Bit 0:         L2 Cache Miss Inhibit#. Setting this bit to 0 allows L2 cache 
  6183.                 misses to bypass the cache and not update the cache contents. 
  6184.                 This is useful for data movements that do not require cache 
  6185.                 updates when old instructions or data should be retained.  When 
  6186.                 this bit is a 1, caching operations are normal.  See bit 1. 
  6187.  
  6188.                 Eieio instructions may have to be utilized to insure correct 
  6189.                 ordering of operations dealing with L2 cache control. 
  6190.  
  6191.                 0 = Allows bypass. 
  6192.  
  6193.                 1 = All L2 misses are updated. 
  6194.  
  6195.  This register's initial state after reset is B'000x xxxx'. It is reset when 
  6196.  port X'4D' in the SIO is utilized to reset the native I/O and ISA slots. 
  6197.  
  6198.  The Reference Implementation system board decodes the following range of 
  6199.  addresses for this port: X'081C' - X'081F'. 
  6200.  
  6201.  
  6202. ΓòÉΓòÉΓòÉ 8.1.5.9. PORT 0850 -- I/O Map Type Register (Read/Write) ΓòÉΓòÉΓòÉ
  6203.  
  6204.  Bit 7:         I/O Map. This bit controls the I/O address mode. Setting this 
  6205.                 bit to 1 allows a contiguously mapped mode wherein 601 cycles 
  6206.                 with addresses of 2 GB to 2 GB + 64 KB are contiguously mapped 
  6207.                 to PCI addresses 0 to 64 KB. Setting this bit to 0 causes 
  6208.                 discontiguous I/O mode as described in Section "Processor View 
  6209.                 of the Memory Map". 
  6210.  
  6211.                 0 = Contiguous I/O map mode (601 addresses ISA at 2 GB to 2 GB 
  6212.                 + 64 KB). 
  6213.  
  6214.                 1 = Non-contiguous I/O map mode (601 addresses ISA I/O at 2 GB 
  6215.                 to 2 GB + 8 MB). 
  6216.  
  6217.  Bits (0:6):    Reserved. 
  6218.  
  6219.  The Reference Implementation system board decodes the following range of 
  6220.  addresses for this port: X'0850' - X'0853'. 
  6221.  
  6222.  This register's initial state after reset is B'xxxx xxx1' (contiguous mode). 
  6223.  The register is reset when port X'4D' in the SIO is utilized to reset the 
  6224.  native I/O and ISA slots. 
  6225.  
  6226.  
  6227. ΓòÉΓòÉΓòÉ 8.1.6. System Interrupt Assignments ΓòÉΓòÉΓòÉ
  6228.  
  6229. Table 15 gives the interrupt assignments for the system interrupts. The table 
  6230. gives the IRQ number, the priority, and the connections. The implementation 
  6231. uses an interrupt controller compatible with two 8259s cascaded through IRQ2. 
  6232. The controller is configured at boot time for interrupt 15 to be level 
  6233. sensitive and contain all the PCI interrupts. 
  6234.  
  6235. Table 15. System Interrupt Assignments 
  6236.  
  6237. ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  6238. Γöé IRQ     Γöé PRIORITY Γöé CONNECTION              Γöé
  6239. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6240. Γöé 0 Master  Γöé 1     Γöé Timer 1 counter 0 (internal to SIO  Γöé
  6241. Γöé       Γöé      Γöé chip)                Γöé
  6242. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6243. Γöé 1      Γöé 2     Γöé Keyboard               Γöé
  6244. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6245. Γöé 2      Γöé 3-10   Γöé Cascade from controller 2      Γöé
  6246. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6247. Γöé 3      Γöé 11    Γöé Com 2, ISA pin B25          Γöé
  6248. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6249. Γöé 4      Γöé 12    Γöé Com 1, ISA pin B24          Γöé
  6250. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6251. Γöé 5      Γöé 13    Γöé ISA pin B23             Γöé
  6252. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6253. Γöé 6      Γöé 14    Γöé Floppy, ISA pin B22         Γöé
  6254. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6255. Γöé 7      Γöé 15    Γöé Parallel LPT 1, ISA pin B21     Γöé
  6256. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6257. Γöé 8 Slave   Γöé 3     Γöé RTC                 Γöé
  6258. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6259. Γöé 9      Γöé 4     Γöé ISA pin B04             Γöé
  6260. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6261. Γöé 10     Γöé 5     Γöé Audio, ISA pin D03          Γöé
  6262. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6263. Γöé 11     Γöé 6     Γöé ISA pin D04             Γöé
  6264. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6265. Γöé 12     Γöé 7     Γöé Mouse, ISA pin D05          Γöé
  6266. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6267. Γöé 13     Γöé 8     Γöé SCSI                 Γöé
  6268. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6269. Γöé 14     Γöé 9     Γöé ISA pin D07             Γöé
  6270. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6271. Γöé 15     Γöé 10    Γöé PCI interrupts (optional), ISA pin  Γöé
  6272. Γöé       Γöé      Γöé D06                 Γöé
  6273. ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  6274.  
  6275.  
  6276. ΓòÉΓòÉΓòÉ 8.1.7. I/O Configuration Space Mapping ΓòÉΓòÉΓòÉ
  6277.  
  6278. Table 16 gives the PCI I/O configuration space mapping. Each I/O device may 
  6279. have up to 256 bytes assigned to configuration registers. The layout of these 
  6280. registers includes more address space than 256 bytes, but enables a simple 
  6281. hardware mapping.  An address bit is directly connected to the PCI 
  6282. configuration line, ID SEL.  Addresses beyond the limit of 256 bytes will cause 
  6283. more than one device to be selected.  Within this table, address lines (i.e. 
  6284. A/D) are numbered in Little-Endian fashion (e.g. 0 is the LSb). 
  6285.  
  6286. Table 16. I/O Configuration Registers 
  6287.  
  6288. ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  6289. Γöé DEVICE        Γöé ID SEL   Γöé PROCESSOR ADDRESS   Γöé PCI ADDRESS     Γöé
  6290. Γöé           Γöé LINE    Γöé            Γöé           Γöé
  6291. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6292. Γöé SIO         Γöé A/D 11   Γöé 8080 0800h-08FF    Γöé 0080 0800h-08FF   Γöé
  6293. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6294. Γöé SCSI         Γöé A/D 12   Γöé 8080 1000h-10FF    Γöé 0080 1000h-10FF   Γöé
  6295. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6296. Γöé PCI expansion slot  Γöé A/D 13   Γöé 8080 2000h-20FF    Γöé 0080 2000h-20FF   Γöé
  6297. Γöé 1          Γöé      Γöé            Γöé           Γöé
  6298. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6299. Γöé PCI expansion slot  Γöé A/D 14   Γöé 8080 4000h-40FF    Γöé 0080 4000h-40FF   Γöé
  6300. Γöé 2          Γöé      Γöé            Γöé           Γöé
  6301. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6302. Γöé PCI expansion slot  Γöé A/D 15   Γöé 8080 8000h-80FF    Γöé 0080 8000h-80FF   Γöé
  6303. Γöé 3          Γöé      Γöé            Γöé           Γöé
  6304. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6305. Γöé PCI expansion slot  Γöé A/D 16   Γöé 8081 0000h-00FF    Γöé 0081 0000h-00FF   Γöé
  6306. Γöé 4          Γöé      Γöé            Γöé           Γöé
  6307. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6308. Γöé PCI expansion slot  Γöé A/D 17   Γöé 8082 0000h-00FF    Γöé 0082 0000h-00FF   Γöé
  6309. Γöé 5          Γöé      Γöé            Γöé           Γöé
  6310. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6311. Γöé PCI expansion slot  Γöé A/D 18   Γöé 8084 0000h-00FF    Γöé 0084 0000h-00FF   Γöé
  6312. Γöé 6          Γöé      Γöé            Γöé           Γöé
  6313. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6314. Γöé PCI expansion slot  Γöé A/D 19   Γöé 8088 0000h-00FF    Γöé 0088 0000h-00FF   Γöé
  6315. Γöé 7          Γöé      Γöé            Γöé           Γöé
  6316. ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  6317.  
  6318.  
  6319. ΓòÉΓòÉΓòÉ 8.1.8. Additional System I/O Mappings ΓòÉΓòÉΓòÉ
  6320.  
  6321. Table 17 gives the Reference Implementation processor addresses and the 
  6322. functions of some registers in System I/O space. Four bytes of space are 
  6323. allocated for the interrupt acknowledgement. However, the current 
  6324. implementation need return only 1 byte. 
  6325.  
  6326. Table 17. Registers in System I/O Space 
  6327.  
  6328. ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  6329. Γöé PROCESSOR ADDRESS Γöé FUNCTION                         Γöé
  6330. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6331. Γöé BFFF EFF0h-EFF3  Γöé Memory parity error address                Γöé
  6332. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6333. Γöé BFFF FFF0h-FFF3  Γöé Interrupt vector register                 Γöé
  6334. ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  6335.  
  6336. The Memory Parity Addressing will return enough of the parity error address to 
  6337. identify the page in which the parity error exists. 
  6338.  
  6339.  
  6340. ΓòÉΓòÉΓòÉ 8.1.9. I/O Memory Mapping ΓòÉΓòÉΓòÉ
  6341.  
  6342. Table 18 gives the PCI addresses, corresponding processor addresses and the 
  6343. functions of some registers in I/O Memory. 
  6344.  
  6345. Table 18. Register Map in I/O Memory 
  6346.  
  6347. ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  6348. Γöé I/O MEMORY     Γöé PROCESSOR ADDRESS Γöé FUNCTION               Γöé
  6349. Γöé ADDRESS      Γöé          Γöé                    Γöé
  6350. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6351. Γöé 3FF0 0100     Γöé FFF0 0100     Γöé Starting address after hard reset   Γöé
  6352. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6353. Γöé 3FFF FFF0     Γöé FFFF FFF0     Γöé Flash write address and data     Γöé
  6354. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6355. Γöé 3FFF FFF1     Γöé FFFF FFF1     Γöé Flash lock out write         Γöé
  6356. ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  6357.  
  6358.  
  6359. ΓòÉΓòÉΓòÉ 8.1.9.1. 601-To-ROM Cache Fill Read Cycles (Special Burst) ΓòÉΓòÉΓòÉ
  6360.  
  6361. At power-on time, the 601 comes up in Big-Endian Mode with its cache enabled 
  6362. and begins burst mode fetching at address X'FFF0 0100'. The system board logic, 
  6363. at this time, defaults to Big-Endian Mode and the bring-up code is read. 
  6364.  
  6365. The ROM is located on the PCI bus physically, but not logically. This requires 
  6366. the PCI Bridge and Memory Controller (PCIB/MC) to decode ROM addresses, run 
  6367. eight cycles to the PCI bus, accumulate the 8 single bytes of read data into an 
  6368. 8-byte buffer line, and control responses to the 601 during the burst cycles. 
  6369.  
  6370. This cycle is a highly special cycle which is not a true burst even though the 
  6371. 601 is in burst mode. It obeys the following rules: 
  6372.  
  6373.    o  At the beginning of each cycle, the A/D (2:0) bits are set to zero 
  6374.       regardless of the states of the 601_A (29:31) bits. 
  6375.    o  Logic in the PCIB/MC causes ROM cycles to run at approximately 150 ns - 
  6376.       200 ns each to accumulate 8 bytes of data.  A/D (2:0) are incremented on 
  6377.       each cycle.  Thus one 8-byte beat takes approximately 1.6 ╤åsec. The 
  6378.       timing is 16 CPU clocks on the first beat and 13 CPU clocks on each 
  6379.       subsequent beat, with a one- or two-clock overhead after the last beat. 
  6380.    o  After the first 8 bytes are accumulated, they are transmitted to the 601 
  6381.       as the first beat of the burst.  The same data is repeated on the next 
  6382.       three beats in rapid order without cycling the ROM. The reason for this 
  6383.       is to prohibit cycles on the PowerPC processor bus which are long enough 
  6384.       to interfere with refresh or cause extreme latency. 
  6385.  
  6386.       Software Development Note: The initial stages of bringup must be 
  6387.       programmed to account for this pattern of repetition.  When enough useful 
  6388.       instructions have been executed, the cache may be turned off so that it 
  6389.       is not necessary to code the entire Flash in this manner. 
  6390.  
  6391.  
  6392.    o  BE/LE data multiplexing follows the the same rules as for normal memory, 
  6393.       but in this case the low three address bits have no effect on the result. 
  6394.       The bytes in Flash 0, 1, 2 ... are passed to 601 byte lanes 0, 1, 2... in 
  6395.       BE mode, and they are swapped on byte lanes 7, 6, 5... in LE mode. 
  6396.  
  6397.  
  6398. ΓòÉΓòÉΓòÉ 8.1.9.2. 601-To-ROM Non-Burst Read Cycles ΓòÉΓòÉΓòÉ
  6399.  
  6400. These cycles work very similarly to the special burst cycles described above. 
  6401. They obey basically the same rules.  The difference is that they are naturally 
  6402. single-beat cycles, so data is not repeated. 
  6403.  
  6404.    o  Any 601-supported-size transfer with any alignment may be used, and the 
  6405.       cycle will complete as described in the previous section. Note that 8 
  6406.       bytes of data are always read from ROM. 
  6407.    o  BE/LE data multiplexing follows the the same rules as for normal memory, 
  6408.       but in this case the low three address bits have no effect on the result. 
  6409.       The bytes in ROM 0, 1, 2 ... are passed to 601 byte lanes 0, 1, 2 ... in 
  6410.       BE mode, and they are swapped on byte lanes 7, 6, 5 ... in LE mode. 
  6411.    o  The cycle time is approximately 1.6 ╤åsec to 2 ╤åsec whether 1 or up to 8 
  6412.       bytes are retrieved. 
  6413.  
  6414.  
  6415. ΓòÉΓòÉΓòÉ 8.1.9.3. 601-To-ROM Write Cycles (Flash-Based Implementation) ΓòÉΓòÉΓòÉ
  6416.  
  6417. Writing to Flash ROM is another very specialized cycle.  Only one address 
  6418. X'FFFF FFF0' can be used for writing all data to Flash.  The Flash ROM address 
  6419. and data are both encoded into the 4 bytes of data written by this store 
  6420. operation.  Only a word (4-byte) write cycle is supported (although only 1 byte 
  6421. is written at a time). The first 3 bytes contain the Flash address in order of 
  6422. low-order byte to high-order byte.  The fourth byte (most significant byte in 
  6423. the word) contains the byte of data to be placed in the Flash ROM. 
  6424.  
  6425. Flash ROM protection must be implemented within software.  Port X'FFFF FFF1' 
  6426. can be used to lock out all Flash writes. Writing any data to this port address 
  6427. locks out all Flash ROM writes until the power is turned off and back on.  In 
  6428. addition, the Flash itself has means to lock out updates to certain sectors by 
  6429. writing control sequences.  Consult the Flash chip manufacturer's specification 
  6430. for details. 
  6431.  
  6432.  
  6433. ΓòÉΓòÉΓòÉ 8.1.9.4. PCI Masters To ROM ΓòÉΓòÉΓòÉ
  6434.  
  6435. This implementation provides no mechanism for the PCI devices to access the 
  6436. ROM. 
  6437.  
  6438.  
  6439. ΓòÉΓòÉΓòÉ 8.1.10. DMA Assignments ΓòÉΓòÉΓòÉ
  6440.  
  6441. Table 19 gives the DMA request and grant lines. Details of the DMA controller 
  6442. implementation are provided in Section "I/O Complex Components". 
  6443.  
  6444. Table 19. System Interrupt Assignments 
  6445.  
  6446. ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  6447. Γöé DMA     Γöé DRQ  Γöé CONNECTION              Γöé
  6448. Γöé CHANNEL   Γöé    Γöé                   Γöé
  6449. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6450. Γöé 0      Γöé 0   Γöé I/O connectors            Γöé
  6451. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6452. Γöé 1      Γöé 1   Γöé I/O connectors            Γöé
  6453. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6454. Γöé 2      Γöé 2   Γöé Super I/O, floppy diskette con-   Γöé
  6455. Γöé       Γöé    Γöé troller               Γöé
  6456. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6457. Γöé 3      Γöé 3   Γöé I/O connectors            Γöé
  6458. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6459. Γöé 4      Γöé 4   Γöé Cascade in SIO            Γöé
  6460. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6461. Γöé 5      Γöé 5   Γöé I/O connectors            Γöé
  6462. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6463. Γöé 6      Γöé 6   Γöé Audio connectors           Γöé
  6464. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  6465. Γöé 7      Γöé 7   Γöé Audio connectors           Γöé
  6466. ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  6467.  
  6468.  
  6469. ΓòÉΓòÉΓòÉ 8.2. Processor Complex Components ΓòÉΓòÉΓòÉ
  6470.  
  6471. This section describes components which could be used to implement the 
  6472. processor complex for a PowerPC Reference Platform-compliant system. Refer to 
  6473. Figure 18 for a diagram of the processor complex within the system 
  6474. configuration. 
  6475.  
  6476.  
  6477. ΓòÉΓòÉΓòÉ 8.2.1. System Board ΓòÉΓòÉΓòÉ
  6478.  
  6479. The system board contains most of the electronics for this Reference 
  6480. Implementation. Major I/O subsystems are connected to main memory through the 
  6481. PCI bus. The graphics subsystem, System I/O and SCSI are located on this bus. 
  6482. The video is attached to the PCI bus through a PCI socket, allowing for future 
  6483. upgradability and a fast interface.  Flash ROM accesses share the PCI A/D lines 
  6484. with the control signalling provided by the memory controller. 
  6485.  
  6486. The board is designed to an industry-standard LBX 9" by 13". It requires +5 
  6487. volts to power most of the components.  Plus 12 and -12 volts are also required 
  6488. to support some of the peripheral features. Components that require +3.6 volts 
  6489. (601 processor and PCI Bridge/Memory Controller) are supported using a 
  6490. system-board-mounted regulator to convert +5 to +3.6 volts.  Negative 5 volts 
  6491. is supplied to the ISA connectors via the riser. 
  6492.  
  6493. The system board will be available as a component from the IBM Microelectronics 
  6494. Division. 
  6495.  
  6496.  
  6497. ΓòÉΓòÉΓòÉ 8.2.2. PowerPC Processor ΓòÉΓòÉΓòÉ
  6498.  
  6499. The 601 processor (IBM PPC601 or Motorola MPC601) is a PowerPC processor 
  6500. available in operating frequencies of 50, 66 or 80 MHz. There are 32 address 
  6501. bits and 64 data bits. It contains a 32-KB eight-way set associated internal 
  6502. cache.  The 601 is packaged in a 304-pin quad-flat-pack (QFP) package and 
  6503. requires +3.6-volt power. 
  6504.  
  6505.  
  6506. ΓòÉΓòÉΓòÉ 8.2.3. PCI Bridge and Memory Controller (PCIB/MC) ΓòÉΓòÉΓòÉ
  6507.  
  6508. This component, IBM 27 82650 (abbreviated as '650) is actually composed of two 
  6509. modules which act together. A buffer chip, IBM 27 82653, makes the connections 
  6510. between the processor, memory and PCI buses under the control of a control chip 
  6511. set, IBM 27 82654.  IBM 27 82654 is implemented in a 160-pin chip.  IBM 27 
  6512. 82653 is implemented in 304-pin Gate Array QFP chips. 
  6513.  
  6514. The attributes of the PCI Bridge and Memory Controller are as follows: 
  6515.  
  6516.    o  Supports 604 and 603 processors (except the 603 operation in 1:1 clock 
  6517.       mode, which is not supported) 
  6518.    o  SIMM memory controller 
  6519.    o  Bridge from the PowerPC processor to the PCI bus 
  6520.    o  Burst or single-beat access from CPU 
  6521.    o  Burst or single-beat access from PCI 
  6522.    o  PCI and PowerPC processor bus arbitration 
  6523.    o  Error reporting to the PowerPC processor 
  6524.    o  Supports only non-interleaved memory access operation (paging is 
  6525.       supported) 
  6526.    o  Memory on the PCI bus is not executable, nor cachable by the processor 
  6527.    o  Memory on the ISA bus is not executable, nor cachable by the processor 
  6528.    o  Supports Bi-Endian mode switching by performing the appropriate address 
  6529.       modification and data multiplexing 
  6530.  
  6531.  The PCIB/MC chip set is available from IBM Microelectronics. Other chip 
  6532.  vendors are working on similar solutions. 
  6533.  
  6534.  
  6535. ΓòÉΓòÉΓòÉ 8.2.4. Memory Subsystem ΓòÉΓòÉΓòÉ
  6536.  
  6537. The Reference Platform's memory subsystem can support up to 256 MB of system 
  6538. memory on eight SIMM sockets. Each SIMM socket can support an 8-MB or 32-MB 
  6539. parity-checking SIMM memory with access speeds less than or equal to 70 ns. 
  6540. These SIMMs are in an industry-standard 168-pin package.  These SIMMs are an 
  6541. approved JEDEC standard for 8-byte SIMMs.  The DRAM subsystem is 72 bits wide, 
  6542. which includes 64 data bits and 8 parity bits.  One parity bit is generated for 
  6543. each byte of data written.  During a read operation, one parity bit is checked 
  6544. for each byte of data. 
  6545.  
  6546. The features and functions of the system memory are as follows: 
  6547.  
  6548.    o  Supports parity checking 
  6549.    o  Supports 8-MB and 32-MB SIMMs 
  6550.    o  Supports mixed use of both types of SIMMs (8 MB and 32 MB) 
  6551.    o  Supports empty SIMM sockets at any position 
  6552.  
  6553.  
  6554. ΓòÉΓòÉΓòÉ 8.2.5. Clock Generation ΓòÉΓòÉΓòÉ
  6555.  
  6556. The primary clock generation function is accomplished with a custom clock chip. 
  6557. Fifty- and 66-MHz systems will use the "Cetus-6A".  Eighty-MHz systems will use 
  6558. the "Super Cetus". The chips are pin compatible and use a seed oscillator to 
  6559. generate the 2X, processor clocks, and 601 bus clocks needed by the system. 
  6560. One of the bus clock outputs feeds a Phase Lock Loop (PLL) clock generator 
  6561. which generates the PCI clocks. In the normal mode of operation the PLL divides 
  6562. the 601 bus clock by 2. 
  6563.  
  6564. The features and functions of the AMCC S4403 BiCMOS PLL Clock Generator are as 
  6565. follows: 
  6566.  
  6567.    o  Generates eight clock outputs for PCI devices 
  6568.    o  Forty-four-pin PLCC package 
  6569.    o  Maintains +/- 1 ns synchronization to the 601 bus clock and any output 
  6570.       clock 
  6571.    o  Can be connected for divide-by-1 or divide-by-2 operation 
  6572.  
  6573.  
  6574. ΓòÉΓòÉΓòÉ 8.2.6. Upgrade Slot ΓòÉΓòÉΓòÉ
  6575.  
  6576. A 200-pin socket is provided on the system board in which either an L2 Cache 
  6577. card or a processor upgrade card may be installed.  The 601 bus signals and 
  6578. various control signals such as presence detect signals and cache control 
  6579. signals are wired to the socket.  Section "Upgrade Slot Definition", gives the 
  6580. list of pins and their functions on this connector. Support is included on the 
  6581. system board for: 
  6582.  
  6583.    o  Write-through or copy-back cache cards 
  6584.    o  Two cache-type ID bits in a system board register 
  6585.    o  Various cache controls such as flush and disable 
  6586.    o  Powering down the processor installed on the system board when an upgrade 
  6587.       processor is detected. (This slot does not support multiprocessing.) 
  6588.    o  Arbitration for the upgrade processor 
  6589.  
  6590.  The upgrade processor card must conform to the PowerPC (logical) bus 
  6591.  definition.  The primary upgrade target is the 604 processor. The upgrade 
  6592.  processor card must provide a 3.6- or 3.3-volt regulator as required. Plus 5 
  6593.  volts is available at the socket. 
  6594.  
  6595.  
  6596. ΓòÉΓòÉΓòÉ 8.2.6.1. L2 Cache ΓòÉΓòÉΓòÉ
  6597.  
  6598. An L2 cache is part of the Reference Implementation. The cache is organized 
  6599. with a 72-bit data/parity path.  The cache card will not check parity, but will 
  6600. store and retrieve parity generated elsewhere. The L2 cache for the Reference 
  6601. Implementation will have the following attributes: 
  6602.  
  6603.    o  256 KB or 512 KB 
  6604.    o  Pluggable 
  6605.    o  Direct-mapped 
  6606.    o  3-1-1-1 burst read hits 
  6607.    o  Supports cycle times of 15 ns or greater 
  6608.    o  32-byte line 
  6609.    o  Updates cache on bursts and single-beat write hits of exactly 8 bytes 
  6610.    o  Invalidates line if single-beat write hit is of less than 8 bytes 
  6611.    o  Qualifies cache updates with PowerPC Processor Cache Inhibit signal 
  6612.    o  Will provide a minimum of 8 bytes of data on ANY cache read hit 
  6613.    o  External L2_CACHE_INHibit Input from System Control Register 
  6614.    o  External L2_CACHE_DISable Input from System Control Register 
  6615.    o  External L2_CACHE_FLUSH Input from System Control Register 
  6616.  
  6617.         -  This will cause the L2 to invalidate all cache lines; no data will 
  6618.            be written back to memory 
  6619.  
  6620.    o  Supports storage of parity on data lines 
  6621.    o  Caches only lower 2 GB address space (System Memory space) 
  6622.    o  No address pipelining is supported 
  6623.  
  6624.  
  6625. ΓòÉΓòÉΓòÉ 8.2.7. Flash ROM or EPROM ΓòÉΓòÉΓòÉ
  6626.  
  6627. This component of the Reference Implementation contains the bring-up code.  In 
  6628. addition, it is recommended that machine model-specific data such as the 
  6629. processor and system board bus speeds, native I/O complement, and memory map 
  6630. boundaries be programmed into this device.  There is no other source of this 
  6631. information built into the system board. Programming this data into Flash ROM 
  6632. before or during the manufacturing process is possible. 
  6633.  
  6634. After power on, the processor fetches the initial code from this device.  A 
  6635. maximum of 16 MB ROM space is architected, but the system board supports 512 
  6636. KB. 
  6637.  
  6638. A jumper (J20) is provided on the system board which allows use of an EPROM 
  6639. (AMD 27C040-150JC) in place of the Flash ROM (AMD 29F040-120) for systems that 
  6640. do not wish to bear the cost of Flash ROM. Alternatively, a 256-KB EPROM may be 
  6641. utilized. 
  6642.  
  6643.  
  6644. ΓòÉΓòÉΓòÉ 8.3. I/O Complex Components ΓòÉΓòÉΓòÉ
  6645.  
  6646. This section describes components used to implement the I/O complex for the 
  6647. PowerPC Reference Implementation. Refer to Figure 18 for a diagram of the I/O 
  6648. complex within the system configuration. 
  6649.  
  6650.  
  6651. ΓòÉΓòÉΓòÉ 8.3.1. Graphics Subsystem ΓòÉΓòÉΓòÉ
  6652.  
  6653. The graphics subsystem consists of a PCI-attached Weitek 9000 and 1 MB of 
  6654. standard video RAM.  The VRAM may be expanded to 2 MB.  A Brooktree Bt_485 
  6655. RAMDAC is used to convert digital red-green-blue (RGB) signals to analog video 
  6656. signals. 
  6657.  
  6658. An alternate video system is the S3 86C928PCI attached to the PCI bus.  It 
  6659. contains the same VRAM configuration and RAMDAC as the implementation using the 
  6660. Weitek. 
  6661.  
  6662.  
  6663. ΓòÉΓòÉΓòÉ 8.3.2. SCSI Subsystem ΓòÉΓòÉΓòÉ
  6664.  
  6665. The SCSI subsystem functions are performed by an NCR 53C810 chip. This 
  6666. component attaches directly to the PCI bus on the system board and is described 
  6667. in detail below: 
  6668.  
  6669.    o  Eight-bit SCSI-2 interface 
  6670.    o  Supports variable block size and scatter/gather data transfers 
  6671.    o  Supports 32-bit word data bursts with variable burst lengths 
  6672.    o  Full 32-bit PCI bus master 
  6673.    o  Sixty-four-byte FIFO buffer 
  6674.  
  6675.  
  6676. ΓòÉΓòÉΓòÉ 8.3.3. I/O Control Subsystem ΓòÉΓòÉΓòÉ
  6677.  
  6678. The I/O Control Subsystem is implemented in two chips which are described in 
  6679. the next two subsections. 
  6680.  
  6681.  
  6682. ΓòÉΓòÉΓòÉ 8.3.3.1. System I/O Bridge ΓòÉΓòÉΓòÉ
  6683.  
  6684. The system I/O bridge function is provided by an Intel 82378ZB. This chip 
  6685. provides a PCI-to-ISA bus bridge where the native I/O and the ISA slots reside. 
  6686. It also provides system services such as DMA timers and interrupt control.  Its 
  6687. major functions are as follows: 
  6688.  
  6689.    o  Bridge between PCI and ISA 
  6690.  
  6691.         -  Eight- or 16-bit ISA devices 
  6692.         -  Twenty-four-bit addressing on ISA 
  6693.         -  Partially decodes Native I/O addresses 
  6694.         -  Passes unclaimed PCI memory addresses below 16 MB to ISA 
  6695.         -  Passes unclaimed PCI I/O addresses below 64 KB to ISA 
  6696.         -  Generates ISA clock, programmable divide by 3 and 4 ratios 
  6697.         -  Allows ISA mastering and has programmable decodes which map ISA 
  6698.            memory cycles to the PCI bus 
  6699.         -  Has 32-bit posted memory write data buffer, no I/O buffering 
  6700.  
  6701.    o  Seven-channel DMA between ISA devices and memory 
  6702.  
  6703.         -  Eight- or 16-bit devices on ISA (and optionally PCMCIA) bus only 
  6704.         -  Thirty-two-bit addressing of DMA 
  6705.         -  Function of two 83C37's 
  6706.         -  Eight-byte bidirectional buffer for DMA data 
  6707.         -  Supports Scatter-Gather DMA operations 
  6708.         -  Supports Guaranteed Access Time Mode for DMA and ISA masters 
  6709.  
  6710.    o  Timer block -- function of 82C54 
  6711.    o  Interrupt controller -- function of two 8259's 
  6712.    o  Functions as PCI slave during programming and ISA slave cycles, as bus 
  6713.       master during DMA (or ISA master cycles) 
  6714.  
  6715.  
  6716. ΓòÉΓòÉΓòÉ 8.3.3.2. Native I/O Controller ΓòÉΓòÉΓòÉ
  6717.  
  6718. This component contains the floppy disk controller, two serial ports, the IDE 
  6719. controller, and one parallel port. Control is provided via the ISA bus. This 
  6720. function is provided by a National PC87312 SUPER I/O chip. 
  6721.  
  6722. Additional hardware and software may be used to facilitate the floppy disk 
  6723. media sense function.  The National Super I/O controller chip will normally 
  6724. enable disk rotation anytime the media select line is activated.  This pulse to 
  6725. the motor circuitry could lead to component failure and noise when software 
  6726. frequently (e.g.  one hundred times a second) polls the floppy media.  To 
  6727. eliminate the motor circuit pulse, software must set the motor inhibit bit in 
  6728. register 81C and hardware must inhibit this signal to the floppy motor circuit. 
  6729. A second approach which does not use hardware is possible for systems which 
  6730. have only one drive.  In this approach, software which wishes to sense the 
  6731. media places the controller in four floppy mode and issues a media select for 
  6732. drive zero, but does not issue a motor select for drive zero. 
  6733.  
  6734.  
  6735. ΓòÉΓòÉΓòÉ 8.3.4. Audio Subsystem ΓòÉΓòÉΓòÉ
  6736.  
  6737. Business audio is provided through the Crystal Semiconductor CS4231 stereo 
  6738. audio integrated circuit, which is connected to the ISA bus.  The IC provides 
  6739. simultaneous capture and playback with two independently controllable DMA 
  6740. channels, each with its own 16-sample FIFO buffer.  In addition, the audio chip 
  6741. provides compression and decompression and Big-Endian and Little-Endian sample 
  6742. modes.  The audio subsystem is processor driven and does not include a digital 
  6743. signal processor (DSP).  As such, it can play MIDI files, but is not a 
  6744. full-function MIDI system. One audio output is to a single speaker mounted in 
  6745. the cabinet.  Also supported are four rear-mounted 3.5 mm jacks for: 
  6746.  
  6747.    o  Stereo earphones (the speaker is muted when an earphone plug is inserted 
  6748.       into the connector) 
  6749.    o  Microphone input 
  6750.    o  Stereo line in 
  6751.    o  Stereo line out 
  6752.  
  6753.   There is also a system board-mounted connector with cable for direct playback 
  6754.  from a CD-ROM. 
  6755.  
  6756.  
  6757. ΓòÉΓòÉΓòÉ 8.3.4.1. Timer 2 Audio Support ΓòÉΓòÉΓòÉ
  6758.  
  6759. The conventional PC Timer 2 signal is summed with the outputs of the business 
  6760. audio chip at the operational amplifier which drives the speaker.  This 
  6761. provides the capability of supporting standard audio on configurations using 
  6762. this system board. Thus the software may elect to directly drive Timer 2 audio 
  6763. or to emulate Timer 2 audio through the business audio chip. Note that the use 
  6764. of the Timer 2 for audio is not recommended. 
  6765.  
  6766.  
  6767. ΓòÉΓòÉΓòÉ 8.3.5. 601 Processor Internal Real-Time Clock ΓòÉΓòÉΓòÉ
  6768.  
  6769. The 601 processor requires a 7.8125-MHz clock input to support its internal 
  6770. Real-Time Clock.  All other PowerPC processors contain a Time Base which is 
  6771. driven off of other clocks within the system. 
  6772.  
  6773.  
  6774. ΓòÉΓòÉΓòÉ 8.3.6. Real-Time Clock (RTC) ΓòÉΓòÉΓòÉ
  6775.  
  6776. Real-Time Clock and calendar functions are performed by a Dallas Semiconductor 
  6777. DS1385S chip.  A description of this chip follows: 
  6778.  
  6779.    o  RTC Function (PC compatible) 
  6780.    o  Four KB Non-volatile RAM 
  6781.    o  Connected to the X bus, which is a buffered 8-bit subset of the ISA bus 
  6782.    o  Separate replaceable battery 
  6783.    o  Sixty-four bytes of CMOS RAM 
  6784.  
  6785.  Figure 25 shows the map of information contained in the CMOS RAM contained on 
  6786.  this chip. 
  6787.  
  6788.  Figure 25 - Map of CMOS on DS1385S 
  6789.  
  6790.   /* Structure map for CMOS on PowerPC Reference Platform */
  6791.   /* CMOS is the 64 bytes of RAM in the DS1385 chip */
  6792.   /* The CRC's are computed with x**16+x**12+x**5 + 1 polynomial */
  6793.   /* The clock is kept in 24 hour BCD mode and should be set to UT(GMT) */
  6794.  
  6795.   #ifndef _CMOS_
  6796.   #define _CMOS_
  6797.  
  6798.   struct _CMOS_MAP {
  6799.     unsigned char DateAndTime[14]; /* 00 = Seconds
  6800.                                       01 = Seconds Alarm
  6801.                                       02 = Minutes
  6802.                                       03 = Minutes Alarm
  6803.                                       04 = Hours
  6804.                                       05 = Hours Alarm
  6805.                                       06 = Day of Week
  6806.                                       07 = Day of Month
  6807.                                       08 = Month
  6808.                                       09 = Year (two digits)
  6809.                                       0A = Status Register A
  6810.                                       0B = Status Register B - Alarm
  6811.                                       0C = Status Register C - Flags
  6812.                                       0D = Status Register D - Battery */
  6813.     unsigned char SystemDependentArea1[2];
  6814.     unsigned char SystemDependentArea2[8];
  6815.     unsigned char FeatureByte0[1];
  6816.     unsigned char FeatureByte1[1]; /* 19 = PW Flag;
  6817.                                       attribute = write protect */
  6818.     unsigned char Century[1]; /* century byte in BCD, e.g. 0x19 currently */
  6819.     unsigned char FeatureByte3[1];
  6820.     unsigned char FeatureByte4[1];
  6821.     unsigned char FeatureByte5[1];
  6822.     unsigned char FeatureByte6[1];
  6823.     unsigned char FeatureByte7[1]; /* 1F = Alternate PW Flag;
  6824.                                       attribute = write protect */
  6825.     unsigned char BootPW[14]; /* Power-on password needed to boot system;
  6826.                                  reset value = 0x00000000000000005a5a5a5a5a5a);
  6827.                                  attribute = lock */
  6828.     unsigned char BootCrc[2]; /* CRC on BootPW */
  6829.     unsigned char ConfigPW[14]; /* Configuration Password needed to
  6830.                                    change configuration of system;
  6831.                                    reset value = 0x00000000000000005a5a5a5a5a5a);
  6832.                                    attribute = lock */
  6833.     unsigned char ConfigCrc[2]; /* CRC on ConfigPW */
  6834.     } CMOS_MAP;
  6835.  
  6836.   #endif  //ndef _CMOS_
  6837.  
  6838.  
  6839. ΓòÉΓòÉΓòÉ 8.3.7. Keyboard/Mouse  -- Intel 8042AH ΓòÉΓòÉΓòÉ
  6840.  
  6841. An Intel 8042AH chip provides keyboard and mouse controls and is connected to 
  6842. the X bus. 
  6843.  
  6844.  
  6845. ΓòÉΓòÉΓòÉ 8.3.8. I/O Decoder ΓòÉΓòÉΓòÉ
  6846.  
  6847. This component resides on the X bus.  It receives partial decode signals from 
  6848. the SIO chip and further decodes these to produce chip selects for various 
  6849. components.  It also contains most of the system registers and implements 
  6850. password protection. 
  6851.  
  6852.  
  6853. ΓòÉΓòÉΓòÉ 8.4. Endian Switching Process ΓòÉΓòÉΓòÉ
  6854.  
  6855. The process outlined in this section will switch the system from Big-Endian to 
  6856. Little-Endian mode when used in this Reference Implementation with a 601 
  6857. processor. Because this process must execute during transition periods in which 
  6858. the processor and system components are in different Endian modes, care must be 
  6859. taken to assure that interrupts are not taken or that data and instructions do 
  6860. not remain in cache in the wrong Endian order. The instructions must not cross 
  6861. a page boundary.  The process is outlined below: 
  6862.  
  6863.    1. Enable address translation 
  6864.    2. Flush all system caches 
  6865.    3. Disable interrupts 
  6866.    4. Enter supervisor state 
  6867.    5. Set the processor and system board state to Little-Endian (see Figure 26) 
  6868.  
  6869.       Note:  Processor is now in Little-Endian mode.  All instructions must be 
  6870.       in Little-Endian order. 
  6871.    6. Put interrupt handlers and processor data structures in Little-Endian 
  6872.       format 
  6873.    7. Enable interrupts 
  6874.    8. Start the Little-Endian operating system initialization 
  6875.  
  6876.  Figure 26 - Instruction Stream to Switch Endian Modes 
  6877.  
  6878.      x00   mfspr   R2,1008   ;Load the HID0 register
  6879.      x04   ori  R2,R2,LE_BIT   ;Set the Little-Endian bit in R2
  6880.      x08   sync
  6881.      x0C   sync
  6882.      x10   sync
  6883.      x14   mtspr   1008,R2   ;Set the processor into Little-Endian mode
  6884.   ;At least 3 sync instructions must precede and follow the above
  6885.   ;instruction because of processor design and pipelines.
  6886.      x18   sync
  6887.      x1C   sync
  6888.      x20   sync
  6889.      x24   stb   R5,0(R29)   ;Set Endian mode of system board
  6890.   ;Register R5 has the data and R29 has the address for the Endian control port
  6891.   ;Endian control port at X'8000 0092' must be addressed at
  6892.   ;X'8000 0095' because processor is modifying addresses now
  6893.   ; To this point all instructions are in Big Endian Format
  6894.   ;Include a string of palindromic instructions to pass time until the system
  6895.   ;completes the switch.  Twenty five are suggested based on a 66 MHz processor
  6896.      x2C   addi   R0,R1,0x138   ;Instructions which work LE or BE
  6897.                  ;This instruction generates 0x38010138
  6898.      x30   addi   R0,R1,0x138
  6899.      x34   addi   R0,R1,0x138
  6900.     ....
  6901.      xyy   addi   R0,R1,0x138
  6902.   ;Start of Little Endian instructions
  6903.  
  6904.  This switching process is only applicable for 601 processors in a design with 
  6905.  a Bi-Endian memory as shown in Figure 57. 
  6906.  
  6907.  If the design uses the Big-Endian memory approach as shown in Figure 58, then 
  6908.  this process must be modified.  The Little-Endian portion of the operating 
  6909.  system loader and any of the rest of the operating system which was brought 
  6910.  into memory before the system was switched to Little-Endian mode does not 
  6911.  reside in memory in the correct format.  This information was brought into 
  6912.  memory in the true Little-Endian format as it existed on the media.  It must 
  6913.  exist in memory in the "PowerPC Little-Endian" form.  This form has the bytes 
  6914.  reversed within each doubleword.  After the system is in Little-Endian mode, 
  6915.  further input from media of Little-Endian information will arrive in system 
  6916.  memory in the correct form. Examples of approaches to accomplish this byte 
  6917.  reversal are as follows: 
  6918.  
  6919.    o  Before the processor switches to Little-Endian mode, load and store each 
  6920.       Little-Endian doubleword doing a byte reversal in the process. 
  6921.    o  Swap out the Little-Endian material while in the Big-Endian mode and swap 
  6922.       it back in after the system is in Little-Endian mode and before the 
  6923.       processor has been switched to Little-Endian mode.  The instructions to 
  6924.       perform the swap-in must have been byte reversed. 
  6925.    o  During the install process, byte reverse each doubleword of Little-Endian 
  6926.       information on the media.  This format cannot be moved to an 
  6927.       implementation with Bi-Endian memory. 
  6928.  
  6929.  
  6930. ΓòÉΓòÉΓòÉ 8.5. Devices and Subsystems Used ΓòÉΓòÉΓòÉ
  6931.  
  6932. The list of devices described below is intended to reflect the typical devices 
  6933. used in the PowerPC Reference Platform Implementation.  No endorsement of the 
  6934. product or vendor is stated by this list.  This list is a minimum set of 
  6935. devices requiring operating system support.  These devices, adaptors, and 
  6936. subsystems help the Reference Implementation compete with other PCs and 
  6937. workstations.  These system solutions establish the recommended implementation. 
  6938.  
  6939.  
  6940. ΓòÉΓòÉΓòÉ 8.5.1. Storage Subsystems ΓòÉΓòÉΓòÉ
  6941.  
  6942. Hard Disk Drives (SCSI-2) 
  6943.  
  6944.  Vendor            Description 
  6945.  Quantum           270-MB Hard Disk Drive 
  6946.  Conner            340-MB Hard Disk Drive 
  6947.  Conner or Maxtor  540-MB Hard Disk Drive 
  6948.  IBM SSD           1-GB Hard Disk Drive 
  6949.  IBM SSD           2-GB Hard Disk Drive 
  6950.  
  6951.  Floppy Disk Drives 
  6952.  
  6953.  Vendor    Description 
  6954.  Alps      1.44-MB 3.5" FDD 
  6955.  Alps      2.88-MB 3.5" FDD 
  6956.  Canon     1.22-MB 5.25" FDD 
  6957.  
  6958.  CD-ROM Drives (SCSI-2) 
  6959.  
  6960.  Vendor    Description 
  6961.  Toshiba   CD-ROM XA DS 
  6962.  
  6963.  Optical Disk Drives 
  6964.  
  6965.  Vendor    Description 
  6966.  IBM SSD   M-O Optical drive 3.5" 128 MB 40 ms 
  6967.  
  6968.  Tape Drives (SCSI) 
  6969.  
  6970.  Vendor    Description 
  6971.  HP        35470A DAT 
  6972.  HP        35480 DAT 
  6973.  WangDAT   3200 
  6974.  Wangtek   5525ES (QIC) 
  6975.  Wangtek   51000ES (QIC) 
  6976.  Tandberg  3820 
  6977.  Tandberg  4120 
  6978.  
  6979.  Disk Arrays (SCSI) 
  6980.  
  6981.  Vendor     Description 
  6982.  Microarray RAID5 Disk Array 
  6983.  OASIS      RAID5 Disk Array 
  6984.  
  6985.  
  6986. ΓòÉΓòÉΓòÉ 8.5.2. ISA Bus Subsystems ΓòÉΓòÉΓòÉ
  6987.  
  6988. Communications 
  6989.  
  6990.  Vendor                Description 
  6991.  IBM                   Token Ring Network 16/4 Adaptor 
  6992.  IBM                   PS/VP 10BASE-T Ethernet Adaptor 
  6993.  IBM                   3278/79 Emulation Adaptor 
  6994.  IBM                   Enhanced 5250 Emulation Adaptor Kit 
  6995.  IBM                   X.25 Adaptor 
  6996.  3COM                  3Com EtherLink** ISA Adaptor 
  6997.  Intel                 EtherExpress** 16 (ISA) 
  6998.  Novell                NE2000/3200 (ISA) 
  6999.  Ungermann-Bass        NIUPS 
  7000.  Standard MicroSystems EtherCard** (ISA) 
  7001.  
  7002.  MultiMedia Adaptors 
  7003.  
  7004.  Vendor        Description 
  7005.  IBM           Mwave Adaptor 
  7006.  Creative Labs Sound Blaster** Pro/16 
  7007.  
  7008.  Fax/Data Modems 
  7009.  
  7010.  Vendor                Description 
  7011.  Hayes                 Modem 2400-14400 
  7012.  Intel                 SatisFAXtion** Modem 
  7013.  Megahertz             Modems 
  7014.  Practical Peripherals Modems 
  7015.  US Robotics           Modems 
  7016.  
  7017.  Printer/Plotter Devices 
  7018.  
  7019.  The following types of printers/plotters should be supported: 
  7020.  
  7021.    o  EPSON Dot Matrix 
  7022.  
  7023.    o  HP (PCL) 
  7024.  
  7025.    o  HP (Plotter) 
  7026.  
  7027.    o  PostScript** compatible 
  7028.  
  7029.  Scanners 
  7030.  
  7031.  Vendor     Description 
  7032.  HP         ScanJet** IIp/c 
  7033.  (Any)      Scanners with TWAIN-standard interfaces 
  7034.  
  7035.  
  7036. ΓòÉΓòÉΓòÉ 8.5.3. Human Interface Subsystems ΓòÉΓòÉΓòÉ
  7037.  
  7038. Display Options 
  7039.  
  7040. The following types of displays are supported: 
  7041.  
  7042.    o  CRTs capable of 1024x768 and 1280x1024 
  7043.  
  7044.    o  LCDs capable of 640x480 and 1024x768 
  7045.  
  7046.  PS/2-Compatible Mouse 
  7047.  
  7048.  Vendor     Description 
  7049.  IBM        3 button 
  7050.  IBM        2 button 
  7051.  
  7052.  
  7053. ΓòÉΓòÉΓòÉ 8.5.4. PCI Subsystems ΓòÉΓòÉΓòÉ
  7054.  
  7055.  Vendor     Description 
  7056.  S3         Graphics Board 
  7057.  
  7058.  
  7059. ΓòÉΓòÉΓòÉ 8.6. Base Configuration and Capacities ΓòÉΓòÉΓòÉ
  7060.  
  7061. This section contains lists of components for three example desktop 
  7062. configurations as well as a list of components common to all three.  These 
  7063. lists are given to provide a range of system configurations or models possible 
  7064. with the Reference Implementation. 
  7065.  
  7066.    o  Common to all models 
  7067.  
  7068.         -  Power Supply 
  7069.         -  1.44-MB Diskette Drive 
  7070.         -  5.25" CD-ROM 
  7071.         -  System Board 
  7072.         -  Keyboard 
  7073.         -  Mouse 
  7074.  
  7075.    o  Model 1 
  7076.  
  7077.         -  8-MB SIMM 
  7078.         -  Hard drive -- 240 MB 
  7079.         -  Base Video (1-MB VRAM, PCI attached, 1024x768x8 bit) 
  7080.  
  7081.    o  Model 2 
  7082.  
  7083.         -  2 x 8-MB SIMM (16 MB) 
  7084.         -  Hard Drive -- 340 MB 
  7085.         -  Cache Card -- 256 KB 
  7086.         -  Base Video (1 MB, 1024x768x8 bit) 
  7087.  
  7088.    o  Model 3 
  7089.  
  7090.         -  32-MB SIMM 
  7091.         -  Hard Drive -- 540 MB 
  7092.         -  Cache Card -- 256 KB 
  7093.         -  Extended Video (2 MB, 1280x1024x8 bit) 
  7094.  
  7095.  
  7096. ΓòÉΓòÉΓòÉ 8.7. Upgrade Slot Definition ΓòÉΓòÉΓòÉ
  7097.  
  7098. The upgrade slot consists of a 2x101 Micro Channel-style card edge connector. 
  7099. The slot is designed to support a write-through L2 cache, a copy-back L2 cache, 
  7100. or an upgrade processor (currently targeted for a 604).  If both an upgrade 
  7101. card and an L2 card are required, it is possible to design a short riser to 
  7102. accept both; however, the electrical performance of the local bus degrades due 
  7103. to loading and reflections if this is done.  The Reference Implementation 
  7104. currently does not support both. 
  7105.  
  7106. This section defines the detail for the upgrade slot of the Reference 
  7107. Implementation. The definition of the signals provided on the upgrade slot is 
  7108. enumerated. The protocol for both write-through (WT) and copy-back (CB) 
  7109. secondary caches is defined. 
  7110.  
  7111.  
  7112. ΓòÉΓòÉΓòÉ 8.7.1. Upgrade Slot Signal Descriptions ΓòÉΓòÉΓòÉ
  7113.  
  7114. The following table describes the functions of the signals included at the 
  7115. upgrade slot connector: 
  7116.  
  7117. Table 20. Upgrade Connector Signal Definitions 
  7118.  
  7119. ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  7120. Γöé SIGNAL NAME       Γöé PIN Γöé DESCRIPTION                  Γöé
  7121. Γöé             Γöé TYPEΓöé                        Γöé
  7122. Γöé             Γöé   Γöé                        Γöé
  7123. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7124. Γöé PROCESSOR BUS SIGNALS:  Γöé  ΓöÇΓöÇ Γöé See PowerPC processor-specific user's     Γöé
  7125. Γöé             Γöé   Γöé manuals                    Γöé
  7126. Γöé The pin type is stated  Γöé   Γöé                        Γöé
  7127. Γöé from the point of view  Γöé   Γöé                        Γöé
  7128. Γöé of the option card for  Γöé   Γöé                        Γöé
  7129. Γöé CB or WT cache cards.  Γöé   Γöé                        Γöé
  7130. Γöé Upgrade cards drive all Γöé   Γöé                        Γöé
  7131. Γöé signals listed in this  Γöé   Γöé                        Γöé
  7132. Γöé group.          Γöé   Γöé                        Γöé
  7133. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7134. Γöé 60X_A(0:31)       Γöé  Bi Γöé CPU address bus, 0=most significant bit    Γöé
  7135. Γöé             Γöé   Γöé                        Γöé
  7136. Γöé             Γöé   Γöé The '650 bridge drives the 60X_Address lines Γöé
  7137. Γöé             Γöé   Γöé during an I/O snoop operation.        Γöé
  7138. Γöé             Γöé   Γöé                        Γöé
  7139. Γöé             Γöé   Γöé (CPU address parity is not supported)     Γöé
  7140. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7141. Γöé 60X_D(0:63)       Γöé  Bi Γöé CPU data bus, 0=most significant bit     Γöé
  7142. Γöé             Γöé   Γöé                        Γöé
  7143. Γöé             Γöé   Γöé Note that the '650 bridge does not drive   Γöé
  7144. Γöé             Γöé   Γöé data on the 60X_Data lines during an I/O   Γöé
  7145. Γöé             Γöé   Γöé snoop operation.               Γöé
  7146. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7147. Γöé 60X_D_PARITY(0:7)    Γöé  Bi Γöé CPU data parity, 0=most significant bit    Γöé
  7148. Γöé             Γöé   Γöé                        Γöé
  7149. Γöé             Γöé   Γöé Parity is present on these lines when the   Γöé
  7150. Γöé             Γöé   Γöé PowerPC processor provides data and when the Γöé
  7151. Γöé             Γöé   Γöé memory provides data to the PowerPC      Γöé
  7152. Γöé             Γöé   Γöé processor.  Cache devices must store and   Γöé
  7153. Γöé             Γöé   Γöé forward the parity or run the system with   Γöé
  7154. Γöé             Γöé   Γöé all error checking disabled.  (Mask_TEA bit  Γöé
  7155. Γöé             Γöé   Γöé set in System Control Register, '081C'.)   Γöé
  7156. Γöé             Γöé   Γöé Note that the '650 bridge does not drive   Γöé
  7157. Γöé             Γöé   Γöé data on the 60X_Parity lines during an I/O  Γöé
  7158. Γöé             Γöé   Γöé snoop operation.               Γöé
  7159. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7160. Γöé TT(0:4)         Γöé  Bi Γöé CPU transfer type               Γöé
  7161. Γöé             Γöé   Γöé                        Γöé
  7162. Γöé             Γöé   Γöé During an I/O snoop the '650 bridge drives  Γöé
  7163. Γöé             Γöé   Γöé these lines to '01010'b for read and     Γöé
  7164. Γöé             Γöé   Γöé '00010'b for write.              Γöé
  7165. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7166. Γöé TSIZ(0:2)        Γöé  Bi Γöé CPU transfer size               Γöé
  7167. Γöé             Γöé   Γöé                        Γöé
  7168. Γöé             Γöé   Γöé During an I/O snoop the '650 bridge drives  Γöé
  7169. Γöé             Γöé   Γöé these lines to '100'b.            Γöé
  7170. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7171. Γöé TC(0:1)         Γöé  In Γöé CPU transfer code               Γöé
  7172. Γöé             Γöé   Γöé                        Γöé
  7173. Γöé             Γöé   Γöé During an I/O snoop these lines float.    Γöé
  7174. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7175. Γöé CI#           Γöé  In Γöé CPU cache inhibit               Γöé
  7176. Γöé             Γöé   Γöé                        Γöé
  7177. Γöé             Γöé   Γöé During an I/O snoop this line floats.     Γöé
  7178. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7179. Γöé GBL#           Γöé  In Γöé CPU global                  Γöé
  7180. Γöé             Γöé   Γöé                        Γöé
  7181. Γöé             Γöé   Γöé This signal is pulled to ground through a   Γöé
  7182. Γöé             Γöé   Γöé 1-K resistor on the system board.       Γöé
  7183. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7184. Γöé WT#           Γöé  In Γöé CPU write-through               Γöé
  7185. Γöé             Γöé   Γöé                        Γöé
  7186. Γöé             Γöé   Γöé During an I/O snoop this line floats.     Γöé
  7187. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7188. Γöé SHD#           Γöé  Bi Γöé CPU shared                  Γöé
  7189. Γöé             Γöé   Γöé                        Γöé
  7190. Γöé             Γöé   Γöé This signal is pulled high with a 10-K    Γöé
  7191. Γöé             Γöé   Γöé resistor on the system board.         Γöé
  7192. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7193. Γöé TBST#          Γöé  Bi Γöé CPU transfer burst              Γöé
  7194. Γöé             Γöé   Γöé                        Γöé
  7195. Γöé             Γöé   Γöé During an I/O snoop the '650 Bridge drives  Γöé
  7196. Γöé             Γöé   Γöé this line to '1'b.              Γöé
  7197. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7198. Γöé TS#           Γöé  Bi Γöé CPU transfer start              Γöé
  7199. Γöé             Γöé   Γöé                        Γöé
  7200. Γöé             Γöé   Γöé The '650 bridge drives this line active for  Γöé
  7201. Γöé             Γöé   Γöé one clock period to initiate an I/O snoop.  Γöé
  7202. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7203. Γöé XATS#          Γöé  Bi Γöé CPU extended transfer start (PIO)       Γöé
  7204. Γöé             Γöé   Γöé                        Γöé
  7205. Γöé             Γöé   Γöé (Not supported on system board.)       Γöé
  7206. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7207. Γöé AACK#          Γöé  Bi Γöé CPU address acknowledge            Γöé
  7208. Γöé             Γöé   Γöé                        Γöé
  7209. Γöé             Γöé   Γöé Cache cards who claim a cycle must pace the  Γöé
  7210. Γöé             Γöé   Γöé transfer according to the protocol in this  Γöé
  7211. Γöé             Γöé   Γöé document.  If the card drives this signal   Γöé
  7212. Γöé             Γöé   Γöé active (low), it must drive it high for one  Γöé
  7213. Γöé             Γöé   Γöé clock before tri-stating the signal.  The   Γöé
  7214. Γöé             Γöé   Γöé '650 bridge drives this signal low for one  Γöé
  7215. Γöé             Γöé   Γöé clock period to terminate an I/O snoop    Γöé
  7216. Γöé             Γöé   Γöé cycle.                    Γöé
  7217. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7218. Γöé ARTRY#          Γöé  Bi Γöé CPU address retry               Γöé
  7219. Γöé             Γöé   Γöé                        Γöé
  7220. Γöé             Γöé   Γöé Cache cards drive this signal low on an I/O  Γöé
  7221. Γöé             Γöé   Γöé snoop hit.  See Section 6.7.2, "Protocol for Γöé
  7222. Γöé             Γöé   Γöé Copy-Back and Write-Through Secondary     Γöé
  7223. Γöé             Γöé   Γöé Caches," for details.             Γöé
  7224. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7225. Γöé DRTRY#          Γöé  Bi Γöé CPU data retry                Γöé
  7226. Γöé             Γöé   Γöé                        Γöé
  7227. Γöé             Γöé   Γöé This line is driven low whenever the '650   Γöé
  7228. Γöé             Γöé   Γöé bridge drives the TEA signal.         Γöé
  7229. Γöé             Γöé   Γöé                        Γöé
  7230. Γöé             Γöé   Γöé During an I/O snoop the '650 bridge does not Γöé
  7231. Γöé             Γöé   Γöé drive this line.               Γöé
  7232. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7233. Γöé TA#           Γöé  Bi Γöé CPU transfer acknowledge           Γöé
  7234. Γöé             Γöé   Γöé                        Γöé
  7235. Γöé             Γöé   Γöé Cache devices who claim a cycle must pace   Γöé
  7236. Γöé             Γöé   Γöé the transfer according to the protocol in   Γöé
  7237. Γöé             Γöé   Γöé this document. If the card drives this    Γöé
  7238. Γöé             Γöé   Γöé signal active (low), it must drive it high  Γöé
  7239. Γöé             Γöé   Γöé for one clock before tri-stating the signal. Γöé
  7240. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7241. Γöé TEA#           Γöé  In Γöé CPU transfer error acknowledge        Γöé
  7242. Γöé             Γöé   Γöé                        Γöé
  7243. Γöé             Γöé   Γöé If the '650 detects a DPE parity error    Γöé
  7244. Γöé             Γöé   Γöé signal from the processor following a     Γöé
  7245. Γöé             Γöé   Γöé sequence in which an L2 cache provides data  Γöé
  7246. Γöé             Γöé   Γöé to the processor, it will activate the error Γöé
  7247. Γöé             Γöé   Γöé protocol and drive "TEA."           Γöé
  7248. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7249. Γöé BR_60X#         Γöé  In Γöé CPU bus request                Γöé
  7250. Γöé             Γöé   Γöé                        Γöé
  7251. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7252. Γöé BG_60X#         Γöé  In Γöé CPU bus grant                 Γöé
  7253. Γöé             Γöé   Γöé                        Γöé
  7254. Γöé             Γöé   Γöé Cache cards may monitor this signal to    Γöé
  7255. Γöé             Γöé   Γöé determine if a cycle originates with the CPU Γöé
  7256. Γöé             Γöé   Γöé or with the '650 Bridge.           Γöé
  7257. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7258. Γöé DPE#           Γöé  In Γöé CPU data parity error             Γöé
  7259. Γöé             Γöé   Γöé                        Γöé
  7260. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7261. Γöé SYSTEM BOARD INTERFACE  Γöé   Γöé                        Γöé
  7262. Γöé SIGNALS:         Γöé   Γöé                        Γöé
  7263. Γöé             Γöé   Γöé                        Γöé
  7264. Γöé The pin types in this  Γöé   Γöé                        Γöé
  7265. Γöé section are stated from Γöé   Γöé                        Γöé
  7266. Γöé the point of view of   Γöé   Γöé                        Γöé
  7267. Γöé the option card.     Γöé   Γöé                        Γöé
  7268. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7269. Γöé HRESET#         Γöé  In Γöé Hard Reset                  Γöé
  7270. Γöé             Γöé   Γöé                        Γöé
  7271. Γöé             Γöé   Γöé Output from system board; active low during  Γöé
  7272. Γöé             Γöé   Γöé power-on reset or when reset button is    Γöé
  7273. Γöé             Γöé   Γöé pressed. This signal should be wired to the  Γöé
  7274. Γöé             Γöé   Γöé HRESET# of upgrade processors.        Γöé
  7275. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7276. Γöé BUS_CLK(0:2)       Γöé  In Γöé Bus clock                   Γöé
  7277. Γöé             Γöé   Γöé                        Γöé
  7278. Γöé             Γöé   Γöé Three copies of the bus clock signal.  These Γöé
  7279. Γöé             Γöé   Γöé run at 66 MHz in the Reference Implementa-  Γöé
  7280. Γöé             Γöé   Γöé tion.  The rising edge of each is within   Γöé
  7281. Γöé             Γöé   Γöé 0-800 ps after the rising edge of 2X_Clk.   Γöé
  7282. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7283. Γöé FULL_SPEED        Γöé Out Γöé Full speed                  Γöé
  7284. Γöé             Γöé   Γöé                        Γöé
  7285. Γöé             Γöé   Γöé Strapping this signal to ground will cause  Γöé
  7286. Γöé             Γöé   Γöé the system board to operate at half speed on Γöé
  7287. Γöé             Γöé   Γöé the local bus.  This may be used for debug  Γöé
  7288. Γöé             Γöé   Γöé purposes or to force the local bus to     Γöé
  7289. Γöé             Γöé   Γöé operate at one-half of the processor fre-   Γöé
  7290. Γöé             Γöé   Γöé quency.  It may be necessary to change the  Γöé
  7291. Γöé             Γöé   Γöé configuration of the PCI clock generator if  Γöé
  7292. Γöé             Γöé   Γöé this signal is grounded. It has a pullup on  Γöé
  7293. Γöé             Γöé   Γöé the system board.               Γöé
  7294. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7295. Γöé BR_L2#          Γöé Out Γöé Bus request L2                Γöé
  7296. Γöé             Γöé   Γöé                        Γöé
  7297. Γöé             Γöé   Γöé This signal is wired to the '650 Bridge to  Γöé
  7298. Γöé             Γöé   Γöé support copy-back L2 cache cards.  Its pri-  Γöé
  7299. Γöé             Γöé   Γöé ority is after the PowerPC processor.  See  Γöé
  7300. Γöé             Γöé   Γöé Section 6.7.2.6, "Copy-Back L2 (CB L2) Pro-  Γöé
  7301. Γöé             Γöé   Γöé tocol," for details.             Γöé
  7302. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7303. Γöé BG_L2#          Γöé  In Γöé Bus grant L2                 Γöé
  7304. Γöé             Γöé   Γöé                        Γöé
  7305. Γöé             Γöé   Γöé This signal is wired to the '650 Bridge to  Γöé
  7306. Γöé             Γöé   Γöé support copy-back L2 cache cards.  See    Γöé
  7307. Γöé             Γöé   Γöé Section 6.7.2.6, "Copy-Back L2 (CB L2) Pro-  Γöé
  7308. Γöé             Γöé   Γöé tocol," for details.             Γöé
  7309. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7310. Γöé L2_CACHE_PRESENT#    Γöé Out Γöé L2 cache present               Γöé
  7311. Γöé             Γöé   Γöé                        Γöé
  7312. Γöé             Γöé   Γöé This signal should be strapped to ground on  Γöé
  7313. Γöé             Γöé   Γöé any L2 cache card.  Its state is reported in Γöé
  7314. Γöé             Γöé   Γöé the equipment register '080C'.  It also mod- Γöé
  7315. Γöé             Γöé   Γöé ifies the behavior of the '650 Bridge chip  Γöé
  7316. Γöé             Γöé   Γöé set when it is low. It is not intended to be Γöé
  7317. Γöé             Γöé   Γöé dynamically changed.             Γöé
  7318. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7319. Γöé L2_CACHE_CB       Γöé Out Γöé L2 cache copy-back              Γöé
  7320. Γöé             Γöé   Γöé                        Γöé
  7321. Γöé             Γöé   Γöé This signal should be left unconnected for  Γöé
  7322. Γöé             Γöé   Γöé copy-back and strapped to ground for L2    Γöé
  7323. Γöé             Γöé   Γöé cache cards that are write-through.  Its   Γöé
  7324. Γöé             Γöé   Γöé state is reported in the equipment register  Γöé
  7325. Γöé             Γöé   Γöé '080C' for diagnostic or other software pur- Γöé
  7326. Γöé             Γöé   Γöé poses.  Its state does not modify the     Γöé
  7327. Γöé             Γöé   Γöé behavior of the '650 Bridge chip set.  It is Γöé
  7328. Γöé             Γöé   Γöé not intended to be dynamically changed.    Γöé
  7329. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7330. Γöé L2_CACHE_256K      Γöé Out Γöé L2 cache 256 KB                Γöé
  7331. Γöé             Γöé   Γöé                        Γöé
  7332. Γöé             Γöé   Γöé This signal is strapped to ground for L2   Γöé
  7333. Γöé             Γöé   Γöé cache cards that are not 256 KB.  Its state  Γöé
  7334. Γöé             Γöé   Γöé is reported in the equipment register '080C' Γöé
  7335. Γöé             Γöé   Γöé for diagnostic or other software purposes.  Γöé
  7336. Γöé             Γöé   Γöé It does not modify the behavior of the '650  Γöé
  7337. Γöé             Γöé   Γöé Bridge chip set when it is low. It is not   Γöé
  7338. Γöé             Γöé   Γöé intended to be dynamically changed.      Γöé
  7339. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7340. Γöé L2_CLAIM#        Γöé Out Γöé L2 cache claim                Γöé
  7341. Γöé             Γöé   Γöé                        Γöé
  7342. Γöé             Γöé   Γöé This signal is driven by an L2 cache card to Γöé
  7343. Γöé             Γöé   Γöé indicate that it will provide or accept    Γöé
  7344. Γöé             Γöé   Γöé data.  The '650 Bridge defers the memory   Γöé
  7345. Γöé             Γöé   Γöé cycle to the L2 when this signal is acti-   Γöé
  7346. Γöé             Γöé   Γöé vated according to the protocol set out in  Γöé
  7347. Γöé             Γöé   Γöé this document. It must be synchronous to the Γöé
  7348. Γöé             Γöé   Γöé BUS_CLKs at the connector.  The state of   Γöé
  7349. Γöé             Γöé   Γöé L2_CLAIM# while TS# is active and in the   Γöé
  7350. Γöé             Γöé   Γöé next clock cycle is immaterial.  It is    Γöé
  7351. Γöé             Γöé   Γöé sampled in the second clock interval after  Γöé
  7352. Γöé             Γöé   Γöé the clock interval in which TS# is active   Γöé
  7353. Γöé             Γöé   Γöé and thereafter during the same bus trans-   Γöé
  7354. Γöé             Γöé   Γöé action.  Its state (high or low) must be   Γöé
  7355. Γöé             Γöé   Γöé maintained until AACK# is asserted by the   Γöé
  7356. Γöé             Γöé   Γöé option card or by the system processor.    Γöé
  7357. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7358. Γöé L2_TAG_CLR#       Γöé  In Γöé L2 tag clear                 Γöé
  7359. Γöé             Γöé   Γöé                        Γöé
  7360. Γöé             Γöé   Γöé This signal is output from the register at  Γöé
  7361. Γöé             Γöé   Γöé port '0814'h.  As long as this signal is   Γöé
  7362. Γöé             Γöé   Γöé low, the L2 cache should reset all tags to  Γöé
  7363. Γöé             Γöé   Γöé invalid and stay in a reset condition.    Γöé
  7364. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7365. Γöé L2_UPDATE_INH#      Γöé  In Γöé L2 update inhibit               Γöé
  7366. Γöé             Γöé   Γöé                        Γöé
  7367. Γöé             Γöé   Γöé This signal is output from bit 1 of the reg- Γöé
  7368. Γöé             Γöé   Γöé ister at port '081C'h.  As long as this    Γöé
  7369. Γöé             Γöé   Γöé signal is low, the L2 cache should disable  Γöé
  7370. Γöé             Γöé   Γöé all cache functions including snooping, but  Γöé
  7371. Γöé             Γöé   Γöé it should not invalidate any tags.      Γöé
  7372. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7373. Γöé L2_MISS_INH#       Γöé  In Γöé L2 miss inhibit                Γöé
  7374. Γöé             Γöé   Γöé                        Γöé
  7375. Γöé             Γöé   Γöé This signal is output from bit 0 of the reg- Γöé
  7376. Γöé             Γöé   Γöé ister at port '081C'h.  As long as this    Γöé
  7377. Γöé             Γöé   Γöé signal is low, the L2 cache should inhibit  Γöé
  7378. Γöé             Γöé   Γöé updating the cache contents on a miss.    Γöé
  7379. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7380. Γöé UPGRADE_PROC_PRES#    Γöé Out Γöé Upgrade processor present           Γöé
  7381. Γöé             Γöé   Γöé                        Γöé
  7382. Γöé             Γöé   Γöé This signal should be strapped to ground on  Γöé
  7383. Γöé             Γöé   Γöé cards having an upgrade processor.  A low on Γöé
  7384. Γöé             Γöé   Γöé this signal causes the 601 processor to tri- Γöé
  7385. Γöé             Γöé   Γöé state all outputs and enter a low-power    Γöé
  7386. Γöé             Γöé   Γöé mode.  The system expects this to be a    Γöé
  7387. Γöé             Γöé   Γöé static signal and it may not be changed    Γöé
  7388. Γöé             Γöé   Γöé dynamically.  The state of the bit is     Γöé
  7389. Γöé             Γöé   Γöé reported in the Equipment register at port  Γöé
  7390. Γöé             Γöé   Γöé '080C'.                    Γöé
  7391. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7392. Γöé BUS_CLK_SPEED(1:0)    Γöé Out Γöé Bus clock speed                Γöé
  7393. Γöé             Γöé   Γöé                        Γöé
  7394. Γöé             Γöé   Γöé These signals are used by the system board  Γöé
  7395. Γöé             Γöé   Γöé to pass information about the CPU bus speed  Γöé
  7396. Γöé             Γöé   Γöé to the upgrade card so that the upgrade card Γöé
  7397. Γöé             Γöé   Γöé may select an appropriate clock multiplier.  Γöé
  7398. Γöé             Γöé   Γöé For example, if the bus speed indicated is  Γöé
  7399. Γöé             Γöé   Γöé 66 MHz and an upgrade processor is capable  Γöé
  7400. Γöé             Γöé   Γöé of 99-MHz operation, the card may select a  Γöé
  7401. Γöé             Γöé   Γöé 1.5x multiplier.  If the processor were    Γöé
  7402. Γöé             Γöé   Γöé capable of 132 MHz, it would select a 2.0x  Γöé
  7403. Γöé             Γöé   Γöé multiplier.  The coding is as follows:    Γöé
  7404. Γöé             Γöé   Γöé                        Γöé
  7405. Γöé             Γöé   Γöé o  00 = 66 MHz                Γöé
  7406. Γöé             Γöé   Γöé o  01 = Not presently defined        Γöé
  7407. Γöé             Γöé   Γöé o  10 = Not presently defined        Γöé
  7408. Γöé             Γöé   Γöé o  11 = Not presently defined        Γöé
  7409. Γöé             Γöé   Γöé                        Γöé
  7410. Γöé             Γöé   Γöé The Reference Implementation connects these  Γöé
  7411. Γöé             Γöé   Γöé pins to ground (00b).  Cards which do not   Γöé
  7412. Γöé             Γöé   Γöé require bus clock speed information may tie  Γöé
  7413. Γöé             Γöé   Γöé these pins to ground.             Γöé
  7414. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7415. Γöé INT_60X#         Γöé  In Γöé CPU Interrupt                 Γöé
  7416. Γöé             Γöé   Γöé                        Γöé
  7417. Γöé             Γöé   Γöé This signal originates at the '650 bridge.  Γöé
  7418. Γöé             Γöé   Γöé It is included for upgrade processor     Γöé
  7419. Γöé             Γöé   Γöé support.                   Γöé
  7420. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7421. Γöé SRESET#         Γöé  In Γöé CPU soft reset                Γöé
  7422. Γöé             Γöé   Γöé                        Γöé
  7423. Γöé             Γöé   Γöé This signal should be wired to the SRESET#  Γöé
  7424. Γöé             Γöé   Γöé pin of upgrade processors.          Γöé
  7425. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7426. Γöé GROUND          Γöé  ΓöÇΓöÇ Γöé There are 28 ground pins.           Γöé
  7427. Γöé             Γöé   Γöé                        Γöé
  7428. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7429. Γöé +5 VOLTS         Γöé  ΓöÇΓöÇ Γöé There are 20 +5-volt pins.          Γöé
  7430. Γöé             Γöé   Γöé                        Γöé
  7431. Γöé             Γöé   Γöé Note that devices requiring other supply   Γöé
  7432. Γöé             Γöé   Γöé voltages will require regulators.  The    Γöé
  7433. Γöé             Γöé   Γöé current capacity at 0.5 amp per pin is    Γöé
  7434. Γöé             Γöé   Γöé approximately 10 amps. (The system power   Γöé
  7435. Γöé             Γöé   Γöé budget may be less.)             Γöé
  7436. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7437. Γöé RESERVED         Γöé  ΓöÇΓöÇ Γöé There are seven reserved signals at the con- Γöé
  7438. Γöé             Γöé   Γöé nector.  These are no-connects on the system Γöé
  7439. Γöé             Γöé   Γöé board.                    Γöé
  7440. ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  7441.  
  7442. Figure 27 defines the timing relationships for the upgrade slot.  The 
  7443. characters enclosed in brackets, <>, refer to the table values found in Table 
  7444. 21. The figure does not represent any particular operation. 
  7445.  
  7446. Figure 27 - Upgrade Slot Synchronous Signal Timings 
  7447.  
  7448.                    |< 0 >|
  7449. CLK    ΓöÇΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  
  7450.           ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ
  7451.              |     |     |     |     |     |     |     |     |     |     |
  7452.              |     |     |     |     |     |     |     |     |     |     |
  7453. TS#     ΓöÇΓöÇΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  7454.             ΓööΓöÇΓöÇΓöÿ
  7455.              |     |     |     |     |     |     |     |     |     |     |
  7456.           <1>|     |     |     |     |     |     |     |<2>  |     |     |
  7457.           ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  7458. ADDRESS   Γöñ                                               Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  7459.           ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  7460.              |     |     |     |     |     |     |     |     |     |     |
  7461.           <3>|     |     |     |     |     |     |     |<4>  |     |     |
  7462.           ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  7463. TT,TSIZ   Γöñ                                               Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  7464.           ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  7465.              |     |     |     |     |     |     |     |     |     |     |
  7466.              |     |  <5>|     |     |     |     |     |<6>       |     |
  7467. L2_CLAIM#  ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ                                   ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  7468.                       ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉΓöÇΓöÇΓöÇΓöÇΓöÿ
  7469.              |     |     |     |     |     |     |     |     |     |     |
  7470.              |     |     |     |     |     |     |  <7>|<8>  |     |     |
  7471. AACK#     ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ     ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  7472.                                                     ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  7473.              |     |     |     |     |     |     |     |     |     |     |
  7474.              |     |  <9>|     |     |     |     |     |     |<A>  |     |
  7475. ARTRY#    ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ                                         ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  7476.                       ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  7477.              |     |     |     |     |     |     |     |     |     |     |
  7478.              |     |     |  <B>|<C>  |     |     |     |     |     |     |
  7479.                             ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  7480. DATA      ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ     Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  7481.                             ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  7482.              |     |     |     |     |     |     |     |     |     |     |
  7483.              |     |     |<D>  |<E>  |     |     |     |     |     |     |
  7484. TA#       ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ    ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  7485.                              ΓööΓöÇΓöÇΓöÇΓöÇΓöÿ
  7486.  
  7487. Table 21. Upgrade Slot Synchronous Signal Timing and Load Parameters 
  7488.  
  7489. ΓöîΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  7490. Γöé <>Γöé SIGNAL      Γöé PARAMETER     Γöé RECEIVEΓöé DRIVE  Γöé MAX   Γöé MAX   Γöé
  7491. Γöé  Γöé          Γöé          Γöé (NS)  Γöé (NS)   Γöé LOAD  Γöé LENGTH Γöé
  7492. Γöé  Γöé          Γöé          Γöé     Γöé     Γöé (PF)  Γöé (INCH) Γöé
  7493. Γö£ΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7494. Γöé 0 Γöé BUS_CLK      Γöé CYCLE TIMING   Γöé n/a   Γöé 15    Γöé 13   Γöé 1    Γöé
  7495. Γöé  Γöé          Γöé          Γöé     Γöé     Γöé     Γöé     Γöé
  7496. Γö£ΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7497. Γöé 0 Γöé          Γöé DUTY CYCLE %   Γöé n/a   Γöé 40/50%  Γöé  ΓöÇΓöÇ   Γöé  ΓöÇΓöÇ   Γöé
  7498. Γöé  Γöé          Γöé          Γöé     Γöé     Γöé     Γöé     Γöé
  7499. Γö£ΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7500. Γöé 1 Γöé 60X_A(0:31)    Γöé SETUP       Γöé 2    Γöé 6    Γöé 50/10  Γöé 2    Γöé
  7501. Γöé  Γöé          Γöé          Γöé     Γöé     Γöé     Γöé     Γöé
  7502. Γö£ΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7503. Γöé 2 Γöé          Γöé HOLD       Γöé 0    Γöé 0    Γöé  ΓöÇΓöÇ   Γöé  ΓöÇΓöÇ   Γöé
  7504. Γöé  Γöé          Γöé          Γöé     Γöé     Γöé     Γöé     Γöé
  7505. Γö£ΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7506. Γöé 3 Γöé TT,TSIZ      Γöé SETUP       Γöé 2    Γöé 6    Γöé 50/10  Γöé 2    Γöé
  7507. Γöé  Γöé          Γöé          Γöé     Γöé     Γöé     Γöé     Γöé
  7508. Γö£ΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7509. Γöé 4 Γöé          Γöé HOLD       Γöé 0    Γöé 0    Γöé  ΓöÇΓöÇ   Γöé  ΓöÇΓöÇ   Γöé
  7510. Γöé  Γöé          Γöé          Γöé     Γöé     Γöé     Γöé     Γöé
  7511. Γö£ΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7512. Γöé 5 Γöé L2_CLAIM#     Γöé SETUP       Γöé n/a   Γöé 6    Γöé n/a   Γöé n/a   Γöé
  7513. Γöé  Γöé          Γöé          Γöé     Γöé     Γöé     Γöé     Γöé
  7514. Γö£ΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7515. Γöé 6 Γöé          Γöé HOLD       Γöé n/a   Γöé 0    Γöé  ΓöÇΓöÇ   Γöé  ΓöÇΓöÇ   Γöé
  7516. Γöé  Γöé          Γöé          Γöé     Γöé     Γöé     Γöé     Γöé
  7517. Γö£ΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7518. Γöé 7 Γöé AACK#       Γöé SETUP       Γöé 2    Γöé 6    Γöé 50/10  Γöé 2    Γöé
  7519. Γöé  Γöé          Γöé          Γöé     Γöé     Γöé     Γöé     Γöé
  7520. Γö£ΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7521. Γöé 8 Γöé          Γöé HOLD       Γöé 0    Γöé 0    Γöé n/a   Γöé  ΓöÇΓöÇ   Γöé
  7522. Γöé  Γöé          Γöé          Γöé     Γöé     Γöé     Γöé     Γöé
  7523. Γö£ΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7524. Γöé 9 Γöé ARTRY#      Γöé SETUP       Γöé 2    Γöé 6    Γöé 50/10  Γöé 2    Γöé
  7525. Γöé  Γöé          Γöé          Γöé     Γöé     Γöé     Γöé     Γöé
  7526. Γö£ΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7527. Γöé A Γöé          Γöé HOLD       Γöé 0    Γöé 0    Γöé  ΓöÇΓöÇ   Γöé  ΓöÇΓöÇ   Γöé
  7528. Γöé  Γöé          Γöé          Γöé     Γöé     Γöé     Γöé     Γöé
  7529. Γö£ΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7530. Γöé B Γöé 60X_D(0:63)    Γöé SETUP       Γöé 2.5   Γöé 6    Γöé 50/10  Γöé 2    Γöé
  7531. Γöé  Γöé          Γöé          Γöé     Γöé     Γöé     Γöé     Γöé
  7532. Γö£ΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7533. Γöé B Γöé 60X_D_PARITY(0:7)Γöé SETUP       Γöé 2.5   Γöé 6    Γöé 50/10  Γöé 2    Γöé
  7534. Γöé  Γöé          Γöé          Γöé     Γöé     Γöé     Γöé     Γöé
  7535. Γö£ΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7536. Γöé C Γöé          Γöé HOLD       Γöé 0    Γöé 0    Γöé  ΓöÇΓöÇ   Γöé  ΓöÇΓöÇ   Γöé
  7537. Γöé  Γöé          Γöé          Γöé     Γöé     Γöé     Γöé     Γöé
  7538. Γö£ΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7539. Γöé D Γöé TA#        Γöé SETUP       Γöé 2    Γöé 6    Γöé 50/10  Γöé 2    Γöé
  7540. Γöé  Γöé          Γöé          Γöé     Γöé     Γöé     Γöé     Γöé
  7541. Γö£ΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7542. Γöé E Γöé          Γöé HOLD       Γöé 0    Γöé 0    Γöé  ΓöÇΓöÇ   Γöé  ΓöÇΓöÇ   Γöé
  7543. Γö£ΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7544. Γöé NOTE:                                     Γöé
  7545. Γöé                                        Γöé
  7546. Γöé o  In the Maximum Load column, the first number is load that is driven by  Γöé
  7547. Γöé   the option card; the second number is maximum load allowed on the option Γöé
  7548. Γöé   card including wire and pins.                       Γöé
  7549. Γöé o  All signals are synchronous with respect to the BUS_CLK.         Γöé
  7550. Γöé o  The figures in the Drive column indicate the setup and hold times that  Γöé
  7551. Γöé   the option card must meet at the connector interface.           Γöé
  7552. Γöé o  The figures in the Receive column indicate the set up and hold times   Γöé
  7553. Γöé   that the system board provides with the specified load.          Γöé
  7554. ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  7555. Table 22 shows the timing and load requirements for the asynchronous L2 cache 
  7556. control signals at the upgrade slot. These signals are asynchronous with 
  7557. respect to the BUS_CLK. However, they are stable at least 40 ns prior to any 
  7558. TS#. In the Reference Implementation, they transition approximately 50 ns prior 
  7559. to the end of a memory-mapped 601-to-PCI I/O cycle. L2_TAG_CLR# is a pulse of 
  7560. approximately 500 ns length which returns to the high state approximately 40 ns 
  7561. before any possible TS#. 
  7562.  
  7563. Table 22, L2 Control Signal Timing and Load Parameters 
  7564.  
  7565. ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  7566. Γöé SIGNAL            Γöé SETUP  Γöé MIN   Γöé NOM   Γöé MAX   Γöé MAX   Γöé
  7567. Γöé               Γöé (RE:TS#)Γöé PULSE  Γöé PULSE  Γöé LOAD   Γöé LENGTH Γöé
  7568. Γöé               Γöé     Γöé     Γöé     Γöé     Γöé     Γöé
  7569. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7570. Γöé L2_UPDATE_INH#        Γöé 40 ns  Γöé S/W   Γöé S/W   Γöé 50 pf  Γöé 8"   Γöé
  7571. Γöé               Γöé     Γöé     Γöé     Γöé     Γöé     Γöé
  7572. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7573. Γöé L2_TAG_CLR#         Γöé 40 ns  Γöé 120 ns  Γöé 500 ns  Γöé 50 pf  Γöé 8"   Γöé
  7574. Γöé               Γöé     Γöé     Γöé     Γöé     Γöé     Γöé
  7575. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7576. Γöé L2_MISS_INH#         Γöé 40 ns  Γöé S/W   Γöé S/W   Γöé 50 pf  Γöé 8"   Γöé
  7577. Γöé               Γöé     Γöé     Γöé     Γöé     Γöé     Γöé
  7578. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  7579. Γöé NOTE:                                     Γöé
  7580. Γöé                                        Γöé
  7581. Γöé o  MIN refers to the minimum pulse width allowable by the L2 design.     Γöé
  7582. Γöé o  S/W indicates that the actual pulse width is controlled by software    Γöé
  7583. Γöé   because the signals are outputs of registers contained on the system   Γöé
  7584. Γöé   board.                                  Γöé
  7585. Γöé o  The loads and line lengths are the maximum allowed for a device in the  Γöé
  7586. Γöé   slot.                                   Γöé
  7587. ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  7588.  
  7589. The Reference Implementation L2 cache design specifies that software must 
  7590. activate L2_UPDATE_INH# by writing to its control register, then activate 
  7591. L2_TAG_CLR# (which produces a pulse), and then deactivate L2_UPDATE_INH#. This 
  7592. gives approximately 500 ns minimum timing between edges as shown in Figure 28; 
  7593. however, to accommodate future enhancements, it is recommended that designers 
  7594. assume 120 ns minimum. 
  7595.  
  7596. Figure 28 - L2 Control Signal Timings 
  7597.  
  7598.  
  7599.               ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  7600.     L2_MISS_INH#  hi or lo
  7601.               ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  7602.  
  7603.               ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ               ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  7604.     L2_UPDATE_INH#      ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  7605.  
  7606.               ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ     ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  7607.     L2_TAG_CLR#         Γöé    ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ    Γöé
  7608.                         Γöé    Γöé     Γöé    Γöé
  7609.                         Γöé 120Γöé 120 Γöé120 Γöé  min
  7610.                         Γöé  x Γöé 500 Γöé x  Γöé  nom
  7611.                         Γöé  x Γöé 600 Γöé x  Γöé  max
  7612.  
  7613. The following outputs from the upgrade card may be strapped to ground or not 
  7614. connected. 
  7615.  
  7616.    o  L2_CACHE_PRES# 
  7617.    o  L2_CACHE_CB 
  7618.    o  L2_CACHE_256K 
  7619.    o  L2_PROC_PRES# 
  7620.  
  7621.  
  7622. ΓòÉΓòÉΓòÉ 8.7.2. Protocol for Copy-Back and Write-Through Secondary Caches ΓòÉΓòÉΓòÉ
  7623.  
  7624. This section will describe the required protocol for any L2 designed to work in 
  7625. the upgrade slot of this system.  The bridge chips used are the IBM27-82650 
  7626. bridge chip set. 
  7627.  
  7628.  
  7629. ΓòÉΓòÉΓòÉ 8.7.2.1. Bridge Chip Functions ΓòÉΓòÉΓòÉ
  7630.  
  7631. The IBM 27 82650 Bridge chip set ('650) is responsible for system memory cycles 
  7632. as well as generation of I/O snoop cycles to maintain cache coherency in the L1 
  7633. (PowerPC processor) and L2.  The signal at the slot called L2_CACHE_PRESENT# 
  7634. must be continuously asserted (grounded) if the optional L2 is installed. 
  7635.  
  7636. For PowerPC-processor-to-memory cycles, the '650 will sample the L2_CLAIM# 
  7637. input the second clock after TS# is asserted by the processor. If L2_CLAIM# is 
  7638. not asserted and L2_CACHE_PRESENT# is asserted, the '650 Bridge will pace both 
  7639. the data and address tenures to the PowerPC processor. This means that the '650 
  7640. Bridge will drive all handshaking signals (AACK#, ARTRY#, TA#, etc.) as well as 
  7641. provide the data from memory.  The '650 Bridge will assert AACK# on the last 
  7642. data transfer cycle (be it a single-beat cycle or 4-beat burst), coincident 
  7643. with the last TA#.  See Figure 29. 
  7644.  
  7645. Note:  The '650 Bridge will sample L2_CLAIM# only if L2_CACHE_PRESENT# is 
  7646. asserted. 
  7647.  
  7648. On PCI-to-memory cycles, the '650 Bridge will master the PowerPC processor bus 
  7649. to drive the required snoop cycles to the processor and L2. Contrary to I/O 
  7650. PowerPC-processor-mastered cycles, the '650 Bridge will not sample the 
  7651. L2_CLAIM# line.  The '650 Bridge will drive AACK# active the clock after TS# is 
  7652. asserted, and sample ARTRY# the third clock.  Also, it should be noted that the 
  7653. '650 does not drive data on to the 60X_Data lines during an I/O snoop. 
  7654.  
  7655. The '650 Bridge will sample ARTRY# asserted the second clock after TS# to 
  7656. determine if there was a snoop hit in either the L1 or the L2. If there is a 
  7657. hit, the PCI device is signalled to retry and the PCI bus grant is removed. 
  7658.  
  7659. Note:  The '650 Bridge will NOT drive TA on to the PowerPC processor bus on I/O 
  7660. snoop cycles.  It drives TBST# high. The transfer type encoding output during 
  7661. an I/O snoop will be: 
  7662.  
  7663.  PCI READ from Memory          TT(0:4) = 01010 
  7664.  
  7665.  PCI WRITE to Memory           TT(0:4) = 00010 
  7666.  
  7667.                                The '650 Bridge does not drive or sample TT4. 
  7668.                                This is pulled down on the system board. 
  7669.  
  7670.  If the '650 Bridge samples ARTRY# active on the second clock after TS#, it 
  7671.  will drive ARTRY# inactive the second clock after AACK# is inactive, and then 
  7672.  tri-state its buffer.  This is required, since neither the L2 nor the PowerPC 
  7673.  processor can restore this signal -- they both may be driving it, and one is a 
  7674.  3.x-volt part while the other may be a 5-volt part. Note that the '650 Bridge 
  7675.  must be configured during the set-up process to enable this function. 
  7676.  
  7677.  The '650 Bridge will sample L2_BR# and 60X_BR# the clock after ARTRY# was 
  7678.  asserted (third clock after TS#) by either one or both the PowerPC processor 
  7679.  and L2.  If only one is active, the '650 Bridge will grant the bus to that 
  7680.  requester before granting the bus to another master (with the possible 
  7681.  exception of refresh). 
  7682.  
  7683.  If, on the clock after ARTRY# was asserted to the '650 Bridge, both the 
  7684.  PowerPC processor and L2 bus request lines are active, the '650 Bridge will 
  7685.  grant the bus to the processor.  If after the end of the cycle the L2_BR# is 
  7686.  still active, then the '650 Bridge will grant the bus to the L2. However, the 
  7687.  copy-back L2 will see a "write with kill" cycle when the processor pushes its 
  7688.  data to the memory, and the CB L2 cache will invalidate or update its line and 
  7689.  drop its bus request.  The data from the processor is always more current than 
  7690.  the L2 data. 
  7691.  
  7692.  The '650 Bridge will sample DPE# from the PowerPC processor two clocks after 
  7693.  each TA# asserted by the L2 (i.e. L2_CLAIM# was asserted) to determine if the 
  7694.  L2 is functioning correctly.  If the '650 Bridge samples DPE# asserted, then 
  7695.  TEA# will be asserted if the cycle is still in progress on the bus. Because of 
  7696.  this function, all L2 caches must store and forward parity or the system must 
  7697.  be operated with all error checking disabled. 
  7698.  
  7699.  
  7700. ΓòÉΓòÉΓòÉ 8.7.2.2. General L2 Controller Requirements ΓòÉΓòÉΓòÉ
  7701.  
  7702. L2 caches must manage coherency on a 32-byte line basis. 
  7703.  
  7704. This protocol requires that L2_CLAIM# be valid the second clock after TS.  This 
  7705. means that any cache designed for use in this system must be able to decode a 
  7706. cache hit within this time and assert this line.  L2_CLAIM# may be asserted 
  7707. before the second clock cycle after TS, but must be valid on this clock cycle. 
  7708. It must be held active from the second clock cycle after TS# through the clock 
  7709. cycle in which AACK# is asserted. 
  7710.  
  7711. If L2_CLAIM# is driven active as mentioned above, the L2 cache has claimed the 
  7712. cycle.  This means it is responsible for pacing both the address phase (with 
  7713. AACK#) and the data phase (with TA#). 
  7714.  
  7715. An L2 controller that must drive ARTRY# must be able to drive this signal on 
  7716. the third clock after TS# and must leave it asserted until the clock after 
  7717. AACK# is de-asserted. 
  7718.  
  7719. The following are required of any L2 used in the system: 
  7720.  
  7721.    o  Assert L2_CACHE_PRESENT# (tie low, static). 
  7722.  
  7723.    o  If DISABLE_L2_CACHE# is asserted, the cache is essentially turned off. 
  7724.  
  7725.       No snoops or updates are performed. Only two operations will be performed 
  7726.       if the cache is in the disable state: 
  7727.  
  7728.         1. Power-On Reset 
  7729.         2. Reset Tags 
  7730.  
  7731.    o  If L2_MISS_INH# is asserted, the cache performs I/O snoops only. 
  7732.  
  7733.       No replacements are done in the cache on a miss.  Cache responds to hits 
  7734.       only by invalidation, or by providing the data. 
  7735.  
  7736.    o  If L2_TAG_CLR# is asserted, the cache will reset itself and clear all 
  7737.       data valid bits.  No copy-back of dirty data is required. 
  7738.  
  7739.    o  Determine if the cycle is a PowerPC-processor-mastered cycle, or an I/O 
  7740.       snoop cycle generated by the '650 Bridge. 
  7741.  
  7742.    o  Assert L2_CLAIM# the second clock after TS# is asserted on 
  7743.       PowerPC-processor-mastered cycles. 
  7744.  
  7745.    o  Assert ARTRY# (if required) the second clock after TS# is asserted. 
  7746.  
  7747.    o  Maintain coherency on 32-byte cache lines (sectors) granularity. 
  7748.  
  7749.    o  Store data parity. 
  7750.  
  7751.  
  7752. ΓòÉΓòÉΓòÉ 8.7.2.3. Determining I/O (PCI) Snoop Cycles ΓòÉΓòÉΓòÉ
  7753.  
  7754. The CB L2 must be able to distinguish between a PowerPC processor cycle to or 
  7755. from memory and an I/O snoop cycle because no data is present on the processor 
  7756. data lines on an I/O snoop cycle. The CB L2 can determine the master of the 
  7757. current data tenure by sampling the BG_60X# on the clock before TS# is sampled 
  7758. active.  This is required, since the arbiter can remove the PowerPC processor's 
  7759. bus grant on the clock in which TS# is active. 
  7760.  
  7761.  
  7762. ΓòÉΓòÉΓòÉ 8.7.2.4. Write-Through L2 (WT L2) Protocol ΓòÉΓòÉΓòÉ
  7763.  
  7764. A WT L2 is used to provide the PowerPC processor faster read access to memory 
  7765. when any reads miss the L1.  The L2 does not provide any performance 
  7766. improvement on cache cast-outs (PowerPC processor- to-memory writes). 
  7767.  
  7768. Coherency is enforced by the I protocol.  That is, data in the L2 can only be 
  7769. in one of two states: 
  7770.  
  7771.    1. Valid 
  7772.    2. Invalid 
  7773.  
  7774.  The data can only be changed from invalid to valid on burst reads or writes 
  7775.  from the PowerPC processor. The WT L2 will sample the CI# output of the 
  7776.  PowerPC processor. If CI# is asserted (CACHE_INHIBIT), no caching will occur 
  7777.  on misses.  If the data is already present in the WT L2, the state of the CI# 
  7778.  input is ignored. 
  7779.  
  7780.  Data is invalidated for any of the following reasons: 
  7781.  
  7782.    o  Any write of less than 8 bytes to a cached sector 
  7783.    o  L2_TAG_CLR# is asserted 
  7784.  
  7785.  Since data is never stale or dirty in the WT L2, any hit in the cache to a 
  7786.  valid sector will simply overwrite the previously stored data on a write 
  7787.  cycle, and produce the data on a read cycle. This means that if the data is 
  7788.  written by the PowerPC processor as a write with kill, the data can still be 
  7789.  stored in the WT L2, but will be invalidated on an I/O snoop of a PCI write. 
  7790.  
  7791.  The WT L2 snoops all transactions on the PowerPC processor bus to maintain 
  7792.  coherency, as well as to determine whether or not it can provide the data or 
  7793.  should store the data. 
  7794.  
  7795.  The WT L2 ignores all address-only cycles (TT3=0).  Note that ignoring 
  7796.  address-only cycles does not violate the PowerPC architecture because in this 
  7797.  implementation there is no cachable I/O memory. 
  7798.  
  7799.  On WT L2 cache hits (read only), the L2 will always assert L2_CLAIM#  on the 
  7800.  second clock cycle after TS# is sampled low.  On reads, it will assert TA# the 
  7801.  same clock as L2_CLAIM#, and on burst accesses, will assert a TA# on the next 
  7802.  three clocks.  See Figure 30, Figure 31, and Figure 32 for details. 
  7803.  
  7804.  
  7805. ΓòÉΓòÉΓòÉ 8.7.2.5. Write-Through L2 Timing Diagrams ΓòÉΓòÉΓòÉ
  7806.  
  7807. Figure 29 - WT L2 Response to Read Misses 
  7808.  
  7809.         TBST# =x  TT1=1  TT3=1  TSIZ(0:2)=xxx
  7810.  
  7811. CLK    ΓöÇΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ
  7812.           ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ
  7813.              |     |     |     |     |     |     |     |     |     |     |
  7814.              |     |     |     |     |     |     |     |     |     |     |
  7815. TS#     ΓöÇΓöÇΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  7816.             ΓööΓöÇΓöÇΓöÿ
  7817.              |     |     |     |     |     |     |     |     |     |     |
  7818.              |     |     |     |     |     |     |     |     |     |     |
  7819. L2_CLAIM# ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  7820.  
  7821.              |     |     |     |     |     |     |     |     |     |     |
  7822.              |     |     |     |     |     |     |     |     |     |     |
  7823. AACK#     ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  7824.                                                   (1)ΓööΓöÇΓöÇΓöÇΓöÿ
  7825.              |     |     |     |     |     |     |     |     |     |     |
  7826.              |     |     |     |     |     |     |     |     |     |     |
  7827. ARTRY#    ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  7828.  
  7829.              |     |     |     |     |     |     |     |     |     |     |
  7830.              |     |     |     |     |     |     |     |     |     |     |
  7831. TA#       ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ   ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  7832.                                                    (2)ΓööΓöÇΓöÇΓöÇΓöÿ
  7833.         Note: (1) AACK driven on a non-burst cycle by the '650 Bridge
  7834.               (2) WT L2 will only update on bursted reads that are
  7835.                   cachable and miss the L2 (if L2_CACHE_INH# is
  7836.                   de-asserted)
  7837.               (3) The '650 Bridge drives AACK# and TA#
  7838.  
  7839. Figure 30 - WT L2 Response to Burst READ Hits 
  7840.  
  7841.  
  7842.         TBST# =0  TT1=1  TT3=1  TSIZ(0:2)=xxx
  7843.  
  7844. CLK   1ΓöÇΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ
  7845.       0   ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ
  7846.              |     |     |     |     |     |     |     |     |     |     |
  7847.              |     |     |     |     |     |     |     |     |     |     |
  7848. TS#     ΓöÇΓöÇΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ   ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  7849.             ΓööΓöÇΓöÇΓöÿ                               ΓööΓöÇΓöÇΓöÇΓöÿ
  7850.              |     |     |     |     |     |     |     |     |     |     |
  7851.              |     |     |     |     |     |     |     |     |     |     |
  7852. L2_CLAIM#  ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼Γö¼Γö¼Γö¼Γö¼ΓöÉ                Γö¼Γö¼Γö¼Γö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼Γö¼Γö¼Γö¼Γö¼ΓöÉ
  7853.                   ΓööΓö┤Γö┤Γö┤Γö┤Γö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤Γö┤Γö┤Γö┤Γöÿ        ΓööΓö┤Γö┤Γö┤Γö┤Γö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  7854.              |     |     |     |     |     |     |     |     |     |     |
  7855.              |     |     |     |     |     |     |     |     |     |     |
  7856. AACK#     ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ   ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  7857.                                     ΓööΓöÇΓöÇΓöÇΓöÿ
  7858.              |     |     |     |     |     |     |     |     |     |     |
  7859.              |     |     |     |     |     |     |     |     |     |     |
  7860. ARTRY#    ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  7861.  
  7862.              |     |     |     |     |     |     |     |     |     |     |
  7863.              |     |     |     |     |     |     |     |     |     |     |
  7864. TA#       ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ                     ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  7865.                        ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  7866.          Note: (1) L2_CLAIM# is an unlatched decode of the address on
  7867.                    the address bus
  7868.                (2) L2_CLAIM# is ignored by the '650 Bridge if
  7869.                    L2_CACHE_PRESENT#is not asserted
  7870.                (3) L2 cache is enabled
  7871.                (4) L2 drives AACK# and TA#
  7872.  
  7873. Figure 31 - WT L2 Response to Single-Beat READ Hits (1-8 bytes) 
  7874.  
  7875.   Single-Beat READ Hits (1-8 bytes)
  7876.  
  7877.         TBST# =1  TT1=1  TT3=1  TSIZ(0:2)=xxx
  7878.  
  7879. CLK    ΓöÇΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ
  7880.           ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ
  7881.              |     |     |     |     |     |     |     |     |     |     |
  7882.              |     |     |     |     |     |     |     |     |     |     |
  7883. TS#     ΓöÇΓöÇΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ   ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  7884.             ΓööΓöÇΓöÇΓöÿ                   ΓööΓöÇΓöÇΓöÇΓöÿ
  7885.              |     |     |     |     |     |     |     |     |     |     |
  7886.              |     |     |     |     |     |     |     |     |     |     |
  7887. L2_CLAIM#  ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼Γö¼Γö¼Γö¼Γö¼ΓöÉ   Γö¼Γö¼Γö¼Γö¼Γö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼Γö¼Γö¼Γö¼Γö¼ΓöÉ     Γö¼Γö¼Γö¼Γö¼Γö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  7888.                   ΓööΓö┤Γö┤Γö┤Γö┤Γö┤ΓöÇΓöÇΓöÇΓö┤Γö┤Γö┤Γö┤Γö┤Γöÿ          ΓööΓö┤Γö┤Γö┤Γö┤Γö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤Γö┤Γö┤Γö┤Γö┤Γöÿ
  7889.              |     |     |     |     |     |     |     |     |     |     |
  7890.              |     |     |     |     |     |     |     |     |     |     |
  7891. AACK#     ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ   ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ   ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  7892.                        ΓööΓöÇΓöÇΓöÇΓöÿ                    ΓööΓöÇΓöÇΓöÇΓöÿ
  7893.              |     |     |     |     |     |     |     |     |     |     |
  7894.              |     |     |     |     |     |     |     |     |     |     |
  7895. ARTRY#    ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  7896.  
  7897.              |     |     |     |     |     |     |     |     |     |     |
  7898.              |     |     |     |     |     |     |     |     |     |     |
  7899. TA#       ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ    ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ    ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  7900.                        ΓööΓöÇΓöÇΓöÇΓöÇΓöÿ                  ΓööΓöÇΓöÇΓöÇΓöÇΓöÿ
  7901.         Note: (1) L2_CLAIM# is an unlatched decode of the address
  7902.                   on the address bus
  7903.               (2) L2_CLAIM# is ignored by the '650 Bridge
  7904.                   if L2_CACHE_PRESENT# is not asserted
  7905.               (3) L2 cache is enabled
  7906.               (4) L2 drives AACK# and TA#
  7907.  
  7908. Figure 32 shows the WT L2 response for a write cycle. If the cycle is a burst 
  7909. write by the PowerPC processor, the L2 will cache these accesses, overwriting 
  7910. any data that may already be in the cache.  Since I/O (PCI) snoop write cycles 
  7911. are never more than 4 bytes, the L2 will invalidate data on write hits, or 
  7912. ignore cycles that are misses. 
  7913.  
  7914. Since the L2 is a write-through cache design, the L2 never contains "dirty" 
  7915. data.  Therefore, the WT L2 will never assert ARTRY# or BR_L2#. 
  7916.  
  7917. Figure 32 - WT L2 Response to Write Cycles 
  7918.  
  7919.         TBST# =X  TT1=0  TT3=1  TSIZ(0:2)=xxx
  7920.  
  7921. CLK    ΓöÇΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ
  7922.           ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ
  7923.              |     |     |     |     |     |     |     |     |     |     |
  7924.              |     |     |     |     |     |     |     |     |     |     |
  7925. TS#     ΓöÇΓöÇΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  7926.             ΓööΓöÇΓöÇΓöÿ
  7927.              |     |     |     |     |     |     |     |     |     |     |
  7928.              |     |     |     |     |     |     |     |     |     |     |
  7929. L2_CLAIM#  ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  7930.  
  7931.              |     |     |     |     |     |     |     |     |     |     |
  7932.              |     |     |     |     |     |     |     |     |     |     |
  7933. AACK#     ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  7934.                                                   (1)ΓööΓöÇΓöÇΓöÇΓöÿ
  7935.              |     |     |     |     |     |     |     |     |     |     |
  7936.              |     |     |     |     |     |     |     |     |     |     |
  7937. ARTRY#    ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  7938.  
  7939.              |     |     |     |     |     |     |     |     |     |     |
  7940.              |     |     |     |     |     |     |     |     |     |     |
  7941. TA#       ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ   ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  7942.                                                   (2) ΓööΓöÇΓöÇΓöÇΓöÿ
  7943.         Note: (1) AACK driven on a non-burst cycle by the '650 Bridge
  7944.               (2) L2_CLAIM# will never be asserted on writes
  7945.               (3) L2_CLAIM# is ignored by the '650 Bridge if
  7946.                   CACHE_PRESENT# is not asserted.
  7947.               (4) The '650 Bridge drives AACK# and TA#
  7948.  
  7949.  
  7950. ΓòÉΓòÉΓòÉ 8.7.2.6. Copy-Back L2 (CB L2) Protocol ΓòÉΓòÉΓòÉ
  7951.  
  7952. The CB L2 (also called Write-Back or Store-In) is used to provide the PowerPC 
  7953. processor faster access to memory for both reads and writes.  The writes that 
  7954. are cached are from L1 cast-outs.  Any writes with kill (due to a snoop hit 
  7955. operation) will not be cached by the CB L2. 
  7956.  
  7957. Since the CB L2 does cache L1 cast-outs, the performance of these cache 
  7958. cast-outs cycles will be improved (PowerPC-processor-to-memory writes). 
  7959.  
  7960. Coherency is enforced by the MI protocol.  That is, data can be in one of three 
  7961. states: 
  7962.  
  7963.  VM        Valid Modified 
  7964.  
  7965.  VC        Valid Clean 
  7966.  
  7967.  I         Invalid 
  7968.  
  7969.  Note:  All cachable write operations are "hits" in a CB L2.  However, the term 
  7970.  "miss" is used to imply that the address of the transfer is to a location not 
  7971.  currently stored in the L2, while a hit is to a line marked as valid (either 
  7972.  clean or dirty). 
  7973.  
  7974.  The data in the CB L2 is either valid and clean (data is equal to the data in 
  7975.  memory), valid and modified (main memory contains stale data), or invalid. 
  7976.  
  7977.  Any cache sector in the CB L2 can be changed from invalid to valid on a burst 
  7978.  read or write operation.  In order for the data to be stored in the CB L2, the 
  7979.  following must be true: 
  7980.  
  7981.    o  The cache must be enabled (L2_UPDATE_INH# not asserted) 
  7982.    o  CI# must be de-asserted 
  7983.    o  L2_MISS_INH# must be de-asserted 
  7984.    o  The bus transaction must be a burst read or write that misses the L2 
  7985.    o  The bus transaction must not be a write with kill that is a result of a 
  7986.       snoop push 
  7987.  
  7988.  On reads, if CI# is asserted and the access is a hit, the CB L2 will ignore 
  7989.  the CI# input.  If the cycle is a write, and CI# is asserted, the CB L2 will 
  7990.  invalidate on a hit, and ignore (not update) on misses. 
  7991.  
  7992.  In addition, if the WT# (write-through) bit is asserted, the CB L2 will cache 
  7993.  the data, but NOT assert L2_CLAIM# on writes (entry marked as valid-clean). 
  7994.  
  7995.  Once the data is in the cache, the PowerPC processor can read the data from 
  7996.  the cache in any valid byte combinations.  Writes of less than 8 bytes that 
  7997.  hit in the cache will cause the line to be marked invalid unless the cache 
  7998.  includes byte addressability. 
  7999.  
  8000.  
  8001. ΓòÉΓòÉΓòÉ 8.7.2.6.1. CB L2 READ Responses ΓòÉΓòÉΓòÉ
  8002.  
  8003. The CB L2 maintains coherency in a manner similar to the PowerPC processor. 
  8004.  
  8005. All processor address bus cycles are snooped whether the address originates 
  8006. with the processor or the '650 bridge. If any snoop cycle hits the cache, the 
  8007. CB L2 determines whether the snoop hit is caused by the PowerPC processor or 
  8008. the '650 bridge. 
  8009.  
  8010. If the read access is from the PowerPC processor, and it hits in the CB L2, 
  8011. then the CB L2 will assert L2_CLAIM# and pace the cycle with AACK and TA. 
  8012.  
  8013. If the read access is an I/O snoop cycle from the '650 bridge, the CB L2 will 
  8014. determine if it is a hit.  If it is a hit, it will then determine if the data 
  8015. is modified.  If the data is not modified, it will do nothing.  The CB L2 cache 
  8016. must not assert L2_CLAIM# during any I/O snoop (a snoop originated by the '650 
  8017. bridge). 
  8018.  
  8019. If the data is modified, it will assert ARTRY#. The clock after it asserts 
  8020. ARTRY#, the CB L2 must assert L2_BR# to the '650 Bridge. 
  8021.  
  8022. If the PowerPC processor also asserts ARTRY# on the same cycle as the CB L2, 
  8023. the '650 Bridge will grant the bus to the processor.  The CB L2 must  sample 
  8024. the 60X_BR# on the clock after ARTRY#.  If the 60X_BR# is active, the CB L2 
  8025. must de-assert its bus request on the following clock. (The CB L2 will update 
  8026. its data when the PowerPC pushes its data and therefore the data in the L2 is 
  8027. superfluous.) 
  8028.  
  8029. If the L2_BR# was already active before the snoop cycle, and the current snoop 
  8030. cycle does not require the CB L2 to write to memory, the CB L2 must de-assert 
  8031. its bus request the cycle after ARTRY#.  The CB L2 can then re-assert its bus 
  8032. request. 
  8033.  
  8034. Note:  In an implementation which is a single-processor system, the arbiter 
  8035. does not need to see only the one BR# active from the processor. As mentioned 
  8036. earlier, if both the L2_BR# and the 60X_BR# are active, the arbiter will always 
  8037. grant the next cycle to the PowerPC processor. The L2_BR# will then be sampled 
  8038. after the processor cycle is complete to determine if it also needs the bus. 
  8039.  
  8040.  
  8041. ΓòÉΓòÉΓòÉ 8.7.2.6.2. CB L2 WRITE Responses ΓòÉΓòÉΓòÉ
  8042.  
  8043. The CB L2 must fully decode the TT bits and the CI# and WT# bits.  On any write 
  8044. misses that are marked as either write through, cache inhibited, or writes with 
  8045. kill, the CB L2 will not assert L2_CLAIM#. 
  8046.  
  8047. The CB L2 will not update its cache on write misses of less than 32 bytes 
  8048. (TBST# must be active). 
  8049.  
  8050. The CB L2 should buffer any data that is written or read by the PowerPC 
  8051. processor that is to be cached by the L2 but requires a cache push operation by 
  8052. the L2 to precede its writing into the cache. (This situation happens when the 
  8053. processor reads or writes a cache line in the L2, there is a miss, and the data 
  8054. stored at that tag location is dirty.) This buffer can be of variable depth. If 
  8055. the buffer is full (from previous operation(s)), and the current cycle is 
  8056. cachable but requires a push, the CB L2 MUST not assert L2_CLAIM# or ARTRY#. 
  8057. Instead, the CB L2 should just not cache these cycles.  This is required in 
  8058. order to maintain the greatest bandwidth from memory to the PowerPC processor 
  8059. and vice versa. 
  8060.  
  8061. Note:  The reason for not asserting ARTRY# on a CB L2 pipeline (buffer) full 
  8062. condition is that the PowerPC processor will be delayed by at least 20 cycles 
  8063. since the L2 would need to write out the data, and then the processor would 
  8064. need to re-read (write) the data from (to) memory. 
  8065.  
  8066.  
  8067. ΓòÉΓòÉΓòÉ 8.7.2.6.2.1. PowerPC Processor Writes ΓòÉΓòÉΓòÉ
  8068.  
  8069. The CB L2 cache will cache data on the following write transactions: 
  8070.  
  8071.    o  A burst write that hits a clean line 
  8072.    o  A burst write that hits a dirty line 
  8073.    o  A burst write that misses a line (only if the buffer is not full) 
  8074.    o  A non-burst write that hits a clean line 
  8075.    o  A non-burst write that hits a dirty line 
  8076.    o  A non-burst write that misses a line (only if the buffer is not full) 
  8077.  
  8078.  On a burst write that is a hit to the same address that is already cached, the 
  8079.  CB L2 will assert L2_CLAIM# and overwrite the previous data (whether modified 
  8080.  or not). 
  8081.  
  8082.  If the address is a hit that is to a different address than that in the L2 
  8083.  cache, and the currently cached data is clean, the cycle completes as before. 
  8084.  
  8085.  If the cycle is not a burst, then the CB L2 will determine whether or not the 
  8086.  cycle hits in the cache.  If the cycle hits in the cache to either a clean or 
  8087.  a dirty sector of the same address, the CB L2 will assert L2_CLAIM# and update 
  8088.  the required byte(s).  If the cycle would overwrite dirty data to another 
  8089.  address, the CB L2 will NOT assert L2_CLAIM#.  That is, the CB L2 cannot have 
  8090.  any entry of less than 32 bytes cached. 
  8091.  
  8092.  If the write is a miss and the buffer is full, the CB L2 may do either of the 
  8093.  following: 
  8094.  
  8095.    o  Assert ARTRY# and BR_L2# 
  8096.    o  Nothing (preferred) 
  8097.  
  8098.  
  8099. ΓòÉΓòÉΓòÉ 8.7.2.6.2.2. I/O Snoop Writes ΓòÉΓòÉΓòÉ
  8100.  
  8101. All processor address bus cycles are snooped whether the address originates 
  8102. with the processor or the '650 bridge. The CB L2 determines whether the snoop 
  8103. is caused by the PowerPC processor or the '650 bridge. The CB L2 must not 
  8104. assert L2_CLAIM# on any I/O snoop. 
  8105.  
  8106. If the write access is an I/O snoop cycle from the '650 bridge, the CB L2 will 
  8107. determine if it is a hit. If it is a miss, it will do nothing. If it is a hit, 
  8108. the CB L2 will then determine if the data is modified.  If the data is not 
  8109. modified, it will will mark that line as invalid. 
  8110.  
  8111. If the data is modified, it will assert ARTRY#. The clock after it asserts 
  8112. ARTRY#, the CB L2 must assert L2_BR# to the '650 Bridge. 
  8113.  
  8114. If the PowerPC processor also asserts ARTRY# on the same cycle as the CB L2, 
  8115. the '650 Bridge will grant the bus to the processor. The CB L2 must sample the 
  8116. 60X_BR# on the clock after ARTRY#.  If the 60X_BR# is active, the CB L2 must 
  8117. de-assert its bus request on the following clock. 
  8118.  
  8119. If the L2_BR# was already active before the snoop cycle, and the current snoop 
  8120. cycle does not require the CB L2 to write to memory, the CB L2 must de-assert 
  8121. its bus request the cycle after ARTRY#.  The CB L2 can then re-assert its bus 
  8122. request. 
  8123.  
  8124. Note:  In an implementation which is a single-processor system, the arbiter 
  8125. does not need to see only the one BR# active from the processor. As mentioned 
  8126. earlier, if both the L2_BR# and the 60X_BR# are active, the arbiter will always 
  8127. grant the next cycle to the PowerPC processor. The L2_BR# will then be sampled 
  8128. after the processor cycle is complete to determine if it also needs the bus. 
  8129.  
  8130.  
  8131. ΓòÉΓòÉΓòÉ 8.7.2.7. CB L2 Timing Diagrams ΓòÉΓòÉΓòÉ
  8132.  
  8133. Figure 33 - CB L2 Response to Read Misses 
  8134.  
  8135.         TBST# =x  TT1=1  TT3=1  TSIZ(0:2)=xxx
  8136.  
  8137. CLK    ΓöÇΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ
  8138.           ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ
  8139.              |     |     |     |     |     |     |     |     |     |     |
  8140.              |     |     |     |     |     |     |     |     |     |     |
  8141. TS#     ΓöÇΓöÇΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8142.             ΓööΓöÇΓöÇΓöÿ
  8143.              |     |     |     |     |     |     |     |     |     |     |
  8144.              |     |     |     |     |     |     |     |     |     |     |
  8145. L2_CLAIM#  ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8146.  
  8147.              |     |     |     |     |     |     |     |     |     |     |
  8148.              |     |     |     |     |     |     |     |     |     |     |
  8149. AACK#     ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8150.                                                   (1)ΓööΓöÇΓöÇΓöÇΓöÿ
  8151.              |     |     |     |     |     |     |     |     |     |     |
  8152.              |     |     |     |     |     |     |     |     |     |     |
  8153. ARTRY#    ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8154.  
  8155.              |     |     |     |     |     |     |     |     |     |     |
  8156.              |     |     |     |     |     |     |     |     |     |     |
  8157. TA#       ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ   ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8158.                                                    (2)ΓööΓöÇΓöÇΓöÇΓöÿ
  8159.              |     |     |     |     |     |     |     |     |     |     |
  8160.              |     |     |     |     |     |     |     |     |     |     |
  8161. L2_BR#    ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8162.                                                    (2)
  8163.         Note: (1) AACK# driven on a non-burst cycle by the '650 Bridge
  8164.               (2) CB L2 will only update on bursted reads that are
  8165.                   cachable and miss the L2 (if INHIBIT# is de-asserted)
  8166.               (3) The '650 Bridge drives AACK# and TA#
  8167.  
  8168. Figure 34 - CB L2 Response to Burst READ Hits 
  8169.  
  8170.         TBST# =0  TT1=1  TT3=1  TSIZ(0:2)=xxx
  8171.  
  8172. CLK   1ΓöÇΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ
  8173.       0   ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ
  8174.              |     |     |     |     |     |     |     |     |     |     |
  8175.              |     |     |     |     |     |     |     |     |     |     |
  8176. TS#     ΓöÇΓöÇΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ   ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8177.             ΓööΓöÇΓöÇΓöÿ                               ΓööΓöÇΓöÇΓöÇΓöÿ
  8178.              |     |     |     |     |     |     |     |     |     |     |
  8179.              |     |     |     |     |     |     |     |     |     |     |
  8180. L2_CLAIM#  ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼Γö¼Γö¼Γö¼Γö¼ΓöÉ                Γö¼Γö¼Γö¼Γö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼Γö¼Γö¼Γö¼Γö¼ΓöÉ
  8181.                   ΓööΓö┤Γö┤Γö┤Γö┤Γö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤Γö┤Γö┤Γö┤Γöÿ        ΓööΓö┤Γö┤Γö┤Γö┤Γö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8182.              |     |     |     |     |     |     |     |     |     |     |
  8183.              |     |     |     |     |     |     |     |     |     |     |
  8184. AACK#     ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ   ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8185.                                     ΓööΓöÇΓöÇΓöÇΓöÿ
  8186.              |     |     |     |     |     |     |     |     |     |     |
  8187.              |     |     |     |     |     |     |     |     |     |     |
  8188. ARTRY#    ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8189.  
  8190.              |     |     |     |     |     |     |     |     |     |     |
  8191.              |     |     |     |     |     |     |     |     |     |     |
  8192. TA#       ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ                     ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8193.                        ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  8194.         Note: (1) L2_CLAIM# is an unlatched decode of the address
  8195.                   on the address bus
  8196.               (2) L2_CLAIM# is ignored by the '650 Bridge if
  8197.                   CACHE_PRESENT# is not asserted
  8198.               (3) L2 cache is enabled
  8199.               (4) L2 drives AACK# and TA#
  8200.  
  8201. Figure 35 - CB L2 Response to Single-Beat READ Hits (1-8 Bytes) 
  8202.  
  8203.   Single-Beat READ Hits (1-8 bytes)
  8204.  
  8205.         TBST# =1  TT1=1  TT3=1  TSIZ(0:2)=xxx
  8206.  
  8207. CLK    ΓöÇΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ
  8208.           ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ
  8209.              |     |     |     |     |     |     |     |     |     |     |
  8210.              |     |     |     |     |     |     |     |     |     |     |
  8211. TS#     ΓöÇΓöÇΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ   ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8212.             ΓööΓöÇΓöÇΓöÿ                   ΓööΓöÇΓöÇΓöÇΓöÿ
  8213.              |     |     |     |     |     |     |     |     |     |     |
  8214.              |     |     |     |     |     |     |     |     |     |     |
  8215. L2_CLAIM#  ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼Γö¼Γö¼Γö¼Γö¼ΓöÉ   Γö¼Γö¼Γö¼Γö¼Γö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼Γö¼Γö¼Γö¼Γö¼ΓöÉ     Γö¼Γö¼Γö¼Γö¼Γö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8216.                   ΓööΓö┤Γö┤Γö┤Γö┤Γö┤ΓöÇΓöÇΓöÇΓö┤Γö┤Γö┤Γö┤Γö┤Γöÿ          ΓööΓö┤Γö┤Γö┤Γö┤Γö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤Γö┤Γö┤Γö┤Γö┤Γöÿ
  8217.              |     |     |     |     |     |     |     |     |     |     |
  8218.              |     |     |     |     |     |     |     |     |     |     |
  8219. AACK#     ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ   ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ   ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8220.                        ΓööΓöÇΓöÇΓöÇΓöÿ                    ΓööΓöÇΓöÇΓöÇΓöÿ
  8221.              |     |     |     |     |     |     |     |     |     |     |
  8222.              |     |     |     |     |     |     |     |     |     |     |
  8223. ARTRY#    ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8224.  
  8225.              |     |     |     |     |     |     |     |     |     |     |
  8226.              |     |     |     |     |     |     |     |     |     |     |
  8227. TA#       ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ    ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ    ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8228.                        ΓööΓöÇΓöÇΓöÇΓöÇΓöÿ                  ΓööΓöÇΓöÇΓöÇΓöÇΓöÿ
  8229.         Note: (1) L2_CLAIM# is an unlatched decode of the
  8230.                   address on the address bus
  8231.               (2) L2_CLAIM# is ignored by the '650 Bridge if
  8232.                   CACHE_PRESENT# is not asserted
  8233.               (3) L2 cache is enabled
  8234.               (4) L2 drives AACK# and TA_
  8235.  
  8236. Figure 36 - CB L2 Response to Write Cycles 
  8237.  
  8238.         TBST# =X  TT1=0  TT3=1  TSIZ(0:2)=xxx
  8239.  
  8240. CLK    ΓöÇΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ
  8241.           ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ
  8242.              |     |     |     |     |     |     |     |     |     |     |
  8243.              |     |     |     |     |     |     |     |     |     |     |
  8244. TS#     ΓöÇΓöÇΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8245.             ΓööΓöÇΓöÇΓöÿ
  8246.              |     |     |     |     |     |     |     |     |     |     |
  8247.              |     |     |     |     |     |     |     |     |     |     |
  8248. L2_CLAIM#  ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8249.  
  8250.              |     |     |     |     |     |     |     |     |     |     |
  8251.              |     |     |     |     |     |     |     |     |     |     |
  8252. AACK#     ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8253.                                                   (1)ΓööΓöÇΓöÇΓöÇΓöÿ
  8254.              |     |     |     |     |     |     |     |     |     |     |
  8255.              |     |     |     |     |     |     |     |     |     |     |
  8256. ARTRY#    ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8257.  
  8258.              |     |     |     |     |     |     |     |     |     |     |
  8259.              |     |     |     |     |     |     |     |     |     |     |
  8260. TA#       ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ   ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8261.                                                   (2) ΓööΓöÇΓöÇΓöÇΓöÿ
  8262.         Note: (1) AACK# driven on a non-burst cycle by the '650 Bridge
  8263.               (2) L2_CLAIM# will never be asserted on writes
  8264.               (3) L2_CLAIM# is ignored by the '650 Bridge if
  8265.                   CACHE_PRESENT# is not asserted
  8266.               (4) The '650 Bridge drives AACK# and TA#
  8267.  
  8268. Figure 37 - WT L2 Response to I/O Snoop Hits without PowerPC Process Snoop Hits 
  8269.  
  8270.  
  8271.         TBST# =1  TT1=x  TT3=0  TSIZ(0:2)=100
  8272.  
  8273. CLK    ΓöÇΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ
  8274.           ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ
  8275.              |     |     |     |     |     |     |     |     |     |     |
  8276.              |     |     |     |     |     |     |     |     |     |     |
  8277. TS#     ΓöÇΓöÇΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8278.             ΓööΓöÇΓöÇΓöÿ
  8279.              |     |     |     |     |     |     |     |     |     |     |
  8280.              |     |     |     |     |     |     |     |     |     |     |
  8281. L2_CLAIM#  ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8282.  
  8283.              |     |     |     |     |     |     |     |     |     |     |
  8284.              |     |     |     |     |     |     |     |     |     |     |
  8285. AACK#     ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ   ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8286.                (1)ΓööΓöÇΓöÇΓöÇΓöÿ
  8287.              |     |     |     |     |     |     |     |     |     |     |
  8288.              |     |     |     |     |     |     |     |     |     |     |
  8289. ARTRY#    ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8290.                       ΓööΓöÇΓöÇΓöÇΓöÇΓöÿ
  8291.              |     |     |     |     |     |     |     |     |     |     |
  8292.              |     |     |     |     |     |     |     |     |     |     |
  8293. TA#       ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8294.                                                   (2)
  8295.              |     |     |     |     |     |     |     |     |     |     |
  8296.              |     |     |     |     |     |     |     |     |     |     |
  8297. 60X_BR#   ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8298.              |     |     |     |     |     |     |     |     |     |     |
  8299.              |     |     |     |     |     |     |     |     |     |     |
  8300. L2_BR#    ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ                 ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8301.                            ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8302.              |     |     |     |     |     |     |     |     |     |     |
  8303.              |     |     |     |     |     |     |     |     |     |     |
  8304. L2_BG#    ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8305.                                          ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8306.         Note: (1) AACK# is driven by the '650 Bridge
  8307.               (2) No TA# is driven by the '650 Bridge
  8308.  
  8309. Figure 38 - CB L2 Response to I/O Snoop Hits with PowerPC Processor Snoop Hit 
  8310.  
  8311.         TBST# =1  TT1=x  TT3=0  TSIZ(0:2)=100
  8312.  
  8313. CLK    ΓöÇΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÉ
  8314.           ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ  ΓööΓöÇΓöÇΓöÿ
  8315.              |     |     |     |     |     |     |     |     |     |     |
  8316.              |     |     |     |     |     |     |     |     |     |     |
  8317. TS#     ΓöÇΓöÇΓöÇΓöÇΓöÉ  ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8318.             ΓööΓöÇΓöÇΓöÿ
  8319.              |     |     |     |     |     |     |     |     |     |     |
  8320.              |     |     |     |     |     |     |     |     |     |     |
  8321. L2_CLAIM#  ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8322.  
  8323.              |     |     |     |     |     |     |     |     |     |     |
  8324.              |     |     |     |     |     |     |     |     |     |     |
  8325. AACK#     ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ   ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8326.                (1)ΓööΓöÇΓöÇΓöÇΓöÿ
  8327.              |     |     |     |     |     |     |     |     |     |     |
  8328.              |     |     |     |     |     |     |     |     |     |     |
  8329. ARTRY#    ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8330.                       ΓööΓöÇΓöÇΓöÇΓöÇΓöÿ
  8331.              |     |     |     |     |     |     |     |     |     |     |
  8332.              |     |     |     |     |     |     |     |     |     |     |
  8333. TA#       ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8334.                                                   (2)
  8335.              |     |     |     |     |     |     |     |     |     |     |
  8336.              |     |     |     |     |     |     |     |     |     |     |
  8337. 60X_BR#   ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ                ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8338.                             ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8339.              |     |     |     |     |     |     |     |     |     |     |
  8340.              |     |     |     |     |     |     |     |     |     |     |
  8341. L2_BR#    ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ      ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8342.                            ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ  (3)
  8343.              |     |     |     |     |     |     |     |     |     |     |
  8344.              |     |     |     |     |     |     |     |     |     |     |
  8345. 60X_BG#   ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8346.                                          ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇ
  8347.         Note: (1) AACK# is driven by the '650 Bridge
  8348.               (2) No TA# is driven by the '650 Bridge
  8349.               (3) Only driven inactive if request is due only to
  8350.                   previous snoop.
  8351.  
  8352.  
  8353. ΓòÉΓòÉΓòÉ 8.7.3. L2 Cache Design ΓòÉΓòÉΓòÉ
  8354.  
  8355. This section defines the design of an L2 Cache. Figure 39 gives a block diagram 
  8356. of the structure for a 256-KB cache, and Figure 40 gives a block diagram for a 
  8357. 512-KB cache. For both designs, the cache controller may be an IBM 8184995, and 
  8358. the Tag RAM may be an IDT 71B74 or equivalent.  For the 256-KB cache, the SRAMs 
  8359. may be Motorola MCM67M518, which is a 32Kx18 BurstRam, or an equivalent 
  8360. product.  The SRAMs for the 512-KB cache may be Motorola MCM67M618, which is a 
  8361. 64Kx18 BurstRam, or an equivalent product. 
  8362.  
  8363. Figure 39 - 256-KB L2 Block Diagram 
  8364.  
  8365. Figure 40 - 512-KB L2 Block Diagram 
  8366.  
  8367. The control signals for this cache controller are as follows: 
  8368.  
  8369.  Signals                  Description 
  8370.  
  8371.  VCC (4 pins)             POWER. Plus-5-volt power to controller. 
  8372.  
  8373.  GND (4 pins)             POWER. GND to controller. 
  8374.  
  8375.  A_IN                     INPUT. Address In.  Address input for Tag RAM bank 
  8376.                           select (used only for 512-KB L2). 
  8377.  
  8378.  A_EN                     INPUT. Address Buffer Enable.  Active (high) enables 
  8379.                           A_BUFF and A_BUFF_.  Inactive (low) disables A_BUFF 
  8380.                           (low) and A_BUFF_ (high). 
  8381.  
  8382.  A_BUFF                   OUTPUT. Address Buffer Output.  Non-inverted buffer 
  8383.                           of A_IN when A_EN is active (high).  Low when A_EN is 
  8384.                           inactive (low). 
  8385.  
  8386.  A_BUFF_                  OUTPUT. Address Buffer Output.  Inverted buffer of 
  8387.                           A_IN when A_EN is active (high).  High when A_EN is 
  8388.                           inactive (low). 
  8389.  
  8390.  ARTRY_HIT_               OUTPUT. L2 Hit with ARTRY_ timings.  This signal is a 
  8391.                           synchronous hit signal which goes active (low) after 
  8392.                           clock 2. The signal can be sampled by the system on 
  8393.                           clock 3.  This signal is valid for one clock cycle 
  8394.                           only. 
  8395.  
  8396.  OE_                      INPUT.  When active (low), all outputs of the 
  8397.                           controller will be driven.  When inactive (high), all 
  8398.                           outputs are tri-stated. 
  8399.  
  8400.  BUS_CLOCK0               INPUT.  Bus Clock.  Card I/O.  This clock drives all 
  8401.                           state machine changes.  All changes occur on the 
  8402.                           rising edge of this clock. 
  8403.  
  8404.  HRESET_                  INPUT. Reset.  When active (low), this signal resets 
  8405.                           the controller to its initial states and will 
  8406.                           generate the control signals to flush the cache Tag 
  8407.                           RAM. 
  8408.  
  8409.  A0                       INPUT. Card I/O.  This MSb of the address bus 
  8410.                           determines if the address is below 2 GB.  Used as a 
  8411.                           qualifier in determining if the L2 will respond to 
  8412.                           the address presented on the PowerPC processor bus. 
  8413.  
  8414.  L2_CACHE_FLUSH_          INPUT.  Card I/O.  Same as the card. 
  8415.  
  8416.  L2_CACHE_DIS_            INPUT.  Card I/O.  Same as the card. 
  8417.  
  8418.  L2_CACHE_INH_            INPUT.  Card I/O.  Same as the card. 
  8419.  
  8420.  CI_                      INPUT.  Card I/O.  Same as the card. 
  8421.  
  8422.  MATCH                    INPUT.  Active (high) signal from the cache Tag RAM 
  8423.                           indicates that the address presented on the PowerPC 
  8424.                           processor bus has been cached in the L2.  (This is a 
  8425.                           "hit".)  Inactive (low) signal indicates that the 
  8426.                           address is not in the L2 cache.  (This is a "miss".) 
  8427.  
  8428.  L2_CACHE_HIT_            OUTPUT.  Card I/O.  Same as the card. 
  8429.  
  8430.  TA_                      INPUT. PowerPC Processor Transfer Acknowledge. Used 
  8431.                           to determine when data placed on the data bus is 
  8432.                           valid. 
  8433.  
  8434.  TA_OUT_                  OUTPUT. Active (low) during cache reads to indicate 
  8435.                           that valid data has been placed on the PowerPC 
  8436.                           processor bus. This signal MUST be buffered external 
  8437.                           to the controller with an open-collector (or 
  8438.                           tri-statable) buffer. 
  8439.  
  8440.  AACK_                    INPUT. PowerPC Processor Address Acknowledge. Active 
  8441.                           during reads of the cache to signal the system that a 
  8442.                           new address can be placed on the bus. Tri-stated when 
  8443.                           not active. 
  8444.  
  8445.  TSIZ(2..0)               INPUT.  PowerPC Processor Transfer Size.  Card I/O. 
  8446.                           Same as the card. 
  8447.  
  8448.  TBST_                    INPUT.  PowerPC Processor Transfer Burst.  Card I/O. 
  8449.                           Same as the card. 
  8450.  
  8451.  TS_                      INPUT. PowerPC Processor Transfer Start.  Card I/O. 
  8452.                           Same as the card. 
  8453.  
  8454.  TT(4..0)                 INPUT. PowerPC Processor Transfer Type.  Card I/O. 
  8455.                           Same as the card. 
  8456.  
  8457.  TAG_VALID                OUTPUT. Is active (high) when entry for Tag RAM is 
  8458.                           valid. Inactive (low) during a Tag RAM write will 
  8459.                           invalidate the tag. During a read of the Tag RAM, an 
  8460.                           active (high) will force the Tag RAM to match only 
  8461.                           validated memory locations. 
  8462.  
  8463.  TAG_WE_                  OUTPUT.  Writes the data on the inputs to the Tag RAM 
  8464.                           when the signal transitions from active (low) to 
  8465.                           inactive (high). 
  8466.  
  8467.  TAG_RESET_               OUTPUT.  When active (low), all tags in the Tag RAM 
  8468.                           will be reset and invalidated. 
  8469.  
  8470.  SRAM_TSC_                OUTPUT. When active (low), the Burst SRAMs latch 
  8471.                           address. 
  8472.  
  8473.  SRAM_S1_                 OUTPUT. When active (low), the Burst SRAMs are 
  8474.                           enabled. 
  8475.  
  8476.  SRAM_BAA_                OUTPUT. When active (low), the address in the Burst 
  8477.                           SRAMs is incremented on the next rising clock edge. 
  8478.  
  8479.  SRAM_W_                  OUTPUT. When active (low), the data on the inputs to 
  8480.                           the Burst SRAMs will be stored at the location 
  8481.                           pointed to by the address on the next rising edge of 
  8482.                           the clock. 
  8483.  
  8484.  SRAM_G_                  OUTPUT. When active (low), data will be driven by the 
  8485.                           Burst SRAM on the data lines. 
  8486.  
  8487.  
  8488. ΓòÉΓòÉΓòÉ 8.7.4. Upgrade Slot Pin Definition ΓòÉΓòÉΓòÉ
  8489.  
  8490. This section defines the pins for the upgrade slot. 
  8491.  
  8492. Figure 41 - Upgrade/L2 Cache Connector 
  8493.  
  8494.  
  8495.     Top view         VA10     VA1 A1            A49 A52          A93
  8496.                         ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  8497.                         Γöéx......xΓöéx ..............xΓöéx.............xΓöé
  8498.                         Γöéx......xΓöéx ..............xΓöéx.............xΓöé
  8499.                         ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  8500.                      VB10     VB1 B1            B49 B52          B93
  8501.  
  8502. Table 23. Upgrade Processor/L2 Cache Connector Pin Assignments 
  8503.  
  8504. ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  8505. Γöé PIN  Γöé FUNCTION            Γöé PIN  Γöé FUNCTION           Γöé
  8506. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8507. Γöé A1   Γöé L2_CLAIM#            Γöé B1   Γöé L2_TAG_CLR#         Γöé
  8508. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8509. Γöé A2   Γöé 60X_A(9)            Γöé B2   Γöé DATA_BUS_GNT#, BG_60X#    Γöé
  8510. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8511. Γöé A3   Γöé GROUND             Γöé B3   Γöé 60X_A(10)          Γöé
  8512. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8513. Γöé A4   Γöé 60X_A(11)            Γöé B4   Γöé 60X_A(12)          Γöé
  8514. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8515. Γöé A5   Γöé 60X_A(13)            Γöé B5   Γöé GROUND            Γöé
  8516. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8517. Γöé A6   Γöé 60X_A(14)            Γöé B6   Γöé 60X_A(15)          Γöé
  8518. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8519. Γöé A7   Γöé +5 VOLTS            Γöé B7   Γöé 60X_A(16)          Γöé
  8520. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8521. Γöé A8   Γöé 60X_A(18)            Γöé B8   Γöé 60X_A(17)          Γöé
  8522. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8523. Γöé A9   Γöé 60X_A(19)            Γöé B9   Γöé +5 VOLTS           Γöé
  8524. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8525. Γöé A10  Γöé 60X_A(0)            Γöé B10  Γöé 60X_A(20)          Γöé
  8526. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8527. Γöé A11  Γöé GROUND             Γöé B11  Γöé 60X_A(1)           Γöé
  8528. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8529. Γöé A12  Γöé 60X_A(2)            Γöé B12  Γöé 60X_A(3)           Γöé
  8530. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8531. Γöé A13  Γöé 60X_A(4)            Γöé B13  Γöé GROUND            Γöé
  8532. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8533. Γöé A14  Γöé 60X_A(5)            Γöé B14  Γöé 60X_A(6)           Γöé
  8534. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8535. Γöé A15  Γöé +5 VOLTS            Γöé B15  Γöé 60X_A(7)           Γöé
  8536. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8537. Γöé A16  Γöé 60X_A(21)            Γöé B16  Γöé 60X_A(8)           Γöé
  8538. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8539. Γöé A17  Γöé 60X_A(22)            Γöé B17  Γöé +5 VOLTS           Γöé
  8540. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8541. Γöé A18  Γöé 60X_A(23)            Γöé B18  Γöé 60X_A(24)          Γöé
  8542. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8543. Γöé A19  Γöé GROUND             Γöé B19  Γöé 60X_A(25)          Γöé
  8544. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8545. Γöé A20  Γöé 60X_A(26)            Γöé B20  Γöé 60X_A(27)          Γöé
  8546. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8547. Γöé A21  Γöé 60X_A(28)            Γöé B21  Γöé GROUND            Γöé
  8548. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8549. Γöé A22  Γöé 60X_A(29)            Γöé B22  Γöé 60X_A(30)          Γöé
  8550. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8551. Γöé A23  Γöé +5 VOLTS            Γöé B23  Γöé 60X_A(31)          Γöé
  8552. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8553. Γöé A24  Γöé GROUND             Γöé B24  Γöé GROUND            Γöé
  8554. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8555. Γöé A25  Γöé TRANSFER TYPE (4), TT(4)    Γöé B25  Γöé GROUND            Γöé
  8556. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8557. Γöé A26  Γöé TRANSFER TYPE (2), TT(2)    Γöé B26  Γöé TRANSFER TYPE (3), TT(3)   Γöé
  8558. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8559. Γöé A27  Γöé TRANSFER TYPE (0), TT(0)    Γöé B27  Γöé TRANSFER TYPE (1), TT(1)   Γöé
  8560. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8561. Γöé A28  Γöé TRANSFER SIZE (1), TSIZ(1)   Γöé B28  Γöé TRANSFER SIZE (2), TSIZ(2)  Γöé
  8562. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8563. Γöé A29  Γöé TRANSFER_BURST#, TBST#     Γöé B29  Γöé TRANSFER SIZE (0), TSIZ(0)  Γöé
  8564. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8565. Γöé A30  Γöé TRANSFER_ACKNOWLEDGE#, TA#   Γöé B30  Γöé GROUND            Γöé
  8566. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8567. Γöé A31  Γöé GROUND             Γöé B31  Γöé ADDRESS_ACKNOWLEDGE#, AACK# Γöé
  8568. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8569. Γöé A32  Γöé DATA_RETRY#, DRTRY#       Γöé B32  Γöé ADDRESS_RETRY#, ARTRY#    Γöé
  8570. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8571. Γöé A33  Γöé TRANSFER_ERR_ACK#, TEA#     Γöé B33  Γöé EXT_ADDR_TRANS_START#,    Γöé
  8572. Γöé    Γöé                 Γöé    Γöé XATS#            Γöé
  8573. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8574. Γöé A34  Γöé GROUND             Γöé B34  Γöé GROUND            Γöé
  8575. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8576. Γöé A35  Γöé BUS_REQUEST_60X#, BR_60X#    Γöé B35  Γöé DATA_PARITY_ERROR#, DPE#   Γöé
  8577. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8578. Γöé A36  Γöé BUS_REQUEST_L2#, BR_L2#     Γöé B36  Γöé BUS_GRANT_60X#, BG_60X#   Γöé
  8579. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8580. Γöé A37  Γöé +5 VOLTS            Γöé B37  Γöé BUS_GRANT_L2#, BG_L2#    Γöé
  8581. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8582. Γöé A38  Γöé TRANSFER_START#, TS#      Γöé B38  Γöé 60X_INTERRUPT#, INT_60X   Γöé
  8583. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8584. Γöé A39  Γöé GROUND             Γöé B39  Γöé +5 VOLTS           Γöé
  8585. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8586. Γöé A40  Γöé GROUND             Γöé B40  Γöé GROUND            Γöé
  8587. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8588. Γöé A41  Γöé GROUND             Γöé B41  Γöé BUS_CLOCK_0         Γöé
  8589. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8590. Γöé A42  Γöé BUS_CLOCK_1           Γöé B42  Γöé GROUND            Γöé
  8591. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8592. Γöé A43  Γöé GROUND             Γöé B43  Γöé BUS_CLOCK_2         Γöé
  8593. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8594. Γöé A44  Γöé 60X_D(31)            Γöé B44  Γöé +5 VOLTS           Γöé
  8595. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8596. Γöé A45  Γöé 60X_D(30)            Γöé B45  Γöé GROUND            Γöé
  8597. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8598. Γöé A46  Γöé 60X_D(28)            Γöé B46  Γöé 60X_D(29)          Γöé
  8599. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8600. Γöé A47  Γöé GROUND             Γöé B47  Γöé 60X_D(27)          Γöé
  8601. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8602. Γöé A48  Γöé 60X_D(25)            Γöé B48  Γöé 60X_D(26)          Γöé
  8603. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8604. Γöé A49  Γöé 60X_D(24)            Γöé B49  Γöé GROUND            Γöé
  8605. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8606. Γöé A50  Γöé <key>              Γöé B50  Γöé <key>            Γöé
  8607. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8608. Γöé A51  Γöé <key>              Γöé B51  Γöé <key>            Γöé
  8609. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8610. Γöé A52  Γöé 60X_D(22)            Γöé B52  Γöé 60X_D(23)          Γöé
  8611. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8612. Γöé A53  Γöé +5 VOLTS            Γöé B53  Γöé 60X_D(21)          Γöé
  8613. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8614. Γöé A54  Γöé 60X_D(19)            Γöé B54  Γöé 60X_D(20)          Γöé
  8615. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8616. Γöé A55  Γöé 60X_D(18)            Γöé B55  Γöé +5 VOLTS           Γöé
  8617. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8618. Γöé A56  Γöé 60X_D(16)            Γöé B56  Γöé 60X_D(17)          Γöé
  8619. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8620. Γöé A57  Γöé GROUND             Γöé B57  Γöé 60X_D(15)          Γöé
  8621. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8622. Γöé A58  Γöé 60X_D(13)            Γöé B58  Γöé 60X_D(14)          Γöé
  8623. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8624. Γöé A59  Γöé 60X_D(12)            Γöé B59  Γöé GROUND            Γöé
  8625. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8626. Γöé A60  Γöé 60X_D(10)            Γöé B60  Γöé 60X_D(11)          Γöé
  8627. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8628. Γöé A61  Γöé GROUND             Γöé B61  Γöé 60X_D(9)           Γöé
  8629. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8630. Γöé A62  Γöé 60X_D(7)            Γöé B62  Γöé 60X_D(8)           Γöé
  8631. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8632. Γöé A63  Γöé 60X_D(6)            Γöé B63  Γöé +5 VOLTS           Γöé
  8633. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8634. Γöé A64  Γöé 60X_D(5)            Γöé B64  Γöé 60X_D(4)           Γöé
  8635. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8636. Γöé A65  Γöé +5 VOLTS            Γöé B65  Γöé 60X_D(3)           Γöé
  8637. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8638. Γöé A66  Γöé 60X_D(1)            Γöé B66  Γöé 60X_D(2)           Γöé
  8639. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8640. Γöé A67  Γöé 60X_D(0)            Γöé B67  Γöé GROUND            Γöé
  8641. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8642. Γöé A68  Γöé 60X_D(62)            Γöé B68  Γöé 60X_D(63)          Γöé
  8643. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8644. Γöé A69  Γöé 60X_D(61)            Γöé B69  Γöé +5 VOLTS           Γöé
  8645. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8646. Γöé A70  Γöé 60X_D(59)            Γöé B70  Γöé 60X_D(60)          Γöé
  8647. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8648. Γöé A71  Γöé GROUND             Γöé B71  Γöé 60X_D(58)          Γöé
  8649. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8650. Γöé A72  Γöé 60X_D(56)            Γöé B72  Γöé 60X_D(57)          Γöé
  8651. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8652. Γöé A73  Γöé 60X_D(55)            Γöé B73  Γöé GROUND            Γöé
  8653. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8654. Γöé A74  Γöé 60X_D(53)            Γöé B74  Γöé 60X_D(54)          Γöé
  8655. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8656. Γöé A75  Γöé +5 VOLTS            Γöé B75  Γöé 60X_D(52)          Γöé
  8657. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8658. Γöé A76  Γöé 60X_D(50)            Γöé B76  Γöé 60X_D(51)          Γöé
  8659. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8660. Γöé A77  Γöé 60X_D(49)            Γöé B77  Γöé GROUND            Γöé
  8661. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8662. Γöé A78  Γöé 60X_D(47)            Γöé B78  Γöé 60X_D(48)          Γöé
  8663. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8664. Γöé A79  Γöé GROUND             Γöé B79  Γöé 60X_D(46)          Γöé
  8665. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8666. Γöé A80  Γöé 60X_D(44)            Γöé B80  Γöé 60X_D(45)          Γöé
  8667. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8668. Γöé A81  Γöé 60X_D(43)            Γöé B81  Γöé +5 VOLTS           Γöé
  8669. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8670. Γöé A82  Γöé 60X_D(42)            Γöé B82  Γöé 60X_D(41)          Γöé
  8671. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8672. Γöé A83  Γöé +5 VOLTS            Γöé B83  Γöé 60X_D(40)          Γöé
  8673. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8674. Γöé A84  Γöé 60X_D(38)            Γöé B84  Γöé 60X_D(39)          Γöé
  8675. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8676. Γöé A85  Γöé 60X_D(37)            Γöé B85  Γöé GROUND            Γöé
  8677. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8678. Γöé A86  Γöé 60X_D(35)            Γöé B86  Γöé 60X_D(36)          Γöé
  8679. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8680. Γöé A87  Γöé +5 VOLTS            Γöé B87  Γöé 60X_D(34)          Γöé
  8681. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8682. Γöé A88  Γöé 60X_D(32)            Γöé B88  Γöé 60X_D(33)          Γöé
  8683. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8684. Γöé A89  Γöé GROUND             Γöé B89  Γöé +5 VOLTS           Γöé
  8685. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8686. Γöé A90  Γöé 60X_DATA_PARITY_(6)       Γöé B90  Γöé 60X_DATA_PARITY_(7)     Γöé
  8687. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8688. Γöé A91  Γöé 60X_DATA_PARITY_(4)       Γöé B91  Γöé 60X_DATA_PARITY_(5)     Γöé
  8689. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8690. Γöé A92  Γöé 60X_DATA_PARITY_(2)       Γöé B92  Γöé 60X_DATA_PARITY_(3)     Γöé
  8691. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8692. Γöé A93  Γöé 60X_DATA_PARITY_(0)       Γöé B93  Γöé 60X_DATA_PARITY_(1)     Γöé
  8693. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8694. Γöé VA1  Γöé GROUND             Γöé VB1  Γöé FULL_SPEED          Γöé
  8695. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8696. Γöé VA2  Γöé +5 VOLTS            Γöé VB2  Γöé 60X_CACHE_INHIBIT#, CI#   Γöé
  8697. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8698. Γöé VA3  Γöé 60X_WRITE_THROUGH#, WT#     Γöé VB3  Γöé 60X_GLOBAL#, GBL#      Γöé
  8699. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8700. Γöé VA4  Γöé 60X_SHARED#, SHD#        Γöé VB4  Γöé BCLK_SPEED1         Γöé
  8701. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8702. Γöé VA5  Γöé BCLK_SPEED0           Γöé VB5  Γöé HARD_RESET#, HRESET#     Γöé
  8703. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8704. Γöé VA6  Γöé SOFT_RESET#, SRESET#      Γöé VB6  Γöé UPGRADE_PROCESSOR_PRESENT#  Γöé
  8705. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8706. Γöé VA7  Γöé L2_CACHE_PRESENT#        Γöé VB7  Γöé +5 VOLTS           Γöé
  8707. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8708. Γöé VA8  Γöé L2_CACHE_256K          Γöé VB8  Γöé L2_CACHE_CB  (COPY-BACK)   Γöé
  8709. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8710. Γöé VA9  Γöé L2_UPDATE_INH#         Γöé VB9  Γöé L2_MISS_INH_#        Γöé
  8711. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  8712. Γöé VA10  Γöé TRANSFER_CODE_(1), TC(1)    Γöé VB10  Γöé TRANSFER_CODE_(0), TC(0)   Γöé
  8713. ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  8714.  
  8715.  
  8716. ΓòÉΓòÉΓòÉ 9. Implementation Examples ΓòÉΓòÉΓòÉ
  8717.  
  8718. The following subsections give diagrams and brief descriptions of example 
  8719. implementations for a portable, an energy-managed workstation, a medialess 
  8720. workstation, a technical workstation, a server, and a symmetric multiprocessor. 
  8721. A description of a Diagnostic Strategy is also included. 
  8722.  
  8723.  
  8724. ΓòÉΓòÉΓòÉ 9.1. Portable ΓòÉΓòÉΓòÉ
  8725.  
  8726. This section gives a basic hardware overview of a PowerPC Reference 
  8727. Platform-compliant portable system. Figure 42 shows a schematic diagram of the 
  8728. components of this portable system. This portable configuration uses the 
  8729. PowerPC 603 processor, and provides one serial port, one parallel port, 
  8730. microphone and earphone jacks, keyboard/mouse ports, one video graphics port, 
  8731. one SCSI-2 port, and PCMCIA socket(s). 
  8732.  
  8733. Figure 42 - PowerPC Reference Platform Recommended Portable System 
  8734.  
  8735.  
  8736. ΓòÉΓòÉΓòÉ 9.1.1. Subsystems ΓòÉΓòÉΓòÉ
  8737.  
  8738. Major subsystems are connected to the internal +5.0-volt, 32-bit PCI bus.  A 
  8739. memory controller, PCI-ISA Bridge, SCSI controller, power management 
  8740. controller, and video graphics controllers are located on this bus. 
  8741.  
  8742. Native and extended I/O controllers, Real-Time Clock, business audio, and 
  8743. PCMCIA are located on the internal ISA bus. 
  8744.  
  8745.  
  8746. ΓòÉΓòÉΓòÉ 9.1.2. PowerPC 603 Processor ΓòÉΓòÉΓòÉ
  8747.  
  8748. The PowerPC 603 processor is configured to have 32 address bits and and can be 
  8749. configured to have 32 or 64 data bits. Internally, the 603 has an 8-KB 
  8750. instruction cache and an 8-KB data cache. 
  8751.  
  8752. The 603 processor has a number of differences from the 601.  Please consult the 
  8753. 603 documentation for details.  Two changes in particular should be noted: the 
  8754. 603 does not snoop the internal instruction cache, and the 603 Endian switching 
  8755. instructions are different than the 601 instructions. 
  8756.  
  8757. The following process will switch the system from Big-Endian to Little-Endian 
  8758. mode when used in the Reference Implementation with a PowerPC processor other 
  8759. than the 601. Because this process must execute during transition periods when 
  8760. the processor and system components are in different Endian modes, care must be 
  8761. taken to assure that interrupts are not taken or that data and instructions do 
  8762. not remain in cache in the wrong Endian order. The instructions to perform this 
  8763. switch must not span a page boundary.  The process is outlined below: 
  8764.  
  8765.    1. Enable address translation 
  8766.    2. Flush all system caches 
  8767.    3. Disable interrupts 
  8768.    4. Enter supervisor state 
  8769.    5. Invalidate the instruction cache 
  8770.    6. Set the processor and system state to Little-Endian (see Figure 43) 
  8771.  
  8772.       Note:  Processor and system are now in Little-Endian mode.  All 
  8773.       instructions must be in Little-Endian order. 
  8774.    7. Put interrupt handlers and processor data structures in Little-Endian 
  8775.       format 
  8776.    8. Enable interrupts 
  8777.    9. Start the Little-Endian operating system initialization 
  8778.  
  8779.  Figure 43 - PowerPC Instruction Stream to Switch Endian Modes 
  8780.  
  8781.   ;Set the MSR ILE bit (bit 15) here.  It is not copied from SRR1.
  8782.        x00     mfmsr     R9     ;Load current MSR register
  8783.        x04     ori   R9,R9,MSR_LE     ;Set the LE bit in the MSR (bit 31)
  8784.        x08     mtsrr1     R9     ;Store the target MSR in SRR1
  8785.        xxC     bl    x     ;Address of next instruction in Link Register
  8786.   x:
  8787.        x10     mfspr R2,8        ;Link register to R2
  8788.        x14     addi  R2,R2,y-x   ;Calculate instruction after RFI
  8789.        x18     mtsrr0        R2  ;Set branch address in SRR0
  8790.        x1C     rfi        ;Return from interrupt to set LE mode
  8791.                          ;The RFI performs the necessary synchronization actions
  8792.   y:
  8793.        x20     stb       R5,0(R29;Set system components to LE
  8794.   ;Register R5 has the data and R29 has the address for the Endian control port
  8795.   ;Endian control port at X'8000 0092' must be addressed at
  8796.   ;X'8000 0095' because processor is modifying addresses now
  8797.   ;To this point all instructions are in Big-Endian Format
  8798.   ;Include a string of palindromic instructions to pass time until the system
  8799.   ;completes the switch.  Twenty five are suggested based on a 66 MHz processor
  8800.    x24       addi   R0,R1,0x138   ;Instructions which work LE or BE
  8801.                                ;This instruction generates 0x38010138
  8802.    x28       addi   R0,R1,0x138
  8803.    x2C       addi   R0,R1,0x138
  8804.   ...
  8805.    xyy       addi   R0,R1,0x138
  8806.   ;Start of Little Endian instructions
  8807.  
  8808.  This switching process is only applicable for PowerPC processors in a design 
  8809.  with a Bi-Endian memory as shown in Figure 57. 
  8810.  
  8811.  If the design uses the Big-Endian memory approach as shown in Figure 58, then 
  8812.  this process must be modified.  The Little-Endian portion of the operating 
  8813.  system loader and any of the rest of the operating system which was brought 
  8814.  into memory before the system was switched to Little-Endian mode does not 
  8815.  reside in memory in the correct format.  This information was brought into 
  8816.  memory in the true Little-Endian format as it existed on the media.  It must 
  8817.  exist in memory in the "PowerPC Little-Endian" form.  This form has the bytes 
  8818.  reversed within each doubleword.  After the system is in Little-Endian mode, 
  8819.  further input from media of Little-Endian information will arrive in system 
  8820.  memory in the correct form. Examples of approaches to accomplish this byte 
  8821.  reversal are as follows: 
  8822.  
  8823.    o  Before the processor switches to Little-Endian mode, load and store each 
  8824.       Little-Endian doubleword, doing a byte reversal in the process. 
  8825.    o  Swap out the Little-Endian material while in the Big-Endian mode and swap 
  8826.       it back in after the system is in Little-Endian mode and before the 
  8827.       processor has been switched to Little-Endian mode. The instructions to 
  8828.       perform the swap-in must have been byte reversed. 
  8829.    o  During the install process, byte reverse each doubleword of Little-Endian 
  8830.       information on the media.  This format cannot be moved to an 
  8831.       implementation with Bi-Endian memory. 
  8832.  
  8833.  
  8834. ΓòÉΓòÉΓòÉ 9.1.3. Memory ΓòÉΓòÉΓòÉ
  8835.  
  8836. The memory is composed of base memory and optional upgradable memory.  The 
  8837. minimum system configuration of memory for portables is 8 MB. The system board 
  8838. has socket(s) for JEIDA 88-pin IC DRAM cards, for upgrade memory. 
  8839.  
  8840. Both base and optional memories are +5-volt, 32-bit and support data parity but 
  8841. do not support ECC.  In power-down modes, the memory is refreshed at a slow 
  8842. rate to sustain data. 
  8843.  
  8844.  
  8845. ΓòÉΓòÉΓòÉ 9.1.4. PCI Bridge/Memory Controller (PCIB/MC) ΓòÉΓòÉΓòÉ
  8846.  
  8847. The portable system uses a custom-designed controller which bridges between the 
  8848. 603, memory, and PCI buses. 
  8849.  
  8850.  
  8851. ΓòÉΓòÉΓòÉ 9.1.5. Power Management Controller ΓòÉΓòÉΓòÉ
  8852.  
  8853. The portable system uses a custom-designed controller which performs low-level 
  8854. power management and PCI bus arbitration. System ROM is connected through this 
  8855. controller to the PCI bus. 
  8856.  
  8857.  
  8858. ΓòÉΓòÉΓòÉ 9.1.6. System ROM ΓòÉΓòÉΓòÉ
  8859.  
  8860. System ROM contains the POST, boot code, and data required by the system. 
  8861.  
  8862. After power-on, the initial code is fetched from this device.  A maximum of 16 
  8863. MB ROM space is reserved. 
  8864.  
  8865.  
  8866. ΓòÉΓòÉΓòÉ 9.1.7. SCSI Controller -- NCR 53C810 ΓòÉΓòÉΓòÉ
  8867.  
  8868. This 8-bit SCSI-2 controller supports 32-bit word data burst transfers with 
  8869. variable burst lengths as a PCI master device.  A high-level SCSI processor 
  8870. requires very little 603 overhead in operations. A 50-pin single-ended SCSI 
  8871. connector is available.  On the SCSI bus, a hard disk drive pack and CD-ROM 
  8872. drive are connected.  The bus supports data transfer speeds of up to 5 MB/s and 
  8873. 10 MB/s in asynchronous and synchronous modes, respectively. 
  8874.  
  8875.  
  8876. ΓòÉΓòÉΓòÉ 9.1.8. PCI-ISA Bridge -- Intel 82378ZB System I/O ΓòÉΓòÉΓòÉ
  8877.  
  8878. In addition to ISA bus bridging, this controller provides the following system 
  8879. services: 
  8880.  
  8881.    o  Two 83C37 DMA controllers 
  8882.    o  82C54 timer 
  8883.    o  Two 8259 interrupt controllers 
  8884.    o  System control ports 
  8885.  
  8886.  The PCI-ISA bridge positively decodes PCI cycles for selected addresses, and 
  8887.  subtractively decodes unclaimed PCI cycles for the internal ISA bus. 
  8888.  
  8889.  The BIOS Timer address range is relocated to avoid conflicts with the EEPROM, 
  8890.  which resides in ISA address range 0078h through 007Ch. The PCI bus 
  8891.  arbitration is achieved by the power management controller, but not by the 
  8892.  PCI-ISA bridge, on the portable system. 
  8893.  
  8894.  
  8895. ΓòÉΓòÉΓòÉ 9.1.9. Native I/O Controller -- National Semiconductor PC87322 Super I/O ΓòÉΓòÉΓòÉ
  8896.  
  8897. This ISA device contains a floppy disk controller, serial port controllers, and 
  8898. a parallel port controller. 
  8899.  
  8900. The floppy disk controller is downward compatible to ╤åPD765 and N82077. 
  8901. Through a 26-pin port, an external floppy disk drive is supported. 
  8902.  
  8903. On this portable system, one of two serial port controllers is used and 
  8904. connected to a 9-pin D-sub connector. The controllers are compatible to 
  8905. PC16550s. 
  8906.  
  8907. The bi-directional parallel port controller is compatible to IEEE 1284, and is 
  8908. connected to a 25-pin D-sub connector. 
  8909.  
  8910.  
  8911. ΓòÉΓòÉΓòÉ 9.1.10. Extended I/O Controller ΓòÉΓòÉΓòÉ
  8912.  
  8913. The portable system uses an I/O controller, which supports variable I/O 
  8914. functions.  Most of system control registers are contained in this controller. 
  8915.  
  8916. A PS/2-compatible auxiliary device controller provides two channels of serial 
  8917. interfaces: one for alphanumeric devices, the other for pointing devices.  The 
  8918. serial interface for alphanumeric devices is directly and solely connected to 
  8919. the universal micro control unit (UMCU).  The UMCU is equivalent to an 84-, 
  8920. 85-, or 89-key space-saving keyboard.  The UMCU has an additional serial 
  8921. interface for external alphanumeric devices. 
  8922.  
  8923. A serial interface is connected to pointing devices. A keyboard/mouse port 
  8924. provides serial interfaces for external alphanumeric devices and pointing 
  8925. devices. 
  8926.  
  8927. The extended I/O controller supports a PS/2 Type-A EEPROM (64x16) for storing 
  8928. security passwords, vital product data, and some configuration information. 
  8929.  
  8930.  
  8931. ΓòÉΓòÉΓòÉ 9.1.11. Real-Time Clock -- Dallas Semiconductor DS1585S ΓòÉΓòÉΓòÉ
  8932.  
  8933. This ISA device has a Real-Time Clock in a 128-byte CMOS address space and an 
  8934. 8-KB NVRAM space. 
  8935.  
  8936.  
  8937. ΓòÉΓòÉΓòÉ 9.1.12. Business Audio -- Crystal Semiconductor CS4231 ΓòÉΓòÉΓòÉ
  8938.  
  8939. This ISA device can be an ISA bus master for audio data transfers. It has 
  8940. separate DMA channels for record and playback. A-law, ╤å-law, and ADPCM (IMA) 
  8941. compressions and decompressions are supported in hardware. Microphone and 
  8942. earphone jacks are provided for audio input and output. 
  8943.  
  8944. Also, the conventional (Timer 2) PC speaker functions, UMCU (Universal Micro 
  8945. Control Unit) beeps, PCMCIA audio, and CD audio functions are supported for 
  8946. audio application and alert. 
  8947.  
  8948.  
  8949. ΓòÉΓòÉΓòÉ 9.1.13. PCMCIA Controller -- Ricoh RF5C366B ΓòÉΓòÉΓòÉ
  8950.  
  8951. This ISA device supports PCMCIA 2.0 sockets. The sockets can provide +5 volts 
  8952. and +12 volts as Vpp, and support +5-volt signal interfaces. 
  8953.  
  8954.  
  8955. ΓòÉΓòÉΓòÉ 9.1.14. LCD Display ΓòÉΓòÉΓòÉ
  8956.  
  8957. The LCD display has a minimum 640x480 resolution. 
  8958.  
  8959. The video graphics controller has a digital-to-analog converter (video DAC) for 
  8960. external CRT monitors at a 15-pin D-sub connector. 
  8961.  
  8962.  
  8963. ΓòÉΓòÉΓòÉ 9.2. Energy-Managed Workstation ΓòÉΓòÉΓòÉ
  8964.  
  8965. This section gives a basic hardware overview of a PowerPC Reference 
  8966. Platform-compliant energy-managed workstation. Figure 44 shows a diagram of the 
  8967. components of this energy-managed workstation.  The basic hardware consists of 
  8968. a system board, power supply, diskette drive, SCSI disk drive, CD-ROM, cables, 
  8969. keyboard, monitor, and mechanical package.  This energy-managed workstation 
  8970. configuration will use the PowerPC 603 processor, and will provide a SCSI 
  8971. external port, two serial ports, one parallel port, business audio with a 
  8972. stereo microphone jack, stereo earphone jack, line in and line out jacks, video 
  8973. graphics, keyboard and mouse jacks, and four PCMCIA slots.  There are no ISA or 
  8974. PCI expansion card sockets.  Base memory support is 16 MB with expansion 
  8975. capability to a maximum of 80 MB of System Memory.  L2 cache or processor 
  8976. upgrades are not described, but provisions for them are included in the 
  8977. configuration.  Video is provided by a PCI-based S3-928 daughter card. The 
  8978. subsections below define the major components of this system. 
  8979.  
  8980. Figure 44 - PowerPC Reference Platform Recommended Energy-Managed Workstation 
  8981.  
  8982.  
  8983. ΓòÉΓòÉΓòÉ 9.2.1. System Board ΓòÉΓòÉΓòÉ
  8984.  
  8985. The system board contains most of the electronics for the system. Major 
  8986. subsystems are connected to main memory through the PCI bus. The memory 
  8987. controller, System I/O, and SCSI are located on this bus. The video is attached 
  8988. to the PCI bus through a special socket, allowing for future upgrades. 
  8989.  
  8990. The board is designed with a space-saving layout, using both a CPU card and a 
  8991. base I/O card.  The boards require +5 volts and +3.3 volts to power most of the 
  8992. components.  PCMCIA Flash programming features which require +12 volts are also 
  8993. supported by the power supply. 
  8994.  
  8995.  
  8996. ΓòÉΓòÉΓòÉ 9.2.2. PowerPC 603 Processor ΓòÉΓòÉΓòÉ
  8997.  
  8998. The PowerPC 603 processor is available in operating frequencies of 50, 66 and 
  8999. 75 MHz.  There are 32 address bits and 64 or 32 data bits.  It can be 
  9000. configured as either a 32-bit data device or a 64-bit data device via a pin. 
  9001. The 603 contains a 16-KB internal cache which is split between instruction and 
  9002. data.  The 603 package uses 240 pins and requires +3.3-volt power. 
  9003.  
  9004. The 603 processor has a number of differences from the 601. Please consult the 
  9005. 603 documentation for details. Two changes in particular should be noted: the 
  9006. 603 does not snoop the internal instruction cache, and for the 603 and any 
  9007. PowerPC processor other than the 601, the Endian switching instructions are 
  9008. different than those shown in the desktop Reference Implementation. Refer to 
  9009. Section "PowerPC 603 Processor", for suggested Endian switching logic. 
  9010.  
  9011.  
  9012. ΓòÉΓòÉΓòÉ 9.2.3. Memory Subsystem ΓòÉΓòÉΓòÉ
  9013.  
  9014. The memory subsystem is composed of base memory and optional upgradable memory. 
  9015. Base memory consists of 16 MB parity memory soldered directly on the system 
  9016. board. Upgrade memory consists of 2 JEIDA 88-pin IC DRAM card sockets.  The 
  9017. memory controller has the following features: 
  9018.  
  9019.    o  Does not support ECC memories 
  9020.    o  Supports only 4-, 8-, 16- and 32-MB IC DRAM Cards 
  9021.    o  Supports only non-interleaved memory access operation 
  9022.    o  I/O Memory on the PCI bus is not cachable by the processor 
  9023.  
  9024.  
  9025. ΓòÉΓòÉΓòÉ 9.2.4. PCI Bridge/Memory Controller (PCIB/MC) ΓòÉΓòÉΓòÉ
  9026.  
  9027. The energy-managed system uses a custom-designed memory/bridge controller which 
  9028. provides the following functions: 
  9029.  
  9030.    o  Processor bus cycles converted to the following: 
  9031.  
  9032.         -  System Memory cycles 
  9033.         -  PCI I/O cycles 
  9034.         -  PCI memory cycles 
  9035.         -  PCI interrupt acknowledgement 
  9036.         -  PCI configuration cycles 
  9037.         -  Address translation consistent with the memory map of the Reference 
  9038.            Implementation 
  9039.  
  9040.    o  PCI master access to System Memory 
  9041.    o  Processor bus snoop cycles as a result of PCI System Memory access 
  9042.    o  System Memory programmability for flexible memory device support 
  9043.  
  9044.  
  9045. ΓòÉΓòÉΓòÉ 9.2.5. System I/O Bridge Chip -- SIO (Intel 82378ZB) ΓòÉΓòÉΓòÉ
  9046.  
  9047. This function is provided by an Intel 82378ZB. It provides a PCI-to-ISA bus 
  9048. bridge where the native I/O and ISA attachments reside and it provides system 
  9049. services such as DMA and interrupt control. Its major functions are listed 
  9050. below. 
  9051.  
  9052.    o  Bridge between PCI and ISA 
  9053.  
  9054.         -  Eight- or 16-bit ISA devices 
  9055.         -  Twenty-four-bit addressing on ISA 
  9056.         -  Partially decodes Native I/O addresses 
  9057.         -  Unclaimed PCI memory address below 16 MB  -> ISA 
  9058.         -  Unclaimed PCI I/O address below 64 KB  -> ISA 
  9059.         -  Powers up to an "open" condition 
  9060.         -  Generates ISA clock, programmable /3 or /4 divide ratio 
  9061.         -  Allows ISA mastering and has programmable decodes which map ISA 
  9062.            memory cycles to the PCI bus 
  9063.         -  Has 32-bit posted memory write data buffer, no I/O buffering 
  9064.  
  9065.    o  Seven-channel DMA between ISA devices and PCI memory 
  9066.  
  9067.         -  Eight- or 16-bit devices on ISA (and PCMCIA) bus only 
  9068.         -  Thirty-two-bit addressing at DMA 
  9069.         -  Function of two 83C37's 
  9070.         -  Eight-byte bidirectional buffer for DMA data 
  9071.         -  Supports Scatter-Gather DMA operations 
  9072.         -  Supports Guaranteed Access Time Mode for DMA and ISA masters 
  9073.  
  9074.    o  Timer block -- function of an 82C54 
  9075.    o  Interrupt controller -- function of two 8259's 
  9076.    o  PCI bus arbiter -- unused in the energy-managed system 
  9077.    o  Functions as PCI slave during programming and ISA slave cycles, as bus 
  9078.       master during DMA (or ISA master cycles) 
  9079.  
  9080.  
  9081. ΓòÉΓòÉΓòÉ 9.2.6. Native I/O Controller  -- National PC87322 SUPER I/O ΓòÉΓòÉΓòÉ
  9082.  
  9083. Control is provided via the ISA bus. This component contains: 
  9084.  
  9085.    o  Floppy disk controller -- software compatible with DP8473, 765A, and 
  9086.       NS82077. 
  9087.    o  Two serial ports -- software compatible with INS8250N-B, PC16550A, and 
  9088.       PC16450. The serial ports contain FIFOs. 
  9089.    o  One parallel port -- bidirectional, EPP compatible. 
  9090.    o  IDE interface -- unused on the energy-managed system. 
  9091.  
  9092.  
  9093. ΓòÉΓòÉΓòÉ 9.2.7. SCSI NCR 53C810 ΓòÉΓòÉΓòÉ
  9094.  
  9095. This component attaches directly to the PCI bus on the system board and 
  9096. supports the following features: 
  9097.  
  9098.    o  Eight-bit SCSI-2 interface 
  9099.    o  Variable block size and scatter/gather data transfers 
  9100.    o  Thirty-two-bit word data bursts with variable burst lengths 
  9101.    o  Full 32-bit PCI bus master 
  9102.    o  Sixty-four-byte FIFO buffer 
  9103.  
  9104.  
  9105. ΓòÉΓòÉΓòÉ 9.2.8. Real-Time Clock (RTC)  --  Dallas Semiconductor DS1585S ΓòÉΓòÉΓòÉ
  9106.  
  9107. Functions of the RTC component include: 
  9108.  
  9109.    o  RTC Function  (PC compatible) 
  9110.    o  Eight-KB Non-Volatile RAM 
  9111.    o  Separate, replaceable battery 
  9112.    o  Power management wake alarm interrupt 
  9113.  
  9114.  
  9115. ΓòÉΓòÉΓòÉ 9.2.9. Keyboard/Mouse  -- Intel 8042AH ΓòÉΓòÉΓòÉ
  9116.  
  9117. This component contains the keyboard and mouse controls and is connected to the 
  9118. X bus (a buffered 8-bit subset of the ISA bus). 
  9119.  
  9120.  
  9121. ΓòÉΓòÉΓòÉ 9.2.10. Flash ROM -- 512 KB (AMD Am29F040-120) / EPROM Alternative ΓòÉΓòÉΓòÉ
  9122.  
  9123. This component contains the POST and boot code. It is recommended that the 
  9124. system board speed, native I/O complement, and like information be programmed 
  9125. into this device. There is no other source of such information built into the 
  9126. system board. Algorithms for programming this data into Flash before or during 
  9127. the manufacturing process are possible. 
  9128.  
  9129. After power on, the processor fetches the initial code from this device.  A 
  9130. maximum of 2 MB ROM space is architected, but the system board utilizes a 
  9131. 512-KB device. 
  9132.  
  9133. A jumper is provided which allows use of an EPROM (AMD 27C040-150JC -- 512 KB) 
  9134. in place of the Flash for systems that do not wish to bear the cost of Flash. 
  9135. The jumper must be present on all boards.  Alternatively, 256-KB EPROMs may 
  9136. also be utilized. 
  9137.  
  9138.  
  9139. ΓòÉΓòÉΓòÉ 9.2.11. Clock Generation ΓòÉΓòÉΓòÉ
  9140.  
  9141. The 603 processor has a very simple clock requirement; therefore, the system 
  9142. board clock circuits are much simpler than in the Reference Implementation 
  9143. described in Section "Clock Generation". 
  9144.  
  9145. The PowerPC 603 requires a single system clock input.  This input sets the 
  9146. frequency of operations for the bus interface. Internally, the 603 uses a 
  9147. phase-lock loop (PLL) circuit to generate a master clock for all of the CPU 
  9148. circuits.  This PLL circuit is locked to the clock input and may be set as an 
  9149. integer multiple of the clock input. 
  9150.  
  9151.  
  9152. ΓòÉΓòÉΓòÉ 9.2.12. Business Audio ΓòÉΓòÉΓòÉ
  9153.  
  9154. Business audio is provided through the Crystal Semiconductor CS4231 stereo 
  9155. audio integrated circuit.  This is the same IC used in the Reference 
  9156. Implementation and is described in section "Audio Subsystem". Conventional 
  9157. (Timer 2) PC speaker functions are also provided, as well as support for audio 
  9158. from the PCMCIA connectors.  Also supported are four rear-mounted 3.5 mm jacks 
  9159. for: 
  9160.  
  9161.    o  Stereo earphones (the speaker is muted when an earphone jack is inserted 
  9162.       into the connector) 
  9163.    o  Stereo microphone input 
  9164.    o  Stereo line in 
  9165.    o  Stereo line out 
  9166.  
  9167.   There is also a system-board-mounted connector (with cable) for direct 
  9168.  playback from the CD-ROM. 
  9169.  
  9170.  
  9171. ΓòÉΓòÉΓòÉ 9.2.13. Timer 2 Audio Support ΓòÉΓòÉΓòÉ
  9172.  
  9173. The Timer 2 signal is summed with the outputs of the CS4231 audio IC at the 
  9174. operational amplifier which drives the speaker. This provides the capability of 
  9175. supporting standard audio.  Software may elect to directly drive Timer 2 audio 
  9176. or to emulate Timer 2 audio through the CS4231 audio IC. 
  9177.  
  9178.  
  9179. ΓòÉΓòÉΓòÉ 9.2.14. Processor Time Base Support ΓòÉΓòÉΓòÉ
  9180.  
  9181. The 603 processor's Time Base function operates at one-fourth of the processor 
  9182. bus clock rate, which may be either 25 or 33 MHz.  This Time Base and 
  9183. decrementer function is distinct from the calendar and RTC function normally 
  9184. found in PCs. 
  9185.  
  9186.  
  9187. ΓòÉΓòÉΓòÉ 9.2.15. L2 Cache and Upgrade Processor Support ΓòÉΓòÉΓòÉ
  9188.  
  9189. The system board has support for an upgrade socket, but no upgrade boards are 
  9190. defined for an L2 cache or processor upgrade for this system.  The 603 bus 
  9191. signals and various control signals such as presence detect signals and cache 
  9192. control signals are wired to the socket.  Support is included on the system 
  9193. board for: 
  9194.  
  9195.    o  Write-through or copy-back cache cards. (Copy-back cache support is 
  9196.       tentative at this writing.) 
  9197.    o  Two cache type ID bits in a system board register. 
  9198.    o  Various cache controls such as flush and disable. 
  9199.    o  Arbitration for the upgrade processor or copy-back cache. 
  9200.  
  9201.  
  9202. ΓòÉΓòÉΓòÉ 9.2.16. I/O Decoder ΓòÉΓòÉΓòÉ
  9203.  
  9204. This component resides on the X bus.  It receives partial decode signals from 
  9205. the SIO chip and further decodes these to produce chip selects for various 
  9206. components.  It also contains most of the system registers and implements 
  9207. password protection. 
  9208.  
  9209.  
  9210. ΓòÉΓòÉΓòÉ 9.2.17. Bi-Endian Support ΓòÉΓòÉΓòÉ
  9211.  
  9212. The 603 processor normally operates with Big-Endian (BE) byte significance.  It 
  9213. has a mode of operation designed to more efficiently process code written with 
  9214. Little-Endian (LE) byte significance.  The system board has hardware to support 
  9215. Bi-Endian operation.  The system defaults to BE mode at power on.  The mode may 
  9216. be switched, but the hardware is not optimized for frequent mode switching. 
  9217. "PowerPC 603 Processor", for a description of the Endian switching approach. 
  9218.  
  9219. When the system is in Big-Endian mode, data is stored in memory with BE 
  9220. ordering. When the system is in Little-Endian mode, data is stored in memory 
  9221. with LE ordering. 
  9222.  
  9223.  
  9224. ΓòÉΓòÉΓòÉ 9.2.18. PCMCIA Controller -- Intel 82365SL ΓòÉΓòÉΓòÉ
  9225.  
  9226. This configuration supports four PCMCIA option slots by using two Intel 82365SL 
  9227. PCMCIA controllers.  Each 82365SL controls two PCMCIA slots.  The system board 
  9228. has address/data buffers and power control as required in the PCMCIA 
  9229. specification.  PCMCIA cards may be hot-plugged.  The system board provides for 
  9230. two front and two rear PCMCIA slots.  Each slot may contain either a type 1, 2, 
  9231. or 3 card. 
  9232.  
  9233. This configuration supports propagation of the RING INDICATE signal from the 
  9234. controller to the system board for the "wake up" function.  This system also 
  9235. propagates the AUDIO signal to support PCMCIA cards having audio output. 
  9236.  
  9237. Note:  The system board does not currently support +3.3-volt card operation. 
  9238.  
  9239.  
  9240. ΓòÉΓòÉΓòÉ 9.2.19. Power Management Controller ΓòÉΓòÉΓòÉ
  9241.  
  9242. A custom-designed power management controller is used in this configuration and 
  9243. performs the following functions: 
  9244.  
  9245.    o  Dynamic control of the processor clock 
  9246.    o  System clock control 
  9247.    o  Peripheral power and mode control 
  9248.    o  I/O activity monitor 
  9249.    o  Programmable power management interrupt 
  9250.    o  System status save and restore 
  9251.    o  System power management status control 
  9252.  
  9253.  Power management for the energy-managed workstation can put the system into 
  9254.  one of four states.  These states are diagrammed in Figure 45 and are 
  9255.  described as follows: 
  9256.  
  9257.    o  OPERATIONAL 
  9258.  
  9259.         -  Default State 
  9260.         -  Maximum system performance 
  9261.         -  All system resources are turned on and available for immediate use 
  9262.         -  100% power consumption rate 
  9263.  
  9264.    o  STAND-BY 
  9265.  
  9266.         -  Active power management on local device controls 
  9267.         -  Potentially reduced system performance at a given instance 
  9268.         -  Devices are powered on demand 
  9269.  
  9270.    o  SUSPEND 
  9271.  
  9272.         -  Maximum system power savings after a short period of inactivity 
  9273.            while maintaining the capability to instantaneously return to 
  9274.            operations 
  9275.         -  Most devices are either in a low-power mode or actually powered off 
  9276.         -  The processor may have the clock stopped 
  9277.         -  System state information is maintained along with System Memory 
  9278.            contents 
  9279.         -  Most interrupts return the system to operational 
  9280.  
  9281.    o  HIBERNATION 
  9282.  
  9283.         -  The system enters HIBERNATION after a longer period of inactivity or 
  9284.            a HIBERNATION event has occurred 
  9285.         -  Most devices are powered off 
  9286.         -  System state information is stored on the system hardfile for later 
  9287.            retrieval 
  9288.         -  Resuming operation will take longer than SUSPEND due to the 
  9289.            restoration of the system state from the system hardfile 
  9290.         -  Maximum power savings while still being able to wake up by some 
  9291.            external event 
  9292.  
  9293.    o  OFF 
  9294.  
  9295.         -  The AC power is physically removed from the system 
  9296.  
  9297.  Figure 45 - Energy-Managed Workstation's Power States 
  9298.  
  9299.  
  9300. ΓòÉΓòÉΓòÉ 9.3. Medialess ΓòÉΓòÉΓòÉ
  9301.  
  9302. The medialess configuration shown in Figure 46 is a simple variation on the 
  9303. Reference Implementation described in Section "Reference Implementation". This 
  9304. configuration is different in two ways from the Reference Implementation: 
  9305.  
  9306.    1. The medialess system has no data storage capability.  The SCSI subsystem, 
  9307.       hardfile, CD-ROM, and floppy drive shown in Figure 18 would be removed 
  9308.       from the Reference Implementation to form a medialess configuration. 
  9309.  
  9310.    2. The medialess system requires a network connection. The medialess system 
  9311.       must be used attached to a network.  The network would supply storage for 
  9312.       the operating system including its boot-up code, for applications, and 
  9313.       for data. An Ethernet or Token Ring adaptor would be placed on one of the 
  9314.       expansion buses. The network would supply the operating system software, 
  9315.       application software, permanent storage for the user's data and any 
  9316.       temporary storage for paging. 
  9317.  
  9318.  The software which runs on the medialess system must accommodate this 
  9319.  environment.  The System ROM and the boot-up portion of the hosted operating 
  9320.  system software must support boot from a network. The operating system must 
  9321.  support the medialess operation and contain drivers for the network interface. 
  9322.  Diagnostic software must be available through the network, or supplied by 
  9323.  maintenance personnel (e.g. a floppy drive installed when needed for 
  9324.  diagnostics). 
  9325.  
  9326.  A variation of the medialess system is a "dataless" system.  In this system, a 
  9327.  hardfile is placed in the configuration and used for system support (e.g. 
  9328.  paging), but most of the software and data reside on the network.  This 
  9329.  configuration has performance advantages over a pure medialess configuration. 
  9330.  
  9331.  Figure 46 - Recommended PowerPC Reference Platform Medialess System 
  9332.  
  9333.  
  9334. ΓòÉΓòÉΓòÉ 9.4. Technical Workstation ΓòÉΓòÉΓòÉ
  9335.  
  9336. The Technical Workstation configuration as shown in Figure 47 is a 
  9337. higher-performance variation of the Reference Implementation.  It is intended 
  9338. to support graphics-intensive work, including 3D graphics.  This configuration 
  9339. can differ from the Reference Implementation in several ways: increased system 
  9340. memory, an incorporated L2 cache, a second PCI bus, additional graphics 
  9341. resolution, or additional PCI adaptors. 
  9342.  
  9343. The system memory for the technical workstation should be augmented.  The 
  9344. memory should be upgradable to at least 128 MB. The memory system should 
  9345. implement ECC memory.  The minimum system memory should be: 
  9346.  
  9347.    o  16 MB for an entry-level technical workstation 
  9348.    o  64 MB for an entry-level 3D graphics workstation 
  9349.  This memory system could be augmented by installing a copy-back L2 cache in 
  9350.  the upgrade slot. For performance reasons, the graphics subsystem should be 
  9351.  attached on a second PCI bus or attached directly on the local PowerPC 
  9352.  processor bus. As shown in the figure, the graphics subsystem is attached to 
  9353.  one PCI bus labeled "PCI 1".  A second PCI bus supporting the remainder of the 
  9354.  I/O subsystems is labeled "PCI 2".  In this approach the memory controller and 
  9355.  bus bridge would have to be changed from that used in the Reference 
  9356.  Implementation (Section "PCI Bridge and Memory Controller (PCIB/MC)"). If 
  9357.  instead the graphics adaptor was placed on the processor bus, then the bus 
  9358.  bridge and memory controller could be the same as the Reference 
  9359.  Implementation, but the processor bus would have an additional load. The 
  9360.  graphics system should support at least 1024x768 pixels with 8 bits of color 
  9361.  information.  Upgrades should be available for 1280x1024 pixels with 16 or 24 
  9362.  bits of color information. Two or three PCI adaptors are recommended.  The 
  9363.  number of adaptors depends upon the number of other loads connected to the PCI 
  9364.  and the planned use of the workstation. 
  9365.  
  9366.  Figure 47 - Recommended PowerPC Reference Platform Technical Workstation 
  9367.  
  9368.  
  9369. ΓòÉΓòÉΓòÉ 9.5. Server ΓòÉΓòÉΓòÉ
  9370.  
  9371. The server configuration as shown in Figure 48 is a variation on the Reference 
  9372. Implementation.  The configuration differs from the Reference Implementation by 
  9373. having improved error detection circuits, two PCI buses, and by having 
  9374. peripherals configured for the server function. 
  9375.  
  9376. Error detection should be a key feature of a server.  This capability reduces 
  9377. the risk of erroneous data getting out into the user community.  System Memory 
  9378. should be ECC.  In addition, the bus bridges should detect and report bus 
  9379. errors on system buses. 
  9380.  
  9381. Two parallel PCI buses are used in this configuration for improved performance 
  9382. for attached devices.  Each PCI bus would have two or more adaptors on it.  The 
  9383. number of adaptors would depend upon the number of other PCI loads and the 
  9384. expected usage of these adaptors in the system. 
  9385.  
  9386. Other variations of the configuration depend upon the type of function the 
  9387. server performs.  Three servers are described below: compute, data and print. 
  9388.  
  9389. A compute server should have the Reference Implementation augmented with the 
  9390. fastest PowerPC processor available, and that processor should run at the 
  9391. highest frequency specified for it. 
  9392.  
  9393. A data server should have increased direct access storage. Storage should 
  9394. typically start at 2 GB.  RAID technology could be used to provide this storage 
  9395. and would be attached to the system through a second SCSI controller. 
  9396.  
  9397. A print server should have the enhanced P1284 parallel port.  The minimum 
  9398. configuration should be one with options for several additional parallel ports. 
  9399.  
  9400. Recommended PowerPC Reference Platform Server System 
  9401.  
  9402.  
  9403. ΓòÉΓòÉΓòÉ 9.6. Symmetric Multiprocessor ΓòÉΓòÉΓòÉ
  9404.  
  9405. The two-way multiprocessor configuration shown in Figure 49 is a variation of 
  9406. the Reference Implementation.  The configuration differs from the Reference 
  9407. Implementation by having more processors, more L2 caches, more System Memory, 
  9408. multiple PCI buses, and additional facilities for interrupt handling and 
  9409. inter-processor communication. 
  9410.  
  9411. Figure 49 - PowerPC Reference Platform Symmetric Multiprocessor System 
  9412.  
  9413. Section "Multiprocessor Considerations", lists the requirements and some of the 
  9414. recommendations for interrupts, inter-processor communications, processor 
  9415. synchronization and memory coherence for multiprocessor systems.  This section 
  9416. includes some additional recommendations and examples. 
  9417.  
  9418. For multiprocessor environments, the PowerPC Reference Platform Specification 
  9419. intends to focus primarily on symmetric multiprocessor (SMP) systems. Figure 49 
  9420. shows two processors connected through L2 caches to a system bus shared with 
  9421. the System Memory controller and PCI bus bridge. If the system bus is similar 
  9422. in design to the PowerPC processor bus, peak data bandwidths of greater than 
  9423. 400 MB/sec are possible.  With an efficient L2 cache and memory system design, 
  9424. the system bus utilization for the two processors is manageable.  SMP designs 
  9425. utilizing more than two processors may require greater system bus bandwidth and 
  9426. a more efficient memory system design (i.e. 16-byte data bus, GTL signal 
  9427. levels, 100-MHz bus clock, split address and data transactions, synchronous 
  9428. DRAM, interleaved memory, etc.). 
  9429.  
  9430. In many system environments requiring multiple processors, additional 
  9431. performance is required in the I/O subsystems. Often, the size and complexity 
  9432. of the I/O subsystem scales nearly linearly with the number of processors. By 
  9433. using multiple bus bridges attached to System Memory and to the system bus, I/O 
  9434. operations can better utilize the available memory bandwidth. To optimize 
  9435. I/O-to-memory performance, bursting data transfers should be used, special data 
  9436. buffering within the bus bridge should be used, and key I/O subsystems should 
  9437. have bus master capability so that they may manage data transfers independent 
  9438. of the system's processors. 
  9439.  
  9440. Error detection, error isolation, error reporting and error recovery are 
  9441. important considerations in a multiprocessor system.  Errors occurring in one 
  9442. processor or L2 cache should not be allowed to propagate to System Memory or to 
  9443. other processors or L2 caches.  I/O adaptors and bus bridges should detect and 
  9444. report errors.  ECC memory is recommended. Software should attempt to recover 
  9445. from some types of errors. 
  9446.  
  9447. Multiprocessor configurations offer significantly greater availability than 
  9448. uniprocessors and are better suited for many applications than clusters of 
  9449. uniprocessors.  The recommended recovery action, in the event of a processor or 
  9450. L2 cache failure, is to reset and reinitialize the failing processor.  With 
  9451. appropriate software support, data retained in main memory and/or on disk can 
  9452. be used to roll back transactions, reestablish terminal sessions, re-dispatch 
  9453. tasks and re-try I/O operations associated with the failing CPU.  It is 
  9454. important that the system continue to run even if some number of tasks are 
  9455. lost. 
  9456.  
  9457. The following are some recommended attributes for a two-way SMP for a 
  9458. commercial database or file server environment: 
  9459.  
  9460.    o  1- to 4-MB L2 caches, in-line, copy-back, MESI protocol (per processor). 
  9461.       One in-line L2 cache per processor is recommended because connecting two 
  9462.       processors to one lookaside L2 cache would exceed the capacity of the 
  9463.       processor bus in some, if not all, workloads. 
  9464.    o  64-MB minimum System Memory, expandable to 1 GB, ECC, synchronous DRAM 
  9465.       support. 
  9466.    o  An intelligent SCSI-2 subsystem which can efficiently handle a RAID-5 
  9467.       hard disk array. 
  9468.    o  An intelligent communications adaptor with buffering (Ethernet, Token 
  9469.       Ring, ATM, etc.). 
  9470.    o  Multiple PCI buses attached through a single Memory Controller/ PCI 
  9471.       Bridge subsystem. 
  9472.    o  Enhanced Interrupt Controller with programmable redirection and priority 
  9473.       capabilities.  Must also handle inter-processor interrupts. 
  9474.    o  All other system features recommended in the "Hardware Configuration" and 
  9475.       "Reference Implementation" sections of this document. 
  9476.  
  9477.  
  9478. ΓòÉΓòÉΓòÉ 9.6.1. SMP Overview ΓòÉΓòÉΓòÉ
  9479.  
  9480. Figure 50 provides some additional detail on how an SMP system might be 
  9481. constructed. The in-line L2 cache, the memory controller/PCI host bridge, and 
  9482. the MP interrupt controller are each discussed in more detail in the following 
  9483. sections. These sections briefly describe the basic components of each of these 
  9484. subsystems along with general design guidelines. 
  9485.  
  9486. Figure 50 - SMP Overview - Processor and Memory Subsystems 
  9487.  
  9488.  
  9489. ΓòÉΓòÉΓòÉ 9.6.2. In-Line L2 Cache ΓòÉΓòÉΓòÉ
  9490.  
  9491. Figure 51 is an example of an in-line, copy-back L2 cache for PowerPC-based 
  9492. systems.  (Please see Section "Upgrade Slot Definition" for a description of 
  9493. look-aside L2 caches.)  Some of the features of an in-line L2 cache include: 
  9494.  
  9495. Figure 51 - In-Line L2 
  9496.  
  9497.    o  Write Buffers:  Three 32-byte write buffers are typical.  (Each line in 
  9498.       the 601's cache contains two 32-byte sectors.  Each line in the 604's 
  9499.       caches contains one 32-byte sector.)  If an L2 miss causes a line to be 
  9500.       cast out of the L2 cache, the old sector(s), if modified, are stored in 
  9501.       the write buffers until they are forwarded to the memory controller. 
  9502.       Normally, the first sector of the old line being cast out from L2 can be 
  9503.       transferred to the memory controller before the first data from the new 
  9504.       line arrives. 
  9505.  
  9506.       The write buffers are also used to hold write data from processor store 
  9507.       requests which miss L2.  These processor store requests are typically 
  9508.       tagged "write-through" or "cache-inhibited". 
  9509.  
  9510.       The third write buffer is typically dedicated to hold the sector pushed 
  9511.       out of L2 due to a snoop operation. 
  9512.  
  9513.  
  9514.    o  Line Buffers:  Two 32-byte line buffers are typical.  The line buffers 
  9515.       are used for memory read operations.  If data arrives from memory and the 
  9516.       processor bus is unavailable, the data is written into the line buffers. 
  9517.       If data arrives from memory and the processor bus is available, the line 
  9518.       buffers are bypassed. 
  9519.  
  9520.       The write buffers and the line buffers include address and controls and 
  9521.       participate in bus snooping.  Snoop requests which hit on these buffers 
  9522.       (pipeline collisions) are normally retried. 
  9523.  
  9524.  
  9525.    o  Directory:  The directory, or Tag RAM, keeps track of which lines/sectors 
  9526.       are held in the L2 cache.  System bus requests which hit on the L2 cache 
  9527.       are forwarded to the L1 cache, if necessary. 
  9528.    o  Reservation Address Register:  The reservation address register within 
  9529.       the L2 cache tracks the reservation, if any, held by the processor.  The 
  9530.       reservation address register is set by the Read Atomic and lwarx 
  9531.       Reservation Set requests on the processor bus.  The reservation is 
  9532.       cleared when the reservation (RSRV_) output signal from the processor is 
  9533.       not asserted.  System bus requests which hit on the reservation address 
  9534.       register are forwarded to the processor whether or not the line is valid 
  9535.       in the L2 cache.  Reservations are on a 32-byte boundary. 
  9536.    o  Address pipelining:  Address pipelining allows a new bus transaction to 
  9537.       begin before the current transaction has finished by overlapping the data 
  9538.       transfers associated with a previous request with the address transfer 
  9539.       for subsequent requests.  In-line L2 caches typically support one level 
  9540.       of address pipelining for each of the processor and system buses. 
  9541.    o  Split transactions:  Split transactions allow one bus master to have 
  9542.       mastership of the address bus while another bus master has mastership of 
  9543.       the data bus.  In-line L2 caches typically support split transactions for 
  9544.       both the processor and system buses. 
  9545.    o  TLB Invalidate and tlbsync requests from the processor bus are forwarded 
  9546.       to the system bus and vice-versa. 
  9547.    o  Sync and eieio requests from the processor bus are forwarded to the 
  9548.       system bus after the write buffers are flushed. 
  9549.    o  The L2 cache is normally a superset of the L1 cache (except for certain 
  9550.       special cases such as lines marked "write-through".) When a line is LRU'd 
  9551.       out of L2, the corresponding line in L1, if any, is pushed out of L1 or 
  9552.       invalidated, as needed. 
  9553.    o  Snoop filtering:  The L2 cache directory typically includes an inclusion 
  9554.       bit to indicate whether a line currently resident in the L2 cache is also 
  9555.       resident in the L1 cache.  If a snoop request hits on the L2 directory 
  9556.       and the inclusion bit in that directory entry is off (indicating the line 
  9557.       is not in the L1 cache) there is no need to snoop the L1 cache.  This 
  9558.       speeds up snoop responses and cache-to-cache transfers. 
  9559.    o  L2 cache line size: 32- or 64-byte line sizes are typical. 
  9560.  
  9561.  Typical configurations for L2 caches include: 
  9562.  
  9563.    o  A direct-mapped 512-KB or larger L2 with an integrated cache 
  9564.       control/directory and discrete synchronous SRAM chips. 
  9565.    o  A 2-way set-associative 256-KB or larger integrated 
  9566.       cache-control/directory/RAM single-chip cache. 
  9567.  
  9568.  L2 cache performance observations: 
  9569.  
  9570.    o  Benchmark YOUR cache and YOUR memory subsystem design!  A well-designed 
  9571.       L2 cache can improve processor performance by 25-35%. 
  9572.    o  Run the processor bus and the L2 cache at the highest possible frequency 
  9573.       (66 - 80 MHz is typical). 
  9574.    o  L2 cache read access times are normally stated in terms of number of 
  9575.       cycles from transfer start (TS#) on the PowerPC processor bus to the 
  9576.       first data beat (DH, DL) and number of cycles between data beats. For 
  9577.       systems using synchronous SRAMs, 2-1-1-1 and 3-1-1-1 are typical L2 cache 
  9578.       read access times (at 66 MHz). For systems using asynchronous SRAMs, 
  9579.       2-2-2-2 and 3-2-2-2 are typical L2 cache read access times.  Avoid design 
  9580.       trade-offs which add additional cycles (wait states) to the L2 cache read 
  9581.       access times. 
  9582.    o  For small L2 caches (256 KB), a multi-way set-associative L2 cache of 
  9583.       size x performs almost as well as a direct-mapped L2 cache of size 2x. 
  9584.    o  Use write buffers and line buffers to pipeline requests and free up the 
  9585.       processor bus as quickly as possible. 
  9586.    o  Use split transactions to overlap address-only requests (e.g. snoop 
  9587.       requests) with data transfer. 
  9588.  
  9589.  
  9590. ΓòÉΓòÉΓòÉ 9.6.3. Memory Controller/PCI Host Bridge ΓòÉΓòÉΓòÉ
  9591.  
  9592. Figure 52 is an example of an integrated memory controller/PCI host bridge for 
  9593. PowerPC-based systems.  Features include: 
  9594.  
  9595. Figure 52 - Memory Controller/PCI Host Bridge 
  9596.  
  9597.    o  CPU-to-memory posted write buffer.  One 32-byte or one 64-byte 
  9598.       CPU-to-memory posted write buffer is typical (should match L2 line size). 
  9599.    o  PCI-to-memory posted write buffer: one or two 32-byte PCI-to-memory 
  9600.       posted write buffers per PCI bus are typical. 
  9601.  
  9602.       The posted write buffers allow write requests on the system or PCI bus to 
  9603.       be queued while main memory is busy servicing a previous write or read 
  9604.       request.  The posted write buffers also help permit simultaneous and 
  9605.       independent operation of the system and PCI buses. 
  9606.  
  9607.       Strict ordering must be preserved between the posted write buffers. All 
  9608.       snoop activity must be resolved before data from either the processor or 
  9609.       PCI is written into the posted write buffers.  For example, if a PCI 
  9610.       write request to System Memory hits on a line which is modified in a 
  9611.       processor's cache, the line from the processor must be pushed out of the 
  9612.       processor's cache and placed into the CPU-to-memory posted write buffer 
  9613.       before the PCI request is placed into the PCI-to-memory posted write 
  9614.       buffer (the PCI request is typically re-tried until the data is pushed 
  9615.       out of the processor's cache to the CPU-to-memory posted write buffer). 
  9616.       These requests should be written to System Memory in the order they were 
  9617.       placed in the posted write buffers. 
  9618.  
  9619.       There is no indication on the PowerPC processor bus whether a cache block 
  9620.       write request is the result of a snoop operation or some internal 
  9621.       condition (e.g. LRU) within the processor or L2 cache.  If the memory 
  9622.       controller/PCI host bridge (or the L2 cache) needs to determine that a 
  9623.       cache block write request is in response to a snoop request, the memory 
  9624.       controller/PCI host bridge (or the L2 cache) must compare the address for 
  9625.       the snoop request with the address for the cache write block request. 
  9626.    o  The CPU-to-PCI posted write buffers free up the processor and the system 
  9627.       bus for other activity while the PCI write operation proceeds 
  9628.       independently. Typical configurations include: 
  9629.  
  9630.         -  Four 8-byte CPU-to-PCI write buffers. 
  9631.         -  Two 16-byte CPU-to-PCI write buffers. 
  9632.         -  One 32-byte CPU-to-PCI write buffer. 
  9633.  
  9634.          Snoop requests which hit on any of the CPU or PCI posted write buffers 
  9635.          are normally retried. 
  9636.  
  9637.    o  The read prefetch buffer, typically one 32-byte buffer, is used to hold 
  9638.       data read from main memory for the last PCI read request. Subsequent PCI 
  9639.       read requests to the same 32-byte sector access the read prefetch buffer, 
  9640.       freeing up main memory for other requests.  The read prefetch buffer is 
  9641.       invalidated if a CPU or PCI write request hits on the buffer. 
  9642.    o  The System Bus Interface Unit typically includes arbitration logic for 
  9643.       three system bus masters (two in-line L2 caches plus the memory 
  9644.       controller itself).  Some systems, such as a four-way SMP, include 
  9645.       arbitration for up to five system bus masters. 
  9646.    o  The PCI Bus Interface Unit typically includes arbitration logic for six 
  9647.       PCI bus masters (including the PCI host bridge itself) per PCI bus. 
  9648.  
  9649.  PCI (bus master) requests to and from System Memory must be maintained 
  9650.  coherent.  These requests typically cause a snoop operation on the system bus. 
  9651.  PCI read requests are typically retried if the snoop request hits on a 
  9652.  modified line in any processor's cache.  PCI write requests are typically 
  9653.  retried if the snoop request hits on a line in any processor's cache. 
  9654.  
  9655.  Sync and eieio requests from the system bus cause the memory controller/PCI 
  9656.  host bridge to flush all posted write buffers. 
  9657.  
  9658.  The PowerPC system bus typically runs synchronous with the PCI bus at one, one 
  9659.  and one-half, two, or three times (programmable) the PCI bus frequency.  Some 
  9660.  systems run the PowerPC system bus asynchronous with respect to the PCI bus; 
  9661.  these systems support a wider variety of internal processor, processor bus and 
  9662.  system bus frequencies at some increase in cost and complexity. 
  9663.  
  9664.  Performance observations for the memory controller/PCI host bridge: 
  9665.  
  9666.    o  Main memory read access times are normally stated in terms of number of 
  9667.       cycles from transfer start (TS#) on the PowerPC system bus to the first 
  9668.       data beat (DH, DL) and number of cycles between data beats. For systems 
  9669.       using 70 ns synchronous DRAM (preferred), 7-1-1-1 is a typical main 
  9670.       memory read access time (at 66 MHz). For systems using 70 ns asynchronous 
  9671.       DRAM, 7-3-3-3 is a typical main memory read access time.  (Write times, 
  9672.       excluding the effect of the posted write buffers, are similar.) 
  9673.  
  9674.  
  9675. ΓòÉΓòÉΓòÉ 9.6.4. MP Interrupt Controller Example A ΓòÉΓòÉΓòÉ
  9676.  
  9677. Figure 53 is an example of a feature-rich MP interrupt controller.  (Many other 
  9678. implementations are possible.) Features include: 
  9679.  
  9680. Figure 53 - MP Interrupt Controller 
  9681.  
  9682. One entry in the Interrupt Redirection Table (IRT) for each I/O interrupt. 
  9683. Each entry in the IRT includes: 
  9684.  
  9685.    o  Edge or Level:  1 bit.  (Edge-sensitive interrupts are converted, 
  9686.       internally, to level-sensitive interrupts. 
  9687.  
  9688.         -  0 = edge-sensitive 
  9689.         -  1 = level-sensitive (Edge-sensitive interrupts are converted, 
  9690.          internally, to level-sensitive interrupts.) 
  9691.  
  9692.    o  Mask: 1 bit. 
  9693.  
  9694.         -  0 enables the interrupt 
  9695.         -  1 masks the interrupt 
  9696.  
  9697.    o  Interrupt Request Priority (IRQP):  Typically 5 to 8 bits (32 to 256 
  9698.       interrupt priority levels).  This is the priority assigned, by software, 
  9699.       to this interrupt.  This field is optional; interrupt request priority 
  9700.       can be implemented in hardware or interrupt priority can be resolved 
  9701.       through a software routine. 
  9702.    o  Interrupt Vector (IRV):  Typically 8 bits (256 interrupt vectors). This 
  9703.       is the interrupt vector assigned, by software, to this interrupt. 
  9704.    o  Target Processor:  Typically 2 to 8 bits.  The interrupt is normally 
  9705.       routed to the specified target processor.  A target processor of all ones 
  9706.       (e.g. 'FF'X) enables priority-based interrupt routing (see below). 
  9707.  
  9708.  The Inter-Processor Interrupt Request Registers (IPIRRs) are used for 
  9709.  inter-processor interrupts.  The field definitions in the IPIRR are the same 
  9710.  as for the Interrupt Redirection Table except that the Pending bit replaces 
  9711.  the Edge/Level bit. 
  9712.  
  9713.  The IPIRR can be used with the Target Processor field set (by software) to all 
  9714.  ones to generate a floating system-wide interrupt request.  The IPIRRs allow 
  9715.  software to maintain system-wide interrupt queue(s) (one or more per system) 
  9716.  in addition to processor-specific interrupt queues (one or more per 
  9717.  processor). 
  9718.  
  9719.  The Target Processor fields in the IRT and in the IPIRR are used to redirect 
  9720.  an interrupt request to a specific processor or to all processors. 
  9721.  
  9722.  The Current Processor Priority Registers (CPPR - one per processor) are used 
  9723.  to assign a priority level to each processor.  These registers are required 
  9724.  only if priority-based interrupt routing is implemented. 
  9725.  
  9726.  For interrupts targeted to a specific processor, an interrupt request with an 
  9727.  IRQP higher than that processor's current priority interrupts that processor; 
  9728.  interrupt requests with an IRQP equal to or less than that processor's current 
  9729.  priority remain pending until that processor's priority is lowered. 
  9730.  
  9731.  For interrupts using priority-based interrupt routing, only one processor 
  9732.  (normally the first processor whose priority (CPPR) drops below the interrupt 
  9733.  request's priority (IRQP)) is interrupted.  In the case of a tie, one 
  9734.  processor is arbitrarily selected. 
  9735.  
  9736.  (Note: If priority-based interrupt routing is not implemented, an interrupt 
  9737.  request is routed to the specified target processor when the interrupt request 
  9738.  is both pending and enabled.  A single interrupt mask bit per interrupt 
  9739.  request per processor would support this simplified implementation.) 
  9740.  
  9741.  The Interrupt Request Registers (IRR -- one per processor) are used to 
  9742.  identify which interrupt(s) are pending for each processor.  The IRR can 
  9743.  indicate either all pending interrupts for that processor or just the 
  9744.  highest-priority pending interrupt for that processor.  Software can poll the 
  9745.  IRRs to see which interrupts are pending for which processors. 
  9746.  
  9747.  The Interrupt Source Registers (ISR -- one per processor) are used to identify 
  9748.  the last interrupt(s) routed to that processor.  The ISR can include the 
  9749.  interrupt vector(s), the interrupt level(s) awaiting service, or other, 
  9750.  model-dependent information.  If no interrupt(s) are pending, reading the ISR 
  9751.  returns a model-dependent spurious interrupt vector, typically all zeros or 
  9752.  all ones. 
  9753.  
  9754.  Normally, the highest-priority pending interrupt in the IRR is transferred to 
  9755.  the ISR when the software interrupt handler issues an interrupt acknowledge 
  9756.  request.  (Interrupt acknowledge is decoded by the PCI host bridge.)  If 
  9757.  software polls for interrupts, the ISRs may not be required. 
  9758.  
  9759.  The Available Processor Mask (APM) is used to ensure that only those 
  9760.  processors currently in the configuration participate in interrupt routing. 
  9761.  
  9762.  Interrupt prioritization and routing can be implemented many ways. One way is 
  9763.  for hardware to periodically cycle among all pending interrupt requests.  The 
  9764.  highest-priority pending interrupt(s) for each processor are stored in that 
  9765.  processor's interrupt request register.  Interrupts which can be routed to 
  9766.  more than one processor are stored in the IRR corresponding to the processor 
  9767.  with the lowest CPPR.  If the highest-priority pending interrupt in a 
  9768.  processor's IRR has a higher priority than that processor's CPPR, the 
  9769.  interrupt (INT) line to that processor is asserted. 
  9770.  
  9771.  All the registers in Figure 53 can be read and written by software.  All 
  9772.  registers should be read and/or written 32 bits at a time to minimize 
  9773.  Bi-Endian design issues.  Unimplemented bits return zeros on a read.  Reads, 
  9774.  except for interrupt acknowledge requests, have no side effects. 
  9775.  
  9776.  
  9777. ΓòÉΓòÉΓòÉ 9.6.5. MP Interrupt Controller Example B ΓòÉΓòÉΓòÉ
  9778.  
  9779. This is an example of a lower-cost MP interrupt controller.  This design meets 
  9780. all the requirements for MP interrupts listed in Section "Multiprocessor 
  9781. Considerations" but lacks some of the features of the previous example, most 
  9782. notably priority-based interrupt routing. 
  9783.  
  9784. Figure 54 - Global Registers (One per System) 
  9785.  
  9786.  
  9787. ΓòÉΓòÉΓòÉ 9.6.5.1. Interrupt Logic ΓòÉΓòÉΓòÉ
  9788.  
  9789. The interrupt control logic must signal to the appropriate processor interrupts 
  9790. from I/O devices and the memory subsystem, as well as software-initiated 
  9791. requests.  An active interrupt source that is unmasked by a processor will 
  9792. result in a pending interrupt for that processor.  That pending interrupt 
  9793. asserts the appropriate processor's interrupt line.  That processor will then 
  9794. service the outstanding interrupt(s). 
  9795.  
  9796. Features of the implementation include the following: 
  9797.  
  9798.    o  Capacity for up to 32 interrupt sources. 
  9799.    o  Independent processor (per-processor) interrupt masks. 
  9800.    o  Ability to let software prioritize interrupts by providing per-source 
  9801.       masking as well as access to a register containing all unmasked 
  9802.       interrupts. 
  9803.    o  Per-processor message interrupts. 
  9804.    o  Support for standard I/O device interrupts (software configurable). 
  9805.    o  Support for four software interrupts. 
  9806.  
  9807.  Figure 55 - Per-Processor Registers (One per Processor) 
  9808.  
  9809.  
  9810. ΓòÉΓòÉΓòÉ 9.6.5.2. Interrupt Handler ΓòÉΓòÉΓòÉ
  9811.  
  9812. The software model for the interrupt handler relies on a set of 
  9813. software-accessible system registers.  These registers are intRequest, 
  9814. intReqSet, intMaski, and intPendingi. 
  9815.  
  9816. The implementation of the interrupt logic consists of a set of registers which 
  9817. define the source of each interrupt, a combinational logic per-processor 
  9818. interrupt generator and logic to handle reads and writes of the interrupt 
  9819. registers. 
  9820.  
  9821. The system supports up to 32 interrupt sources. Figure 54 and Figure 55 show 
  9822. all possible sources for interrupts, as well as bit locations of each source. 
  9823. Each source has an associated bit in the intRequest register.  Each of these 
  9824. interrupt sources has a level of masking associated with it at a per-processor 
  9825. level (called intMaski, where "i" is the cpu number, or cpuID).  Interrupts 
  9826. which are unmasked propagate to the Interrupt Pending register associated with 
  9827. each processor (called intPendingi, where "i" is the cpuID).  Whenever an 
  9828. Interrupt Pending register has a bit set, an interrupt is signaled to that 
  9829. processor.  An example of this architecture is given in Figure 56. 
  9830.  
  9831. Interrupt mask management in the per-processor Interrupt Mask Register 
  9832. (intMaski) is the responsibility of software.  A suggested use is to mask 
  9833. specific interrupt sources to a specific processor (i.e. Memory Errors are only 
  9834. handled by processor 2). 
  9835.  
  9836. There are program-settable message interrupt sources which are directed only at 
  9837. a particular processor.  The interrupt hardware will direct the per-processor 
  9838. interrupt sources to the appropriate processors. These can then be masked off 
  9839. by the per-processor intMaski masks. Per-processor interrupts are not visible 
  9840. in the intRequest register since this register is global (not per-processor). 
  9841.  
  9842. Figure 56 - Interrupt Sources (Two-Processor Example) 
  9843.  
  9844.  
  9845. ΓòÉΓòÉΓòÉ 9.6.5.3. Interrupt Request Set/Clear ΓòÉΓòÉΓòÉ
  9846.  
  9847. The interrupt hardware allows software to set as well as clear the software 
  9848. interrupts in the intRequest register.  The set function is provided by writing 
  9849. a "1" to the appropriate bit(s) of the intReqSet register.  The clear function 
  9850. is provided by writing a "1" to the appropriate bit(s) of the intRequest 
  9851. register. 
  9852.  
  9853. The I/O device interrupts correspond to the SIO IRQ0-15 interrupts. For every 
  9854. SIO Interrupt an IntAck cycle is generated on the PCI bus.  The IntAck cycle 
  9855. will yield a 4-bit encoded packet from the SIO which corresponds to the 
  9856. highest-priority active SIO interrupt.  This packet is decoded and the 
  9857. corresponding I/O device interrupt is set in the intRequest register. 
  9858. Additionally, diagnostics exclusively may set these interrupts by writing a "1" 
  9859. to the appropriate bit(s) of the intReqSet register.  Once set, an I/O device 
  9860. interrupt will remain asserted until cleared by software writing a "1" to the 
  9861. appropriate bit(s) of the intRequest register. 
  9862.  
  9863. Bits 31:29,26 always reflect the interrupt state of the source, and can only be 
  9864. set and cleared at that source.  Bits 28:27 behave similar to bits 31:29,26, 
  9865. but can also be tested via diagnostics.  Bits 28:27 may be set by writing the 
  9866. appropriate bits in intReqSet, but then MUST be cleared by writing to 
  9867. intRequest.  Under normal conditions (non-diagnostics mode), these bits simply 
  9868. reflect the interrupt state of the source, and are set and cleared only at that 
  9869. source, not by software writes to intReqSet and intRequest. 
  9870.  
  9871. Bits 25:20 are reserved for future use, and should not be set or cleared. 
  9872.  
  9873.  
  9874. ΓòÉΓòÉΓòÉ 9.6.5.4. Processor Interrupt Response ΓòÉΓòÉΓòÉ
  9875.  
  9876. Once a processor receives an interrupt it is then software's responsibility to 
  9877. read the appropriate Interrupt Pending register, determine the source of the 
  9878. interrupt, prioritize multiple interrupts, service the highest-priority 
  9879. interrupt at the source, and clear the corresponding interrupt request. 
  9880.  
  9881. Unmasked interrupts which are reported through the intPendingi registers are 
  9882. updated every clock cycle.  This means that after an interrupt has been 
  9883. signalled to a CPU, new interrupts may appear in the IntPendingi register.  For 
  9884. example, it is possible for software to read the intPendingi register, mask out 
  9885. any asserted pending interrupts (via the intMaski register) and yet still have 
  9886. an asserted interrupt input, but from a different source requesting an 
  9887. interrupt since software last read intPendingi. 
  9888.  
  9889. A sample interrupt handler process is as follows: 
  9890.  
  9891.    1. Interrupted processor reads appropriate intPendingi register. 
  9892.    2. Processor branches to software interrupt handler which determines the 
  9893.       highest-priority interrupt pending. 
  9894.    3. Source of highest-priority interrupt is pre-processed as necessary, then 
  9895.       serviced as appropriate (e.g. device driver code executed). 
  9896.    4. Device interrupt code returns to software interrupt handler for 
  9897.       post-processing. 
  9898.    5. If source of request was bits 31:26, the request is cleared at the 
  9899.       source; however, if source of request was software or an I/O device, the 
  9900.       bit is cleared in intRequest. 
  9901.    6. Software interrupt handler returns from interrupt. 
  9902.  
  9903.  
  9904. ΓòÉΓòÉΓòÉ 9.7. A Proposed Diagnostic Strategy ΓòÉΓòÉΓòÉ
  9905.  
  9906. This section describes a proposed diagnostic strategy for PowerPC Reference 
  9907. Platform systems.  This proposal has not been adopted as a PowerPC Reference 
  9908. Platform architecture.  It is included in this section as an example of an 
  9909. implementation approach which would be useful for high function systems (e.g. 
  9910. servers and multiprocessors). These systems would benefit from diagnoses of 
  9911. failing components and the resultant improved service time. 
  9912.  
  9913. Terms used in this section include: 
  9914.  
  9915.  Error Status Registers Registers used by hardware to convey error information 
  9916.                       to firmware. 
  9917.  FRU                  Field Replaceable Unit 
  9918.  Fault Isolation      The ability to isolate an error to a minimum number of 
  9919.                       FRUs. 
  9920.  
  9921.  Overview:  When a hardware error occurs, firmware isolates the error to at 
  9922.  most two FRUs and logs the error in NVRAM.  The format of the error log in 
  9923.  NVRAM is operating system independent.  The operating system typically either 
  9924.  reboots or stops the system after logging the error.  The stand-alone 
  9925.  diagnostics and, optionally, the operating system can subsequently be used to 
  9926.  display the contents of the error log. 
  9927.  
  9928.  Operating systems may log additional operating system-specific error logs to 
  9929.  NVRAM and/or to disk.  These operating system-specific error logs are outside 
  9930.  the scope of this section. 
  9931.  
  9932.  Recommendations 
  9933.  
  9934.    o  It is recommended that systems implement sufficient hardware error 
  9935.       detection and fault isolation logic to enable firmware to isolate 
  9936.       hardware errors to at most two FRUs.  Error status registers are used to 
  9937.       convey this information to firmware. 
  9938.    o  Time-of-failure fault isolation:  When a hardware error causes a machine 
  9939.       check interrupt, it is recommended that firmware analyze the error status 
  9940.       registers and other information (e.g. device configuration tree) to 
  9941.       determine: 
  9942.  
  9943.         -  which device is most likely source of the error and 
  9944.         -  which device reported the error. 
  9945.  
  9946.    o  For PCI-related errors, it is recommended that firmware walk the device 
  9947.       tree and read the following bits: 
  9948.  
  9949.         -  Data Parity Detected 
  9950.         -  Signaled System Error 
  9951.         -  Detected Parity Error in the device configuration header for the PCI 
  9952.          host bridge(s) and the PCI devices to determine which PCI device is 
  9953.          the most likely source of the error and which PCI device detected the 
  9954.          error. 
  9955.  
  9956.    o  While the operating system is normally involved in the processing of a 
  9957.       machine check interrupt, it is strongly recommended that firmware not 
  9958.       depend on an operating system to supply any of the 
  9959.       implementation-dependent algorithms required for fault isolation. 
  9960.    o  First and last error capture: It is recommended that firmware log each 
  9961.       error in NVRAM.  NVRAM contains a minimum of two error log entries. 
  9962.    o  If all error log entries have been used, it is recommended that 
  9963.       subsequent error logs overlay the most recent error log entry in a burst. 
  9964.  
  9965.       Note:  A hardware error which causes the processor to enter the checkstop 
  9966.       state may or may not be logged in NVRAM. 
  9967.  
  9968.  
  9969.    o  It is recommended that the system provide a way for firmware to reset the 
  9970.       error status registers. 
  9971.    o  It is recommended that the system provide a way for stand-alone 
  9972.       diagnostics and operating systems to clear the error log entries in 
  9973.       NVRAM. 
  9974.    o  Standardized error log entry formats: It is recommended that a standard, 
  9975.       operating system-independent error log entry format be defined for each 
  9976.       class of errors (system board, memory, PCI, etc.). 
  9977.    o  It is recommended that hardware systems which implement ECC memory record 
  9978.       the failing memory address and syndrome when a correctable error occurs. 
  9979.       It is recommended that correctable errors not cause a machine check. 
  9980.       Operating systems may periodically check for reports of correctable 
  9981.       errors and take appropriate action. 
  9982.  
  9983.  Miscellaneous 
  9984.  
  9985.    o  Examples of Field Replaceable Units (based on the Reference 
  9986.       Implementation described in Section "Reference Implementation") include: 
  9987.  
  9988.         -  System board 
  9989.         -  Memory SIMM w 
  9990.         -  PCI card in PCI card slot x 
  9991.         -  ISA card in ISA card slot y 
  9992.         -  Internal hard disk z 
  9993.         -  L2 cache (and/or upgrade processor) 
  9994.         -  Riser card 
  9995.         -  Battery 
  9996.         -  CD-ROM 
  9997.         -  Flash ROM 
  9998.  
  9999.  
  10000. ΓòÉΓòÉΓòÉ 10. Bi-Endian Design Guidance ΓòÉΓòÉΓòÉ
  10001.  
  10002. This section gives design examples for Bi-Endian system implementations.  These 
  10003. design guidelines are based on the current set of PowerPC processors (e.g. 
  10004. PowerPC 601, 603, 604).  These processors assume that storage is Big-Endian. 
  10005. Therefore, in Little-Endian mode, a translation of data must be made somewhere 
  10006. in the system before the data reaches the PowerPC processor. The last sections 
  10007. discuss the design of a Bi-Endian graphics adaptor and the effect on these 
  10008. system designs if the processor architecture changes. 
  10009.  
  10010.  
  10011. ΓòÉΓòÉΓòÉ 10.1. Little-Endian Address and Data Translation ΓòÉΓòÉΓòÉ
  10012.  
  10013. In order for the current PowerPC processors running in Little-Endian mode to 
  10014. correctly access an object in Little-Endian-organized storage, the object must 
  10015. have its bytes show up in the correct processor byte lanes, and the Big-Endian 
  10016. address must be changed to refer to the correct location (after the object has 
  10017. had its byte lanes reordered).  This translation has three parts. 
  10018.  
  10019. The first part of the translation achieves address conversion and is done by 
  10020. the PowerPC processor. It is summarized below (a more detailed discussion can 
  10021. be found in an appendix of the PowerPC Architecture Manual). 
  10022.  
  10023. A PowerPC processor has status two bits that handle so-called Big-Endian and 
  10024. Little-Endian mode shifts. The Endian mode of the kernel and the Endianess of 
  10025. the current operating mode are recorded in two status bits (the register and 
  10026. bit definitions are implementation dependent and are found in PowerPC 
  10027. processor-specific user's manuals). Note that the PowerPC 601 uses only 1 bit. 
  10028. When Little-Endian mode is enabled, the effective address (EA) is modified in 
  10029. the PowerPC processor as shown in Table 24 before it is used to reference 
  10030. memory. 
  10031.  
  10032. Table 24. Address Modification for Little-Endian Mode 
  10033.  
  10034.             ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  10035.             Γöé DATA ACCESS  Γöé EA MODIFIER  Γöé
  10036.             Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  10037.             Γöé Byte     Γöé XOR with   Γöé
  10038.             Γöé        Γöé b111     Γöé
  10039.             Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  10040.             Γöé Halfword   Γöé XOR with   Γöé
  10041.             Γöé        Γöé b110     Γöé
  10042.             Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  10043.             Γöé Word     Γöé XOR with   Γöé
  10044.             Γöé        Γöé b100     Γöé
  10045.             Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  10046.             Γöé Doubleword  Γöé (no change)  Γöé
  10047.             ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  10048.  
  10049. This address modification results in correct Little-Endian addresses being 
  10050. presented to memory for aligned accesses (as will become clearer in the example 
  10051. below). The PowerPC architecture allows that unaligned accesses in 
  10052. Little-Endian mode trap, so incorrect memory references cannot be generated. 
  10053. (One subtlety here is that string operations and load and store multiple are 
  10054. considered unaligned accesses, and thus trap in Little-Endian mode also.) 
  10055.  
  10056. The second part of the translation ensures that the bytes of the object 
  10057. addressed show up on the correct byte lanes of the processor. In Little-Endian 
  10058. mode, this translation requires that the bytes of a doubleword be reversed 
  10059. between I/O storage and the processor. This byte reversal may either happen as 
  10060. the data is read from or written to a Little-Endian I/O device and put into 
  10061. System Memory or it may occur as the data in Little-Endian order in System 
  10062. Memory is brought into the processor. The required byte alignment as a function 
  10063. of Endian mode and access is summarized in Table 25. The table assumes that the 
  10064. value X'1112131415161718' is stored at address 0 (actually any 
  10065. doubleword-aligned address.) 
  10066.  
  10067. Table 25. Bytes Accessed Versus Endian Mode 
  10068.  
  10069. ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  10070. Γöé       Γöé BYTE ADDRESS              Γöé       Γöé
  10071. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  10072. Γöé BIG-ENDIAN  Γöé 0  Γöé 1  Γöé 2  Γöé 3  Γöé 4  Γöé 5  Γöé 6  Γöé 7  Γöé       Γöé
  10073. Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöñLITTLE-ENDIANΓöé
  10074. Γöé       Γöé 7  Γöé 6  Γöé 5  Γöé 4  Γöé 3  Γöé 2  Γöé 1  Γöé 0  Γöé       Γöé
  10075. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  10076. Γöé Byte at   Γöé 11 Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé Byte at   Γöé
  10077. Γöé addr 0    Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé addr 7    Γöé
  10078. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  10079. Γöé Byte at   Γöé   Γöé 12 Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé Byte at   Γöé
  10080. Γöé addr 1    Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé addr 6    Γöé
  10081. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  10082. Γöé Byte at   Γöé   Γöé   Γöé 13 Γöé   Γöé   Γöé   Γöé   Γöé   Γöé Byte at   Γöé
  10083. Γöé addr 2    Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé addr 5    Γöé
  10084. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  10085. Γöé Byte at   Γöé   Γöé   Γöé   Γöé 14 Γöé   Γöé   Γöé   Γöé   Γöé Byte at   Γöé
  10086. Γöé addr 3    Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé addr 4    Γöé
  10087. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  10088. Γöé Byte at   Γöé   Γöé   Γöé   Γöé   Γöé 15 Γöé   Γöé   Γöé   Γöé Byte at   Γöé
  10089. Γöé addr 4    Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé addr 3    Γöé
  10090. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  10091. Γöé Byte at   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé 16 Γöé   Γöé   Γöé Byte at   Γöé
  10092. Γöé addr 5    Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé addr 2    Γöé
  10093. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  10094. Γöé Byte at   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé 17 Γöé   Γöé Byte at   Γöé
  10095. Γöé addr 6    Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé addr 1    Γöé
  10096. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  10097. Γöé Byte at   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé 18 Γöé Byte at   Γöé
  10098. Γöé addr 7    Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé addr 0    Γöé
  10099. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  10100. Γöé Halfword at Γöé 11 Γöé 12 Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé Halfword at Γöé
  10101. Γöé 0      Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé 6      Γöé
  10102. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  10103. Γöé Halfword at Γöé   Γöé   Γöé 13 Γöé 14 Γöé   Γöé   Γöé   Γöé   Γöé Halfword at Γöé
  10104. Γöé 2      Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé 4      Γöé
  10105. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  10106. Γöé Halfword at Γöé   Γöé   Γöé   Γöé   Γöé 15 Γöé 16 Γöé   Γöé   Γöé Halfword at Γöé
  10107. Γöé 4      Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé 2      Γöé
  10108. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  10109. Γöé Halfword at Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé 17 Γöé 18 Γöé Halfword at Γöé
  10110. Γöé 6      Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé 0      Γöé
  10111. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  10112. Γöé Word at   Γöé 11 Γöé 12 Γöé 13 Γöé 14 Γöé   Γöé   Γöé   Γöé   Γöé Word at   Γöé
  10113. Γöé addr 0    Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé addr 4    Γöé
  10114. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  10115. Γöé Word at   Γöé   Γöé   Γöé   Γöé   Γöé 15 Γöé 16 Γöé 17 Γöé 18 Γöé Word at   Γöé
  10116. Γöé addr 4    Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé addr 0    Γöé
  10117. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  10118. Γöé Doubleword  Γöé 11 Γöé 12 Γöé 13 Γöé 14 Γöé 15 Γöé 16 Γöé 17 Γöé 18 Γöé Doubleword  Γöé
  10119. Γöé at 0     Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé at 0     Γöé
  10120. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  10121. Γöé Instr at   Γöé i00Γöé i01Γöé i02Γöé i03Γöé   Γöé   Γöé   Γöé   Γöé Instr at   Γöé
  10122. Γöé addr 0    Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé addr 4    Γöé
  10123. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  10124. Γöé Instr at   Γöé   Γöé   Γöé   Γöé   Γöé i10Γöé i11Γöé i12Γöé i13Γöé Instr at   Γöé
  10125. Γöé addr 4    Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé   Γöé addr 0    Γöé
  10126. ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  10127.  
  10128. Thus a processor in Big-Endian mode that accesses the halfword at address 4 
  10129. expects to see the value X'1516'. The most significant byte of the halfword, 
  10130. X'15', appears in byte lane 4 and the least significant byte, X'16', in byte 
  10131. lane 5. The table shows that applying the address mapping of Table 24 to the 
  10132. address and reversing the bytes between storage and the processor will result 
  10133. in referencing the quantity X'1516' in byte lanes 3 and 2 at halfword address 2 
  10134. in a Little-Endian storage system, as required. 
  10135.  
  10136. The third part of the translation requires that, in Little-Endian mode, 
  10137. addresses be generated correctly when addressing data in Little-Endian storage 
  10138. or when addressing I/O device addresses.  For instance, since the effective 
  10139. address generated by the Little-Endian program as modified by the processor is 
  10140. used to access I/O, the programmer writing a device driver would have to 
  10141. precompensate the effective address used to access an adapter so that after the 
  10142. modification by the processor, the real address used to access the adapter is 
  10143. the real address of the target storage/register on the adapter.  This 
  10144. translation must be done in every device driver and makes writing device 
  10145. drivers very error prone.  A better solution is to solve the address 
  10146. modification problem one time in hardware. Logic must be added to the I/O 
  10147. interface such that when Little-Endian mode is selected, the added logic undoes 
  10148. the modification to the three low-order bits of the address.  Then the 
  10149. unmodified (remodified) address used to access the I/O adapter is the same 
  10150. address as generated by the program.  This system design is preferred, since a 
  10151. programmer writing a device driver is able to use the control register 
  10152. addresses as specified in the adapter hardware reference manual. 
  10153.  
  10154. In summary, in a PowerPC Reference Platform-compliant machine, whenever the 
  10155. machine is running in an Endian mode different than the native mode of the 
  10156. processor (e.g. the PowerPC processor expects Big-Endian storage order, but the 
  10157. system is running in a Little-Endian mode) the address must be remapped and the 
  10158. byte lanes reversed somewhere on the way to or from the I/O subsystems. 
  10159.  
  10160.  
  10161. ΓòÉΓòÉΓòÉ 10.2. Conforming Bi-Endian Designs ΓòÉΓòÉΓòÉ
  10162.  
  10163. Several designs for implementing a Bi-Endian architecture are possible.  The 
  10164. next two sections describe an approach in which both the memory and I/O 
  10165. subsystems are Bi-Endian, and a second approach in which memory is Big-Endian 
  10166. and the I/O subsystems are Bi-Endian. 
  10167.  
  10168.  
  10169. ΓòÉΓòÉΓòÉ 10.2.1. Bi-Endian Memory and Bi-Endian Transportable I/O Design ΓòÉΓòÉΓòÉ
  10170.  
  10171. The Bi-Endian Memory and Bi-Endian Transportable I/O design (e.g. the Reference 
  10172. Implementation) for a Bi-Endian system is shown in Figure 57. I/O devices are 
  10173. divided into two classes: "Transportable I/O", which consists of devices such 
  10174. as disks, tapes, and networks; and "Presentation I/O", which consists of 
  10175. devices such as graphics, audio, and video adaptors.  For this design, memory, 
  10176. the processor and Transportable I/O interfaces must support both Endian modes. 
  10177. Data may exist on the Transportable devices in either Big-Endian or 
  10178. Little-Endian format; it is brought in, and sent out to the outside world, in 
  10179. either form.  Presentation I/O are by design either Big-Endian or Little-Endian 
  10180. (or with extra hardware they may be Bi-Endian).  The processor accesses both 
  10181. storage and I/O through a controlled byte reversal multiplexor and controlled 
  10182. address modification function (e.g.  Xpose_bytes and Mod in Figure 57). The 
  10183. address modification algorithm is shown in Table 24. The byte reversal 
  10184. multiplexor reverses the position of each byte in a doubleword as shown in 
  10185. Table 26. Similarly, when the transfer between the processor and I/O is on a 
  10186. 4-byte I/O bus, the byte reversal is performed as shown in Table 27. 
  10187.  
  10188. Table 26. Endian Mode Data Byte Reversal 
  10189.  
  10190.             ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  10191.             Γöé I/O    Γöé   STORAGE BYTE   Γöé
  10192.             Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  10193.             Γöé BYTE   Γöé BE MODE  Γöé LE MODE  Γöé
  10194.             Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  10195.             Γöé 0     Γöé 0     Γöé 7     Γöé
  10196.             Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  10197.             Γöé 1     Γöé 1     Γöé 6     Γöé
  10198.             Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  10199.             Γöé 2     Γöé 2     Γöé 5     Γöé
  10200.             Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  10201.             Γöé 3     Γöé 3     Γöé 4     Γöé
  10202.             Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  10203.             Γöé 4     Γöé 4     Γöé 3     Γöé
  10204.             Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  10205.             Γöé 5     Γöé 5     Γöé 2     Γöé
  10206.             Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  10207.             Γöé 6     Γöé 6     Γöé 1     Γöé
  10208.             Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  10209.             Γöé 7     Γöé 7     Γöé 0     Γöé
  10210.             Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  10211.             Γöé LEGEND:             Γöé
  10212.             Γöé                 Γöé
  10213.             Γöé BE MODE  Big-Endian Mode    Γöé
  10214.             Γöé LE MODE  Little-Endian Mode  Γöé
  10215.             ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  10216.  
  10217. Table 27. Byte Reversal, Unequal Bus Widths 
  10218.  
  10219.        ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  10220.        Γöé    I/O    Γöé   STORAGE BYTE   Γöé DESCRIPTIONΓöé
  10221.        Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ       Γöé
  10222.        Γöé WORD  Γöé BYTE  Γöé BE MODE  Γöé LE MODE  Γöé       Γöé
  10223.        Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  10224.        Γöé 0    Γöé 0    Γöé 0     Γöé 7     Γöé Word 0:   Γöé
  10225.        Γöé     Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ Even    Γöé
  10226.        Γöé     Γöé 1    Γöé 1     Γöé 6     Γöé addressed  Γöé
  10227.        Γöé     Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ word    Γöé
  10228.        Γöé     Γöé 2    Γöé 2     Γöé 5     Γöé       Γöé
  10229.        Γöé     Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ       Γöé
  10230.        Γöé     Γöé 3    Γöé 3     Γöé 4     Γöé       Γöé
  10231.        Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  10232.        Γöé 1    Γöé 0    Γöé 4     Γöé 3     Γöé Word 1:   Γöé
  10233.        Γöé     Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ Odd     Γöé
  10234.        Γöé     Γöé 1    Γöé 5     Γöé 2     Γöé addressed  Γöé
  10235.        Γöé     Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ word    Γöé
  10236.        Γöé     Γöé 2    Γöé 6     Γöé 1     Γöé       Γöé
  10237.        Γöé     Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ       Γöé
  10238.        Γöé     Γöé 3    Γöé 7     Γöé 0     Γöé       Γöé
  10239.        ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  10240.  
  10241. Figure 57 - Bi-Endian System with Bi-Endian Memory and I/O 
  10242.  
  10243. In this implementation, the memory and I/O are connected as if they were 
  10244. Big-Endian.  In this case, byte 0 of storage or I/O is considered the most 
  10245. significant byte and passes through the controlled byte reversal multiplexor to 
  10246. byte 0 of the processor (MSB of the processor). The rules for applying the byte 
  10247. reversal multiplexor and the address modification are as follows: 
  10248.  
  10249.  Mode                Function 
  10250.  
  10251.  Big-Endian          No byte reversal of data and no address translation 
  10252.  
  10253.  Little-Endian       Byte reversal of data and address translation 
  10254.  
  10255.  From the viewpoint of Endianess of the data, I/O interfaces access only 
  10256.  storage, not the processor or other I/O interfaces. I/O master transfers which 
  10257.  move data from one device to another do not enter into the Endianess 
  10258.  translation.  With this in mind, areas which must be described to perform this 
  10259.  Bi-Endian support include: 
  10260.  
  10261.    1. Processor and I/O mode control 
  10262.    2. Processor-to-memory interface 
  10263.    3. I/O-to-memory interface 
  10264.    4. Processor-to-I/O interface 
  10265.  
  10266.  The sections below describe these four areas. For the three interfaces, both 
  10267.  address processing and data handling are described. 
  10268.  
  10269.  
  10270. ΓòÉΓòÉΓòÉ 10.2.1.1. Processor and I/O Mode Control ΓòÉΓòÉΓòÉ
  10271.  
  10272. The mode of the system may be changed by software, which has to perform the 
  10273. required functions to place the processor and I/O system in that mode. This 
  10274. design is based on the assumption that the processor and I/O are in the same 
  10275. Endian mode.  No attempt has been made to architect a system where 
  10276. Little-Endian data is read and translated for a Big-Endian-mode processor 
  10277. running Big-Endian applications. The processor comes up in Big-Endian mode at 
  10278. power on or after a hardware reset. A definition in each PowerPC processor 
  10279. user's manual describes the process (sequence of instructions) required to 
  10280. change the Endian mode of that processor. 
  10281.  
  10282. Since the processor does not provide an external signal indicating the Endian 
  10283. mode selected, the system must provide a mechanism to allow software to control 
  10284. the Endian mode of other subsystems.  During configuration, software will use 
  10285. this mechanism to select the Endian mode to be used by storing the appropriate 
  10286. control value to the address of the control mechanism.  The system design may 
  10287. place the control mechanism address in the real memory space or in the I/O 
  10288. Memory space, whichever is more convenient. Software must be able to address 
  10289. and alter the mode control mechanism in both Endian modes. 
  10290.  
  10291.  
  10292. ΓòÉΓòÉΓòÉ 10.2.1.2. Processor-to-Memory Interface ΓòÉΓòÉΓòÉ
  10293.  
  10294. In this form of the design, memory is assumed to be in the same Endian mode as 
  10295. the processor.  Memory is accessed in two modes: as a result of cache-inhibited 
  10296. loads and stores or as a result of cache reads or writes.  Each of these 
  10297. operations will be described below. 
  10298.  
  10299. Operations between cache and memory are always doublewords or larger and as 
  10300. such the address in either Endian mode is unaffected. Data is byte reversed for 
  10301. Little-Endian mode and not byte reversed for Big-Endian mode.  The result of 
  10302. these operations is that data brought into cache from Big-Endian memory is 
  10303. unchanged, and data brought into cache from memory in Little-Endian mode is 
  10304. byte reversed and stored as the PowerPC processor expects to see it (e.g. most 
  10305. significant byte first).  Writing data back to memory from cache in 
  10306. Little-Endian mode reverses the byte order and restores the data in 
  10307. Little-Endian order. 
  10308.  
  10309. Cache-inhibited loads and stores have to adjust the data and addresses for the 
  10310. expected processor formats of data and addresses. For Little-Endian mode, the 
  10311. address generated by an instruction points to where the data exists in 
  10312. Little-Endian storage.  The address is translated by the processor, and then 
  10313. translated again outside the processor which returns it to its original value. 
  10314. The data is byte reversed, putting it in the order expected by the processor 
  10315. logic on fetches or expected in storage for stores.  For Big-Endian mode the 
  10316. address is unchanged and the data is placed in memory in the order contained in 
  10317. the processor.  The Reference Implementation approach would reverse the bytes 
  10318. once due to the connection to memory and then reverse them again in the 
  10319. multiplexor, restoring them to their original Big-Endian order. 
  10320.  
  10321.  
  10322. ΓòÉΓòÉΓòÉ 10.2.1.3. I/O-to-Memory Interface ΓòÉΓòÉΓòÉ
  10323.  
  10324. There are no address or data transformations between memory and I/O.  Data is 
  10325. placed in memory in the same order as it exists on the I/O devices independent 
  10326. of Endian mode.  The one exception might be Presentation I/O devices.  Adaptors 
  10327. for these devices could be designed to accept data from Little-Endian and 
  10328. Big-Endian storage or to always accept data only in one format. In this case, 
  10329. the software would have to handle the data transformation.  For example, a 
  10330. graphics adaptor which expected data in Little-Endian format would need 
  10331. software to byte reverse the data in Big-Endian mode before putting the data in 
  10332. memory. 
  10333.  
  10334.  
  10335. ΓòÉΓòÉΓòÉ 10.2.1.4. Processor-to-I/O Interface ΓòÉΓòÉΓòÉ
  10336.  
  10337. In Little-Endian mode, the address as modified by the processor must be 
  10338. modified again by the I/O interface such that the address used for the I/O 
  10339. access is the address computed by the storage instruction.  Within the 
  10340. processor, the I/O addresses computed by a storage instruction are modified by 
  10341. the processor before the access is performed.  Regardless of whether the access 
  10342. is to I/O space memory or a device control register, the address originally 
  10343. computed by the instruction is the address that must be used to access I/O 
  10344. space.  The address modification algorithm shown in Table 24. is used to 
  10345. remodify this I/O address.  This function is shown in Figure 57 in the box 
  10346. labeled "Mod", which is controlled by the box labeled "Mode Control". 
  10347.  
  10348. The data transfer between the processor and I/O is managed in the same manner 
  10349. as the transfer between the processor and memory.  Bytes are crossed between 
  10350. source and destination byte channels as indicated in Table 26 and Table 27. 
  10351. This byte transposition will occur once in Little-Endian mode to transform the 
  10352. processor-held data in Big-Endian format to Little-Endian format for I/O.  In 
  10353. Big-Endian mode the byte transformation order is not transformed. 
  10354.  
  10355.  
  10356. ΓòÉΓòÉΓòÉ 10.2.2. Bi-Endian I/O Design ΓòÉΓòÉΓòÉ
  10357.  
  10358. The Bi-Endian I/O design for a Bi-Endian system is shown in Figure 58. For this 
  10359. design, storage is always Big-Endian, which means data is always stored with 
  10360. the MSB first.  Transportable I/O interfaces must support both Endian modes. 
  10361. Data may exist on the Transportable devices in either Big-Endian or 
  10362. Little-Endian format; it is brought in, and sent out to the outside world, in 
  10363. either form. Presentation I/O are by design either Big-Endian or Little-Endian, 
  10364. and need not change modes since they deal with a constant visual and audio 
  10365. external world. 
  10366.  
  10367. The processor accesses both storage and I/O.  From the viewpoint of Endianess 
  10368. of the data, I/O interfaces access only storage, not the processor or other I/O 
  10369. interfaces.  I/O master transfers which move data from one device to another do 
  10370. not enter into the Endianess translation. From a system viewpoint, I/O 
  10371. interfaces access only storage, not the processor or other I/O interfaces. 
  10372. Areas which must be designed to perform this Bi-Endian support include: 
  10373.  
  10374.    1. Processor and I/O mode control 
  10375.    2. Processor-to-memory interface 
  10376.    3. I/O-to-memory interface 
  10377.    4. Processor-to-I/O interface 
  10378.  
  10379.  The sections below describe these four areas. For the three interfaces, both 
  10380.  address processing and data handling are described. 
  10381.  
  10382.  Figure 58 - Bi-Endian System with Bi-Endian I/O 
  10383.  
  10384.  
  10385. ΓòÉΓòÉΓòÉ 10.2.2.1. Processor and I/O Mode Control ΓòÉΓòÉΓòÉ
  10386.  
  10387. The mode of the system may be changed by software, which has to perform the 
  10388. required functions to place the processor and I/O system in that mode. This 
  10389. design is based on the assumption that the processor and I/O are in the same 
  10390. Endian mode.  No attempt has been made to architect a system where 
  10391. Little-Endian data is read and translated for a Big-Endian-mode processor 
  10392. running Big-Endian applications. The processor comes up in Big-Endian mode at 
  10393. power on or after a hardware reset. The definition in each PowerPC processor 
  10394. user's manual describes the process (sequence of instructions) required to 
  10395. change the Endian mode of that processor. 
  10396.  
  10397. Since the processor does not provide an external signal indicating the Endian 
  10398. mode selected, the system must provide a mechanism to allow software to control 
  10399. the Endian mode of other subsystems.  During configuration, software will use 
  10400. this mechanism to select the Endian mode to be used by storing the appropriate 
  10401. control value to the address of the control mechanism.  The system design may 
  10402. place the control mechanism address in the real memory space or in the I/O 
  10403. Memory space, whichever is more convenient. Software must be able to address 
  10404. and alter the mode control mechanism in both Endian modes. 
  10405.  
  10406.  
  10407. ΓòÉΓòÉΓòÉ 10.2.2.2. Processor-to-Memory Interface ΓòÉΓòÉΓòÉ
  10408.  
  10409. Address translations are performed by the processor.  Cache block transfers 
  10410. between the processor and storage are always a doubleword or larger and the 
  10411. address is not affected by the Endian mode.  With Big-Endian storage, 
  10412. Little-Endian-mode loads and stores of aligned scalars with caching enabled 
  10413. work correctly after the address translation.  When Little-Endian mode is 
  10414. enabled, loads and stores with caching inhibited use the address as modified by 
  10415. the processor. These instructions work the same and have the same constraints 
  10416. as for loads and stores out of cache. 
  10417.  
  10418. For the processor-to- or from-memory interface, the data handling is 
  10419. independent of Endian mode.  The memory stores multi-byte scalars in Big-Endian 
  10420. order, which has the most significant byte at the first byte of the address. 
  10421.  
  10422.  
  10423. ΓòÉΓòÉΓòÉ 10.2.2.3. I/O-to-Memory Interface ΓòÉΓòÉΓòÉ
  10424.  
  10425. In Little-Endian mode, storage addresses generated by I/O devices are modified 
  10426. using the address modification described in Table 24 prior to performing the 
  10427. access.  This address modification is shown in the block labeled "Mod" on the 
  10428. right side of the Memory Controller and Bus Bridge. This address modification 
  10429. is performed for both Transportable I/O and Presentation I/O adaptors, as shown 
  10430. in Figure 58. This address modification is required to adjust for the byte 
  10431. reversal of the data in memory. 
  10432.  
  10433. Data transferred to and from the Transportable I/O devices which must switch 
  10434. Endian modes (e.g. disks, diskettes, communications) must have data that is 
  10435. stored in Little-Endian format converted to Big-Endian format.  I/O transfers 
  10436. may be done at any implementation-determined width, but this byte reversal of 
  10437. data in Little-Endian mode is done by treating the data as a string of bytes 
  10438. which must be reversed within a doubleword (see Table 26). For unaligned 
  10439. transfers or transfers of less than a doubleword, bytes must be crossed from 
  10440. the source byte channel to the destination byte channel as shown in this table. 
  10441. This design places a byte-reversing multiplexor in the path from Transportable 
  10442. I/O to memory.  This byte reversal multiplexor is shown as the "Xpose bytes" 
  10443. box in Figure 58. 
  10444.  
  10445. When the interface between main storage and I/O requires a conversion from a 
  10446. two-word bus to a one-word bus, the byte reversal should be done in accordance 
  10447. with Table 27, which assumes a two-word bus to main storage and a one-word bus 
  10448. to I/O. 
  10449.  
  10450. An unaligned access (e.g. read or write of System Memory) that crosses a 
  10451. doubleword boundary must be performed as multiple accesses. The address 
  10452. modification algorithm described above is not applicable to unaligned accesses. 
  10453. One approach to handling unaligned accesses is to perform the access as 
  10454. multiple aligned accesses using byte, halfword, and word operations for which 
  10455. the main storage address is modified as described above. 
  10456.  
  10457. The specific design of the Presentation I/O device adaptors will determine if a 
  10458. second byte-reversing multiplexor is present on the device and will influence 
  10459. how software device drivers must interface with this device.  For instance, an 
  10460. audio adaptor which has byte reversal logic in it may be placed on a bus, while 
  10461. a graphics adaptor which does not have byte reversal logic may be on the same 
  10462. or a different bus.  Depending upon the mode of the processor and memory, 
  10463. neither device may need byte reversal or both may need it.  For example, a 
  10464. graphics adaptor with a Little-Endian design (e.g. registers and data are 
  10465. expected in Little-Endian order) could be addressed by a Big-Endian processor 
  10466. and by storage, via software performing the byte reversal, before the 
  10467. Big-Endian data was sent to the graphics adaptor.  Alternatively, the graphics 
  10468. adaptor could be designed to perform the byte reversal.  In this case, the 
  10469. adaptor would pass data straight through when the processor is in Little-Endian 
  10470. mode and do a byte reversal when the processor is in Big-Endian mode. 
  10471.  
  10472.  
  10473. ΓòÉΓòÉΓòÉ 10.2.2.4. Processor-to-I/O Interface ΓòÉΓòÉΓòÉ
  10474.  
  10475. In Little-Endian mode, the address as modified by the processor must be 
  10476. modified again by the I/O interface such that the address used for the I/O 
  10477. access is the address computed by the storage instruction.  Within the 
  10478. processor, the I/O addresses computed by a storage instruction are modified by 
  10479. the processor before the access is performed.  Regardless of whether the access 
  10480. is to I/O space memory or a device control register, the address originally 
  10481. computed by the instruction is the address that must be used to access I/O 
  10482. space.  The address modification algorithm shown in Table 24 is used to 
  10483. remodify this I/O address. This function is shown in Figure 58. in the boxes 
  10484. labeled "Mod". 
  10485.  
  10486. The data transfer between the processor and I/O is managed in the same manner 
  10487. as the transfer between I/O and memory except that the processor is the master 
  10488. (it provides address and control) rather than an I/O mechanism.  Bytes are 
  10489. crossed between source and destination byte channels as indicated in Table 26 
  10490. and Table 27. This byte reversal is performed on all I/O between transportable 
  10491. devices and may be performed on I/O to presentation devices.  The processor 
  10492. performs unaligned accesses as multiple accesses to aligned doublewords and may 
  10493. transfer an odd number of bytes within an aligned doubleword. 
  10494.  
  10495.  
  10496. ΓòÉΓòÉΓòÉ 10.3. Software Support for Bi-Endian Operation ΓòÉΓòÉΓòÉ
  10497.  
  10498. The Endian mode-switching logic should be a software abstraction provided by 
  10499. each operating system.  The specific set of instructions are processor 
  10500. dependent. 
  10501.  
  10502. As pointed out above, data for Presentation I/O and control data for any I/O 
  10503. device may have to be byte reversed.  Services to perform these operations 
  10504. should be provided by the support software. Typically this would be language 
  10505. syntax and  compiler support for a load and store with byte reversal of 2-, 4- 
  10506. and 8-byte scalars.  If the compilers for all languages do not support these 
  10507. forms of load and stores, then the operating system should supply services 
  10508. which perform the byte reversal. 
  10509.  
  10510.  
  10511. ΓòÉΓòÉΓòÉ 10.4. Bi-Modal Devices ΓòÉΓòÉΓòÉ
  10512.  
  10513. For performance reasons, applications in many operating environments write 
  10514. directly to graphics adaptors. It is recommended that graphics adaptors used in 
  10515. PowerPC Reference Platform systems provide both Big-Endian and Little-Endian 
  10516. data transfer methods.  As of this document publication date, AIX requires a 
  10517. Big-Endian graphics adaptor interface, while all other operating systems that 
  10518. support the PowerPC Reference Platform require a Little-Endian graphics adaptor 
  10519. interface.  It is recommended that graphics subsystems implementing bi-modal 
  10520. support use the design shown in Figure 59 which applies to both the frame 
  10521. buffer and the graphics subsystem's register/command space. This is necessary 
  10522. in order to provide for adequate performance when using the hardware 
  10523. acceleration features of the graphics subsystem.  In this design, the graphics 
  10524. subsystem is accessed through address "apertures" which perform the Endian 
  10525. switch of data as it passes through the aperture. 
  10526.  
  10527. Figure 59 - Bi-Endian Apertures for the Graphics Subsystem 
  10528.  
  10529. The register/command apertures provide two ways (Big- or Little-Endian) to 
  10530. access the control data. They are defined address ranges within the address map 
  10531. of the adaptor. While two dedicated apertures are desired, one aperture may be 
  10532. used if it can programmably accommodate Big- or Little-Endian. The aperture 
  10533. labelled "BE" would always provide byte swapping in a two-aperture 
  10534. implementation. The aperture labelled "LE/BE" would provide no byte swapping in 
  10535. a two-aperture implementation, and provide byte swapping in a single-aperture 
  10536. implementation based on one of the following: 
  10537.  
  10538.    1. The size of the facility being accessed would automatically determine how 
  10539.       swapping is to occur for a particular access (e.g. half- or full-word, or 
  10540.       no swapping). 
  10541.    2. Software would programmably set the swapping function to either halfword, 
  10542.       full-word, or none as appropriate. 
  10543.  
  10544.  The frame buffer apertures provide two ways to access the pixel data. The 
  10545.  frame buffer apertures are defined address ranges within the address map of 
  10546.  the adaptor. Each frame buffer aperture can be independently controlled to 
  10547.  provide one of the following modes, under software control: 
  10548.  
  10549.    1. No swapping 
  10550.    2. Byte swapping within each halfword, e.g. A-B-C-D => B-A-D-C 
  10551.  
  10552.         o  This becomes A-B-C-D-E-F-G-H => B-A-D-C-F-E-H-G for a system with a 
  10553.            64-bit data interface, such as the PCI bus with optional 64-bit bus 
  10554.            extension 
  10555.  
  10556.    3. Byte swapping across the entire word, e.g. A-B-C-D => D-C-B-A 
  10557.  
  10558.         o  This becomes A-B-C-D-E-F-G-H => D-C-B-A-H-G-F-E for a system with a 
  10559.            64-bit data interface, such as the PCI bus with optional 64-bit bus 
  10560.            extension 
  10561.  
  10562.    4. Byte swapping across a doubleword, e.g. A-B-C-D-E-F-G-H => 
  10563.       H-G-F-E-D-C-B-A, for 64-bit pixels on the 64-bit extended data bus 
  10564.  
  10565.  Note:  Determination of the correct swapping mode for a given access may be 
  10566.  performed automatically in the hardware. This approach is not recommended if 
  10567.  there is a possibility that the pixel depth in the frame buffer can be 
  10568.  interpreted differently by multiple devices, or is not guaranteed to be 
  10569.  "known" or implied by the state of the graphics subsystem hardware. 
  10570.  
  10571.  With this capability, one aperture could access the frame buffer in 
  10572.  Little-Endian mode, while the other could access it in one of the Big-Endian 
  10573.  modes. Similarly, one aperture could be defined to swap for 16-bit pixels, 
  10574.  while the other could be defined to swap for 24- or 32-bit pixels. 
  10575.  Alternatively, several apertures may be defined to support the various pixel 
  10576.  depths. 
  10577.  
  10578.  Systems employing only one frame buffer aperture would provide the previously 
  10579.  described swapping options under software control. 
  10580.  
  10581.  Twenty-four-bit pixels are defined to occupy the least significant 3 bytes of 
  10582.  a full word. The most significant byte may be used as an alpha byte, or may be 
  10583.  unused. Sixteen-bit pixels are always halfword aligned, and 24- or 32-bit 
  10584.  pixels are always full-word aligned. 
  10585.  
  10586.  Pixels between 32 and 64 bits are defined to occupy the least significant 
  10587.  bytes in the 64-bit field, and are doubleword aligned. 
  10588.  
  10589.  
  10590. ΓòÉΓòÉΓòÉ 10.5. Future Directions in Bi-Endian Architecture ΓòÉΓòÉΓòÉ
  10591.  
  10592. This section discusses directions in the design of future PowerPC chips and the 
  10593. effect these changes will have on PowerPC Reference Platform system design. The 
  10594. current implementation of Little-Endian in the PowerPC chips reduces internal 
  10595. processor complexity by moving some of the Bi-Endian support out to the 
  10596. processor.  This implementation has two disadvantages: 
  10597.  
  10598.    1. The PowerPC processor chip expects data presented in Big-Endian order. 
  10599.    2. The processor in Little-Endian mode interrupts when it encounters 
  10600.       unaligned loads and stores, multiple loads and stores, and string loads 
  10601.       and stores. 
  10602.  
  10603.  The first disadvantage impacts cost, complexity, and chip portability.  For 
  10604.  Little-Endian hardware implementations, the current processor requires byte 
  10605.  reversal and address translation hardware external to the processor chip. 
  10606.  This extra hardware adds complexity and cost to the machines that are being 
  10607.  designed and limits the applicability of the processor chip exclusively to 
  10608.  designs which have this logic.  Without this restriction, the processor chip 
  10609.  could be incorporated into Little-Endian designs without modification to that 
  10610.  design. 
  10611.  
  10612.  The second disadvantage is a performance and portability impact. Performance 
  10613.  is impacted because if a program uses unaligned loads and stores, load or 
  10614.  store multiple instructions, or string operations, then the interrupt handler 
  10615.  must emulate these instructions.  For proper operation, the interrupt handler 
  10616.  must translate unaligned loads and stores to loads and stores of aligned 
  10617.  pieces, and must translate load and store multiple instructions and string 
  10618.  operations to loops. The Little-Endian program has a performance impact from 
  10619.  the interrupt and the emulation.  Alternatively, the Little-Endian source code 
  10620.  which is to be transported to a PowerPC environment may be changed to 
  10621.  eliminate unaligned mappings, and compilers may be modified to not generate 
  10622.  multiple loads and stores or string operations.  This requirement impacts 
  10623.  portability of application source code and requires different logic in 
  10624.  compilers supporting Little-Endian-mode PowerPC implementation. 
  10625.  
  10626.  Future versions of the architecture may permit PowerPC processor chips to 
  10627.  support a true implementation of the Little-Endian mode.  In this true 
  10628.  Little-Endian mode, data would go to the processor in Little-Endian format and 
  10629.  be addressed from the processor with the Little-Endian address.  Additional 
  10630.  hardware support for Little-Endian unaligned operations might be provided. 
  10631.  
  10632.  Figure 60 shows the design to be used with any future version of the PowerPC 
  10633.  processor which implements full Bi-Endian support.  No address modifications 
  10634.  or byte reversal multiplexors are required. The previous designs may be 
  10635.  migrated to this design by physically removing the byte reversal multiplexors 
  10636.  and address modification logic components from the design, or by functionally 
  10637.  removing them by changing the rules under which they are applied. For 
  10638.  instance, the Reference Implementation of the Bi-Endian Memory and Bi-Endian 
  10639.  Transportable I/O design, Figure 57, would require the address modification 
  10640.  and byte-transposing multiplexor to always be off.  The address modification 
  10641.  is no longer needed, because the processor would not modify the address since 
  10642.  it deals with Little-Endian data in Little-Endian order.  The byte reversal is 
  10643.  not required because the processor accepts data in Little-Endian order. 
  10644.  
  10645.  
  10646. ΓòÉΓòÉΓòÉ 11. Additional Compliant Subsystems and Devices ΓòÉΓòÉΓòÉ
  10647.  
  10648. This section lists devices which can be used to configure a PowerPC Reference 
  10649. Implementation.  As of the publication date of this specification, this list of 
  10650. adaptors supports this PowerPC Reference Implementation.  As additional devices 
  10651. gain software support, they will be added to this list. The last subsection 
  10652. lists specific regional device characteristics which should be considered. 
  10653.  
  10654.  
  10655. ΓòÉΓòÉΓòÉ 11.1. Native Subsystems ΓòÉΓòÉΓòÉ
  10656.  
  10657. It is strongly recommended that all operating systems support the items in the 
  10658. following list of directly attached adaptors and devices. For maximum 
  10659. compatibility, system designers should use these devices.  The adaptors and 
  10660. devices listed are identical to the same adaptors and devices used in 
  10661. Intel-based PCs.  It is expected that the majority of these devices have 
  10662. Intel-based device drivers, simplifying the port to PowerPC Reference Platform 
  10663. systems. 
  10664.  
  10665.    o  Keyboards 
  10666.  
  10667.         -  Space saving 84, 85, and 89 key 
  10668.         -  Enhanced 101, 102, and 106 key 
  10669.  
  10670.    o  Pointing Devices 
  10671.  
  10672.         -  PS/2 Mouse and compatible 
  10673.  
  10674.    o  SCSI Adaptors 
  10675.  
  10676.         -  NCR810/720 (clones may require device drivers for Adaptec and Future 
  10677.            Domain adaptors) 
  10678.  
  10679.    o  SCSI-Attached Devices: 
  10680.  
  10681.         -  Hardfiles 
  10682.  
  10683.              o  All hardfiles compatible with standard SCSI interface; sizes 
  10684.                 range from 240 MB to 2 GB. 
  10685.  
  10686.         -  CD-ROMs 
  10687.  
  10688.              o  Toshiba 4401/3401 and compatible 
  10689.  
  10690.         -  Tapes 
  10691.  
  10692.              o  IBM 1.2 GB External 
  10693.              o  2.0 GB HP 35470A DAT 
  10694.              o  HP 35480 DAT 
  10695.              o  WangDat 3200 
  10696.              o  Wangtek 5525ES (QIC) 
  10697.              o  51000ES (QIC) 
  10698.              o  Tandberg 3820 
  10699.              o  Tandberg 4120 
  10700.  
  10701.         -  Miscellaneous 
  10702.  
  10703.              o  IBM 3.5" optical 
  10704.              o  IBM R/W optical 
  10705.              o  Microarray RAID5 Disk Array 
  10706.              o  OASIS RAID5 Disk Array 
  10707.  
  10708.         -  Scanners 
  10709.  
  10710.              o  HP ScanJet IIp/c and compatible (VEGA standard) 
  10711.  
  10712.    o  IDE 
  10713.  
  10714.         -  Opti 82C621 Enhanced IDE 
  10715.  
  10716.    o  Floppy Adaptor 
  10717.  
  10718.         -  Intel 82077 and Compatible 
  10719.  
  10720.    o  Floppy Drives 
  10721.  
  10722.         -  Non-IBM 720 KB/1.44 KB/2.88 KB 3.5" and 1.2 MB 5.25" 
  10723.  
  10724.    o  Audio Adaptor 
  10725.  
  10726.         -  AD1848 (Business Audio Compatible) 
  10727.         -  Crystal Semiconductor CS4231 
  10728.  
  10729.    o  Serial Ports 
  10730.  
  10731.         -  16550 and Compatible 
  10732.  
  10733.    o  Parallel Ports 
  10734.  
  10735.         -  Standard Parallel Port, Enhanced Parallel Port, Extended 
  10736.            Capabilities Port 
  10737.  
  10738.    o  Printers (Only vendors are listed.  Epson (dot), HP (PCL), HP (plotter), 
  10739.       and Postscript-compatible printers are supported.) 
  10740.  
  10741.         -  Brother 
  10742.         -  Canon 
  10743.         -  Citizen 
  10744.         -  Epson 
  10745.         -  Fujitsu 
  10746.         -  HP 
  10747.         -  IBM 
  10748.         -  Kyocera 
  10749.         -  Lexmark 
  10750.         -  OKI 
  10751.         -  Panasonic 
  10752.         -  QMS 
  10753.         -  Tektronix 
  10754.  
  10755.  
  10756. ΓòÉΓòÉΓòÉ 11.2. PCI Subsystems ΓòÉΓòÉΓòÉ
  10757.  
  10758. It is strongly recommended that all operating systems support the items in the 
  10759. following list of PCI adaptors and devices.  For maximum compatibility, system 
  10760. designers should use these devices. The adaptors and devices listed are 
  10761. identical to the same adaptors and devices used in Intel-based PCs.  It is 
  10762. expected that the majority of these devices have Intel-based device drivers, 
  10763. simplifying the port to the PowerPC Reference Platform system. 
  10764.  
  10765.    o  Graphics Controllers (1024x768x8, 1024x768x16, 1280x1024x8) 
  10766.  
  10767.         -  S3 928 (used in development) or newer Vision864 
  10768.         -  Weitek 9000 (used in development) or newer 9100 (Bi-Endian capable) 
  10769.         -  IBM PowerGTX 150P (Bi-Endian capable) 
  10770.  
  10771.  
  10772. ΓòÉΓòÉΓòÉ 11.3. PCMCIA Subsystems ΓòÉΓòÉΓòÉ
  10773.  
  10774. It is strongly recommended that all operating systems support the PCMCIA 
  10775. adaptors listed below.  For maximum compatibility, system designers should use 
  10776. these devices.  These PCMCIA adaptors are identical to the ones used in 
  10777. Intel-based PC systems.  The adaptors are also similar to their ISA-based 
  10778. counterparts.  The main support required is PCMCIA socket services.  The 
  10779. majority of the following adaptors are for communications. 
  10780.  
  10781.    o  Ethernet 
  10782.  
  10783.         -  IBM PCMCIA Ethernet Card 
  10784.         -  Xircom PCMCIA Ethernet Card 
  10785.  
  10786.    o  Modems (Data/Fax) 
  10787.  
  10788.         -  AT&T Paradyne 14.4/9.6 PCMCIA 
  10789.         -  Hayes 2.4/9.6 PCMCIA 
  10790.         -  IBM PCMCIA Modems 
  10791.         -  Megahertz 14.4/14.4 PCMCIA 
  10792.         -  Megahertz 2.4/9.6 PCMCIA 
  10793.  
  10794.    o  Hardfiles 
  10795.  
  10796.         -  Maxtor 105-MB Type 3 PCMCIA 
  10797.         -  Sundisk Silicon Hardfiles 
  10798.  
  10799.    o  Token Ring 
  10800.  
  10801.         -  IBM PCMCIA Token Ring Card 
  10802.  
  10803.    o  Audio 
  10804.  
  10805.         -  IBM MWAVE PCMCIA Audio Cards 
  10806.  
  10807.    o  Pager 
  10808.  
  10809.         -  Motorola Newscard** 
  10810.  
  10811.    o  ISA-to-PCMCIA Bridge 
  10812.  
  10813.         -  Intel 82365SL 
  10814.         -  Ricoh RF5C266 
  10815.         -  Ricoh RF5C366 
  10816.         -  Cirrus CL_PD6710 
  10817.         -  Cirrus CL_PD6720 
  10818.         -  IBM CTLISA2 (2 ports) 
  10819.  
  10820.  
  10821. ΓòÉΓòÉΓòÉ 11.4. ISA Subsystems ΓòÉΓòÉΓòÉ
  10822.  
  10823. It is strongly recommended that all operating systems support the items in the 
  10824. following list of ISA adaptors and devices. For maximum compatibility, system 
  10825. designers should use these devices. The adaptors and devices listed are 
  10826. identical to the same adaptors and devices used in Intel-based PCs.  It is 
  10827. expected that the majority of these devices have Intel-based device drivers, 
  10828. simplifying the port to the PowerPC Reference Platform system. 
  10829.  
  10830.    o  Network Adaptors 
  10831.  
  10832.         -  3Com Etherlink ISA Adaptors 
  10833.         -  Intel EtherExpress 16 
  10834.         -  Novell NE2000/3200 (ISA) 
  10835.         -  Ungermann-Bass NIUPS Adaptors 
  10836.         -  Standard Microsystems Ethercard ISA Adaptors 
  10837.         -  IBM Token Ring or Ethernet Adaptors 
  10838.  
  10839.    o  Fax/Data Modems (most are Hayes compatible and use a serial port 
  10840.       interface) 
  10841.  
  10842.         -  Hayes Modems (2400 - 14400) and Compatible 
  10843.         -  Intel SatisFAXtion Modems 
  10844.         -  Megahertz Modems 
  10845.         -  Practical Peripherals Modems 
  10846.         -  US Robotics Modems 
  10847.  
  10848.    o  Other Adaptors 
  10849.  
  10850.         -  IBM M-Wave Products (ISA) 
  10851.         -  Creative Labs Sound Blaster Pro/16 (ISA) 
  10852.  
  10853.  
  10854. ΓòÉΓòÉΓòÉ 11.5. Regional Device Characteristics ΓòÉΓòÉΓòÉ
  10855.  
  10856. Within some countries or regions, common usage suggests that additional device 
  10857. characteristics be considered for PowerPC Reference Platform systems.  These 
  10858. considerations are listed below: 
  10859.  
  10860.  Country   Suggested device characteristics 
  10861.  
  10862.  Japan     The 3.5-inch floppy drives should be capable of 1.2 MB as well as 
  10863.            the 1.44-MB format.  To support this 1.2-MB format, the drive may 
  10864.            have to support a 360-rpm speed in addition to the 300-rpm speed. 
  10865.  
  10866.  Europe    Ergonomics standards may affect the system design. 
  10867.  
  10868.  
  10869. ΓòÉΓòÉΓòÉ 12. Windows NT ΓòÉΓòÉΓòÉ
  10870.  
  10871. This section describes the Windows NT operating system which will run on 
  10872. PowerPC Reference Platform-compliant machines. 
  10873.  
  10874.  
  10875. ΓòÉΓòÉΓòÉ 12.1. Operating System Scope ΓòÉΓòÉΓòÉ
  10876.  
  10877. The Windows NT operating system supports portable, desktop and server 
  10878. environments.  The operating system has a dynamically loadable Hardware 
  10879. Adaptation Layer (HAL) and device drivers which allow hardware vendors some 
  10880. freedom to differentiate. 
  10881.  
  10882. A Windows NT porting center is available to help vendors who are interested in 
  10883. porting their products to this platform.  The center can be contacted by 
  10884. telephone at 1-800-803-0110 or 1-206-889-9011, or by electronic mail on 
  10885. Internet at winntppc@vnet.ibm.com. 
  10886.  
  10887.  
  10888. ΓòÉΓòÉΓòÉ 12.2. Operating System Version ΓòÉΓòÉΓòÉ
  10889.  
  10890. The current version of Windows NT will support this implementation. 
  10891.  
  10892.  
  10893. ΓòÉΓòÉΓòÉ 12.3. Operating System Environment ΓòÉΓòÉΓòÉ
  10894.  
  10895. Windows NT runs in the Little-Endian mode. 
  10896.  
  10897.  
  10898. ΓòÉΓòÉΓòÉ 12.4. Operating System Configuration ΓòÉΓòÉΓòÉ
  10899.  
  10900. For the purpose of describing configurations which support Windows NT, three 
  10901. configurations are listed below: 
  10902.  
  10903.  Configuration Name     Configuration Definition 
  10904.  
  10905.  Client Workstation     A basic single-user system which operates either 
  10906.                         stand-alone or as a client in a network.  Software 
  10907.                         includes the base system, utilities, file systems, 
  10908.                         shared printers, performance/event monitoring, backup, 
  10909.                         remote access, network client support, system 
  10910.                         management and several personal productivity aids such 
  10911.                         as mail and workgroup scheduling. 
  10912.  
  10913.  Developer Workstation  The developer workstation is essentially the same as 
  10914.                         the client workstation. A developer might need 
  10915.                         additional disk space and would purchase compilers and 
  10916.                         debuggers to assist in application development. 
  10917.  
  10918.  Server                 A configuration which provides shared system management 
  10919.                         such as workgroup-wide passwords and protection 
  10920.                         attributes.  It also provides RAID and disk mirroring 
  10921.                         support. 
  10922.  
  10923.  
  10924. ΓòÉΓòÉΓòÉ 12.5. Hardware Configuration Requirements ΓòÉΓòÉΓòÉ
  10925.  
  10926. This section defines the minimum, optional and alternative hardware 
  10927. configuration requirements for three Windows NT operating system 
  10928. configurations.  In many cases operating performance improvements can be 
  10929. realized by configuring systems with larger or faster components. Because these 
  10930. configuration adjustments are very application load dependent, no attempt has 
  10931. been made to recommend operationally tuned configurations. 
  10932.  
  10933. The subsections below describe the configuration alternatives for each of the 
  10934. three configurations.  This material is summarized in Table 29. 
  10935.  
  10936.  
  10937. ΓòÉΓòÉΓòÉ 12.5.1. Processor Subsystem ΓòÉΓòÉΓòÉ
  10938.  
  10939. A PowerPC Reference Platform-compliant system must have a PowerPC-compliant 
  10940. processor. Windows NT will support PowerPC 601, 603, 604 or compatible 
  10941. processors running at supported frequencies. Performance will be better with 
  10942. higher frequencies and with PowerPC processors having performance-enhancing 
  10943. features (i.e. larger internal cache). 
  10944.  
  10945.  
  10946. ΓòÉΓòÉΓòÉ 12.5.2. Memory Subsystem ΓòÉΓòÉΓòÉ
  10947.  
  10948. System Memory for the client workstation should be at least 16 MB. For the 
  10949. developer workstation, System Memory should be 24 MB.  For a server, System 
  10950. Memory should be 32 MB.  Performance improvements can be realized in all three 
  10951. configurations with additional System Memory. 
  10952.  
  10953. Boot memory will not vary between configurations.  The minimum size is 
  10954. determined by what a vendor needs to boot the machine into the state expected 
  10955. by the operating system as defined in Section "Boot Process and Firmware". 
  10956.  
  10957. An additional cache external to the processor is optional on a PowerPC 
  10958. Reference Platform-compliant system.  Minimum configurations for all three 
  10959. workstation configurations do not require an L2 cache.  For performance 
  10960. reasons, the developer workstation could have a 256-KB L2 cache and the server 
  10961. could have a 512-KB L2 Cache. 
  10962.  
  10963. Non-volatile Memory to support Windows NT will not vary between workstation 
  10964. configurations. 
  10965.  
  10966.  
  10967. ΓòÉΓòÉΓòÉ 12.5.3. Storage Subsystems ΓòÉΓòÉΓòÉ
  10968.  
  10969. The minimum hardfile size for a client workstation is 200 MB.  A developer 
  10970. workstation would require at least 400 MB.  The minimum size for a server 
  10971. depends upon its function.  A simple print server with only one printer could 
  10972. be 400 MB.  A data server would need significantly more hardfile space in the 
  10973. range of 2 to 4 GB. 
  10974.  
  10975. A single 1.44-MB 3.5-inch floppy drive should be the minimum configuration for 
  10976. all three workstation types.  Windows NT also supports the 2.88-MB 3.5-inch 
  10977. floppy drive format. 
  10978.  
  10979. A CD-ROM is required in the minimum configuration for all Windows NT machines. 
  10980. Windows NT will only be shipped on this media.  Product manuals, information, 
  10981. and command references are available through this media.  An acceptable 
  10982. alternative to locally attached CD-ROM is network access to material on CD-ROM. 
  10983. The developer workstation and the server workstations could benefit from 
  10984. CD-ROMs with high access speeds. 
  10985.  
  10986.  
  10987. ΓòÉΓòÉΓòÉ 12.5.4. Human Interface Subsystem ΓòÉΓòÉΓòÉ
  10988.  
  10989. All configurations must have a graphics resolution of at least 640 by 480 
  10990. pixels. 
  10991.  
  10992. A keyboard and pointing device are required on all configurations. 
  10993.  
  10994. A business audio device is required. 
  10995.  
  10996. All configurations need the standard Real-Time Clock. 
  10997.  
  10998.  
  10999. ΓòÉΓòÉΓòÉ 12.5.5. Connectivity Subsystem ΓòÉΓòÉΓòÉ
  11000.  
  11001. Windows NT does not require a serial port, but a serial port is required as 
  11002. part of the standard hardware configuration described in Section "Hardware 
  11003. Configuration". Windows NT supports EIA/TIA-232E-compliant serial ports.  Any 
  11004. configuration may optionally add one or more serial ports. 
  11005.  
  11006. None of the three configurations require a parallel port. Windows NT supports 
  11007. 8-bit bidirectional Compatibility Mode-compliant parallel ports. 
  11008.  
  11009. No network connection is required. Both Ethernet and Token Ring are supported, 
  11010. as is full remote access over phone lines. 
  11011.  
  11012.  
  11013. ΓòÉΓòÉΓòÉ 12.5.6. Expansion Bus Interfaces ΓòÉΓòÉΓòÉ
  11014.  
  11015. Windows NT supports a PCI secondary bus.  Additional parallel PCI buses or 
  11016. different secondary buses could be used, but the vendor would have to supply 
  11017. modified abstraction software. 
  11018.  
  11019. The ISA bus is optional for all three configurations.  As I/O adaptors become 
  11020. readily available on the PCI bus (or alternative secondary bus), configurations 
  11021. may remove the ISA bus. 
  11022.  
  11023. Windows NT will support PCMCIA, but a vendor including this connector must 
  11024. supply a compatible device driver. 
  11025.  
  11026. Windows NT supports multiple SCSI interfaces. 
  11027.  
  11028. Windows NT supports IDE access to disks. 
  11029.  
  11030.  
  11031. ΓòÉΓòÉΓòÉ 12.5.7. Security and System Management ΓòÉΓòÉΓòÉ
  11032.  
  11033. Windows NT does not require special features for security and system 
  11034. management. 
  11035.  
  11036.  
  11037. ΓòÉΓòÉΓòÉ 12.6. Hardware Configuration Recommendations ΓòÉΓòÉΓòÉ
  11038.  
  11039. The Windows NT operating system which supports PowerPC Reference 
  11040. Platform-compliant systems will support additional equipment.  In some cases, 
  11041. drivers will have to be supplied by either the system vendor or the device 
  11042. vendor. 
  11043.  
  11044. Tape drives are useful additions to PowerPC Reference Platform-compliant 
  11045. systems as backup and archive devices. Windows NT supports three formats: 
  11046. Quarter Inch Cartridge (QIC), 4 mm, and 8 mm. 
  11047.  
  11048. Multimedia upgrades with better sound and MIDI support would be useful 
  11049. additions to a system.  The vendor would have to provide NT-compatible drivers. 
  11050.  
  11051. Alternative graphics adaptors may be supplied on PowerPC Reference 
  11052. Platform-compliant machines.  Windows NT currently supports S3, Weitek, and 
  11053. Western Digital. Vendors would have to provide drivers for other adaptors. 
  11054.  
  11055.  
  11056. ΓòÉΓòÉΓòÉ 12.7. Boot Time Abstraction Requirements ΓòÉΓòÉΓòÉ
  11057.  
  11058. Windows NT uses the boot devices defined by the firmware.  Only those devices 
  11059. (e.g. video, keyboard, disk) known to the firmware participate in the boot 
  11060. process. 
  11061.  
  11062.  
  11063. ΓòÉΓòÉΓòÉ 12.8. Hardware Abstraction Layer ΓòÉΓòÉΓòÉ
  11064.  
  11065. The following table indicates the effect that changes in hardware features may 
  11066. have on Windows NT. The left column lists those features of the hardware that 
  11067. may impact the operating system if changed.  Some features listed do not cause 
  11068. a system change.  These are features that one would expect to cause operating 
  11069. system changes, but in the case of NT, do not.  The next four columns indicate 
  11070. which major operating system components are affected by the feature change. 
  11071. Firmware refers to the ARC firmware that provides hardware-specific function to 
  11072. the hardware-independent OS Loader. HAL is the hardware adaptation layer. 
  11073. Firmware and HAL can be changed by hardware system vendors and shipped with 
  11074. their products.  Kernel changes are made only by Microsoft and Windows NT 
  11075. source licensers such as IBM and Motorola.  Device drivers can be distributed 
  11076. between Microsoft releases via CompuServe and bulletin boards as well as with 
  11077. hardware. 
  11078.  
  11079. An "X" in a box indicates that changing the hardware feature causes changes in 
  11080. the indicated operating system component.  An "[X]" indicates that the current 
  11081. beta version of the PowerPC port requires a change but may not require change 
  11082. in the final release.  The Currently Supported column lists the current parts 
  11083. that are supported with the existing software. 
  11084.  
  11085. This chart indicates the need to look for potential consequences of feature 
  11086. changes.  The specific effects of any hardware change must be evaluated to 
  11087. determine the extent of software modification required.  For instance, changing 
  11088. the RTC is a straightforward process, while changing the coherency protocol for 
  11089. the cache could be a major effort. 
  11090.  
  11091. Hardware system vendors who require firmware changes will need to obtain a 
  11092. Firmware Kit and the appropriate licenses from IBM or Motorola.  A license may 
  11093. also be required from Microsoft. Hardware system vendors will be notified of 
  11094. this requirement when they request the Firmware Kit.  For HAL changes, hardware 
  11095. system vendors must obtain a HAL license from Microsoft and a HAL kit from IBM 
  11096. or Motorola.  For device driver changes, a Device Driver Kit from IBM or 
  11097. Motorola is required. 
  11098.  
  11099. Table 28. Effect of Hardware Changes on Windows NT 
  11100.  
  11101. ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  11102. Γöé COMPONENT     Γöé FIRMWAREΓöé KERNEL  Γöé HAL   Γöé DEVICE  Γöé CURRENTLY     Γöé
  11103. Γöé          Γöé     Γöé     Γöé     Γöé DRIVER  Γöé SUPPORTED     Γöé
  11104. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11105. Γöé PROCESSOR:     Γöé     Γöé     Γöé     Γöé     Γöé 601, 603, 604   Γöé
  11106. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11107. Γöé Numbers of     Γöé X    Γöé X    Γöé X    Γöé     Γöé          Γöé
  11108. Γöé Processors     Γöé     Γöé     Γöé     Γöé     Γöé          Γöé
  11109. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11110. Γöé Speed       Γöé     Γöé     Γöé     Γöé     Γöé          Γöé
  11111. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11112. Γöé Cache       Γöé X    Γöé     Γöé X    Γöé     Γöé          Γöé
  11113. Γöé Organization    Γöé     Γöé     Γöé     Γöé     Γöé          Γöé
  11114. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11115. Γöé Cache Size     Γöé X    Γöé     Γöé [X]   Γöé     Γöé          Γöé
  11116. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11117. Γöé SPRs        Γöé X    Γöé X    Γöé X    Γöé     Γöé          Γöé
  11118. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11119. Γöé TLB        Γöé     Γöé X    Γöé     Γöé     Γöé          Γöé
  11120. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11121. Γöé Memory Management Γöé     Γöé X    Γöé     Γöé     Γöé          Γöé
  11122. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11123. Γöé Processor clock  Γöé     Γöé     Γöé X    Γöé     Γöé          Γöé
  11124. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11125. Γöé Exception Vector  Γöé X    Γöé X    Γöé X    Γöé     Γöé          Γöé
  11126. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11127. Γöé L2 CACHE:     Γöé     Γöé     Γöé     Γöé     Γöé          Γöé
  11128. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11129. Γöé Size        Γöé X    Γöé     Γöé X    Γöé     Γöé 256 KB      Γöé
  11130. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11131. Γöé Coherency     Γöé X    Γöé X    Γöé X    Γöé     Γöé          Γöé
  11132. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11133. Γöé MEMORY       Γöé     Γöé     Γöé     Γöé     Γöé IBM 27 82650   Γöé
  11134. Γöé CONTROLLER:    Γöé     Γöé     Γöé     Γöé     Γöé          Γöé
  11135. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11136. Γöé Speed       Γöé     Γöé     Γöé     Γöé     Γöé          Γöé
  11137. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11138. Γöé Interrupt     Γöé X    Γöé     Γöé X    Γöé     Γöé          Γöé
  11139. Γöé Acknowledge    Γöé     Γöé     Γöé     Γöé     Γöé          Γöé
  11140. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11141. Γöé PCI Configuration Γöé X    Γöé     Γöé X    Γöé     Γöé          Γöé
  11142. Γöé Interface     Γöé     Γöé     Γöé     Γöé     Γöé          Γöé
  11143. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11144. Γöé Memory Timing   Γöé X    Γöé     Γöé     Γöé     Γöé          Γöé
  11145. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11146. Γöé BUS BRIDGE     Γöé     Γöé     Γöé     Γöé     Γöé Intel SIO     Γöé
  11147. Γöé CONTROLLER:    Γöé     Γöé     Γöé     Γöé     Γöé 82378IB/ZB    Γöé
  11148. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11149. Γöé Speed       Γöé X    Γöé     Γöé     Γöé     Γöé          Γöé
  11150. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11151. Γöé Interrupt     Γöé X    Γöé     Γöé X    Γöé     Γöé 8259       Γöé
  11152. Γöé Controller     Γöé     Γöé     Γöé     Γöé     Γöé          Γöé
  11153. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11154. Γöé Timer       Γöé     Γöé     Γöé X    Γöé     Γöé 8254       Γöé
  11155. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11156. Γöé DMA Controller   Γöé     Γöé     Γöé X    Γöé     Γöé          Γöé
  11157. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11158. Γöé SUPER I/O     Γöé X    Γöé     Γöé X    Γöé     Γöé SMC FDC37C665,  Γöé
  11159. Γöé          Γöé     Γöé     Γöé     Γöé     Γöé National PC87312 Γöé
  11160. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11161. Γöé REAL-TIME CLOCK  Γöé [X]   Γöé     Γöé X    Γöé     Γöé Dallas 1385S,   Γöé
  11162. Γöé          Γöé     Γöé     Γöé     Γöé     Γöé 1585S       Γöé
  11163. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11164. Γöé POWER MANAGEMENT  Γöé X    Γöé     Γöé X    Γöé     Γöé          Γöé
  11165. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11166. Γöé NVRAM       Γöé X    Γöé     Γöé X    Γöé     Γöé Dallas 1385S,   Γöé
  11167. Γöé          Γöé     Γöé     Γöé     Γöé     Γöé 1585S       Γöé
  11168. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11169. Γöé SCSI SUBSYSTEM   Γöé X    Γöé     Γöé     Γöé X    Γöé NCR 810      Γöé
  11170. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11171. Γöé GRAPHICS      Γöé X    Γöé     Γöé [X]   Γöé X    Γöé S3 928 & 864,   Γöé
  11172. Γöé SUBSYSTEM     Γöé     Γöé     Γöé     Γöé     Γöé Weitek 9000 &   Γöé
  11173. Γöé          Γöé     Γöé     Γöé     Γöé     Γöé 9100, WDC     Γöé
  11174. Γöé          Γöé     Γöé     Γöé     Γöé     Γöé 90C24A2      Γöé
  11175. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11176. Γöé KEYBOARD      Γöé X    Γöé     Γöé     Γöé X    Γöé i8042       Γöé
  11177. Γöé CONTROLLER     Γöé     Γöé     Γöé     Γöé     Γöé          Γöé
  11178. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11179. Γöé PERIPHERAL BUS:  Γöé     Γöé     Γöé     Γöé     Γöé PCI/ISA      Γöé
  11180. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11181. Γöé Type        Γöé X    Γöé     Γöé X    Γöé     Γöé          Γöé
  11182. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11183. Γöé Number       Γöé     Γöé     Γöé X    Γöé     Γöé          Γöé
  11184. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11185. Γöé Peripheral     Γöé     Γöé     Γöé     Γöé X    Γöé          Γöé
  11186. Γöé Devices      Γöé     Γöé     Γöé     Γöé     Γöé          Γöé
  11187. ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  11188.  
  11189.  
  11190. ΓòÉΓòÉΓòÉ 12.9. Device Driver Model ΓòÉΓòÉΓòÉ
  11191.  
  11192. There is a separate Device Driver Development Kit (DDK) available from both 
  11193. Microsoft and Motorola.  It contains all the documentation and sample code 
  11194. needed to develop device drivers. 
  11195.  
  11196.  
  11197. ΓòÉΓòÉΓòÉ 12.10. Multiprocessing Model ΓòÉΓòÉΓòÉ
  11198.  
  11199. Windows NT supports SMP. 
  11200.  
  11201.  
  11202. ΓòÉΓòÉΓòÉ 12.11. Application Model ΓòÉΓòÉΓòÉ
  11203.  
  11204. Reference the ABI/API document for Windows NT. 
  11205.  
  11206.  
  11207. ΓòÉΓòÉΓòÉ 12.12. Configuration Summary Table ΓòÉΓòÉΓòÉ
  11208.  
  11209. Table 29 gives the minimum configuration information for each of the three 
  11210. Windows NT system configurations.  This table specifies levels of hardware 
  11211. necessary to run the three Windows NT system configurations.  In many cases 
  11212. upgrade options are possible.  Some of those options and configuration 
  11213. alternatives were described in Section "Hardware Configuration Requirements". 
  11214.  
  11215. Table 29. Hardware Requirements for Windows NT System Configurations 
  11216.  
  11217. ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  11218. Γöé SYSTEM COMPONENT        Γöé CLIENT     Γöé DEVELOPER   Γöé SERVER    Γöé
  11219. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11220. Γöé Processor           Γöé PowerPC 601, 603, 604 or compatible      Γöé
  11221. Γöé                Γöé processor                   Γöé
  11222. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11223. Γöé System Memory         Γöé 16 MB     Γöé 24 MB     Γöé 32 MB     Γöé
  11224. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11225. Γöé Boot Memory          Γöé Standard    Γöé Standard    Γöé Standard   Γöé
  11226. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11227. Γöé Non-volatile RAM        Γöé Standard 4 KB Γöé Standard 4 KB Γöé Standard 4  Γöé
  11228. Γöé                Γöé        Γöé        Γöé KB      Γöé
  11229. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11230. Γöé L2 Cache Memory        Γöé Optional    Γöé Optional    Γöé Optional   Γöé
  11231. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11232. Γöé Hardfile            Γöé 200 MB     Γöé 400 MB     Γöé 400 MB; 2 GB Γöé
  11233. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11234. Γöé Floppy             Γöé Optional    Γöé Optional    Γöé Optional   Γöé
  11235. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11236. Γöé CD-ROM*            Γöé Required    Γöé Required    Γöé Required   Γöé
  11237. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11238. Γöé Alphanumeric Input Device   Γöé Required    Γöé Required    Γöé Required   Γöé
  11239. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11240. Γöé Pointing Device        Γöé Required    Γöé Required    Γöé Required   Γöé
  11241. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11242. Γöé Audio             Γöé Standard    Γöé Standard    Γöé Standard   Γöé
  11243. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11244. Γöé Graphics            Γöé 640x480    Γöé 640x480    Γöé 640x480    Γöé
  11245. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11246. Γöé Real-Time Clock        Γöé Standard    Γöé Standard    Γöé Standard   Γöé
  11247. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11248. Γöé Serial Ports          Γöé Standard    Γöé Standard    Γöé Standard   Γöé
  11249. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11250. Γöé EIA/TIA-232E          Γöé Windows NT supports this serial interface   Γöé
  11251. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11252. Γöé EIA-422            Γöé Windows NT does not support this serial    Γöé
  11253. Γöé                Γöé interface                   Γöé
  11254. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11255. Γöé Parallel Ports         Γöé Optional    Γöé Optional    Γöé Optional   Γöé
  11256. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11257. Γöé Compatibility Mode       Γöé Windows NT supports this parallel interface  Γöé
  11258. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11259. Γöé Extended Capabilities Port   Γöé Windows NT does not support this Parallel   Γöé
  11260. Γöé                Γöé interface                   Γöé
  11261. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11262. Γöé Network Adaptors        Γöé Optional    Γöé Optional    Γöé Required   Γöé
  11263. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11264. Γöé Ethernet            Γöé Windows NT supports Ethernet         Γöé
  11265. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11266. Γöé Token Ring           Γöé Windows NT supports Token Ring        Γöé
  11267. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11268. Γöé SCSI              Γöé Optional    Γöé Optional    Γöé Optional   Γöé
  11269. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11270. Γöé IDE              Γöé Optional    Γöé Optional    Γöé Optional   Γöé
  11271. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11272. Γöé PCI Bus            Γöé 1 Required   Γöé 1 Required   Γöé 1 Required  Γöé
  11273. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11274. Γöé ISA Bus            Γöé Optional    Γöé Optional    Γöé Optional   Γöé
  11275. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11276. Γöé PCMCIA             Γöé Optional - but a vendor-supplied device    Γöé
  11277. Γöé                Γöé driver is required              Γöé
  11278. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11279. Γöé Tape Drive           Γöé Optional - but a vendor-supplied device    Γöé
  11280. Γöé                Γöé driver is required              Γöé
  11281. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11282. Γöé LEGEND:                                    Γöé
  11283. Γöé                                        Γöé
  11284. Γöé ENTRY   DEFINITION                             Γöé
  11285. Γöé                                        Γöé
  11286. Γöé STANDARD  The hardware configuration in Section 2.0, "Hardware Configura-   Γöé
  11287. Γöé      tion," requires this component.                   Γöé
  11288. Γöé                                        Γöé
  11289. Γöé REQUIRED  This component must be present in the system on which Windows NT  Γöé
  11290. Γöé      will run.                              Γöé
  11291. Γöé                                        Γöé
  11292. Γöé OPTIONAL  This component is supported by Windows NT, but is not required.   Γöé
  11293. Γöé                                        Γöé
  11294. Γöé *     Capability can be provided via a network.              Γöé
  11295. ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  11296.  
  11297.  
  11298. ΓòÉΓòÉΓòÉ 13. AIX ΓòÉΓòÉΓòÉ
  11299.  
  11300. This section provides an overview of the AIX Operating System which will run on 
  11301. PowerPC Reference Platform-compliant machines. 
  11302.  
  11303.  
  11304. ΓòÉΓòÉΓòÉ 13.1. Operating System Scope ΓòÉΓòÉΓòÉ
  11305.  
  11306. AIX will permit the processor to operate as a stand-alone machine, serve as a 
  11307. "client" box in a network environment, or be a server in a network. 
  11308.  
  11309. AIX presents a very attractive platform for running rich HUMAN-CENTERED* 
  11310. applications as well as multimedia applications and a wide range of solutions. 
  11311.  
  11312. The market segments that AIX will support include those entry-level technical 
  11313. applications for engineers and researchers who require an entry-level 
  11314. workstation with the design point of a high-performance personal computer. 
  11315.  
  11316. Examples of these segments would be Line-of-Business applications for users 
  11317. such as credit verification and management professionals; enhanced personal 
  11318. productivity uses for executives, managers, and employees; and customers 
  11319. seeking to standardize applications. 
  11320.  
  11321. Future versions of AIX which will support the PowerPC Reference Platform will 
  11322. include the following functions and features: Uniprocessor Operating System 
  11323. support; JFS, LVM, VMM; client support for TCP/IP, NFS, UDP, Encryption, Visual 
  11324. System Management, WabiPlus**, AIX Windows* 2D, X 11 R5, Motif and DCE. 
  11325.  
  11326. For AIX license and product information, contact David Hall, AIX OEM Relations, 
  11327. at 512-838-2088. 
  11328.  
  11329. Software vendors interested in porting their applications to AIX on PowerPC can 
  11330. contact the AIX Power Team General Information Line at 1-800-222-2363. 
  11331.  
  11332.  
  11333. ΓòÉΓòÉΓòÉ 13.2. Operating System Version ΓòÉΓòÉΓòÉ
  11334.  
  11335. This future version of AIX will be part of the AIX product and is a repackaged 
  11336. offering of AIX, porting much of the code and the function from AIX Version 
  11337. 3.2.5. 
  11338.  
  11339.  
  11340. ΓòÉΓòÉΓòÉ 13.3. Operating System Environment ΓòÉΓòÉΓòÉ
  11341.  
  11342. AIX runs in the Big-Endian mode.  AIX supports the XCOFF object module format 
  11343. as defined in the PowerOpen ABI. 
  11344.  
  11345.  
  11346. ΓòÉΓòÉΓòÉ 13.4. Operating System Configuration ΓòÉΓòÉΓòÉ
  11347.  
  11348. AIX supports a range of system configurations.  For the purpose of defining 
  11349. configuration size, three are listed below: 
  11350.  
  11351.  Configuration Name     Configuration Definition 
  11352.  
  11353.  Client Workstation     A basic single-user system which operates either 
  11354.                         stand-alone or as a client in a network. 
  11355.  
  11356.  Developer Workstation  A client configuration plus additional utilities, 
  11357.                         compilers and debuggers to assist in application 
  11358.                         development. 
  11359.  
  11360.  Workgroup Server       An entry-level configuration which provides shared 
  11361.                         resources such as a printer or file storage to a local 
  11362.                         work group over a Local Area Network. This 
  11363.                         configuration includes the developer workstation 
  11364.                         functions plus server support and networking support. 
  11365.  
  11366.  
  11367. ΓòÉΓòÉΓòÉ 13.5. Hardware Configuration Requirements ΓòÉΓòÉΓòÉ
  11368.  
  11369. This section defines the minimum, optional and alternative hardware 
  11370. configuration requirements for the three configurations.  In most cases, 
  11371. operating performance improvements can be realized by configuring systems with 
  11372. larger or faster components.  Because these configuration adjustments are very 
  11373. application load dependent, no attempt has been made to recommend operationally 
  11374. tuned configurations. 
  11375.  
  11376. The subsections below describe the configuration alternatives for each of the 
  11377. three configurations. This material is summarized in Table 31. 
  11378.  
  11379.  
  11380. ΓòÉΓòÉΓòÉ 13.5.1. Processor Subsystem ΓòÉΓòÉΓòÉ
  11381.  
  11382. A PowerPC Reference Platform-compliant system must have a PowerPC-compliant 
  11383. processor. AIX will support PowerPC 601, 603, 604, or compatible PowerPC 
  11384. processors running at any supported frequency. Performance will be better with 
  11385. higher frequencies and with PowerPC processors having performance-enhancing 
  11386. features (i.e. larger internal cache). 
  11387.  
  11388.  
  11389. ΓòÉΓòÉΓòÉ 13.5.2. Memory Subsystem ΓòÉΓòÉΓòÉ
  11390.  
  11391. System Memory for the client workstation should be at least 16 MB.  For the 
  11392. developer workstation, System Memory should be 24 MB. For a LAN server, System 
  11393. Memory should be 32 MB.  System Memory should start at address zero and should 
  11394. be continuously populated through the maximum amount in the configuration (e.g. 
  11395. no holes).  Performance improvements can be realized in all three 
  11396. configurations with additional System Memory. 
  11397.  
  11398. System ROM will not vary between configurations.  The minimum size is 
  11399. determined by what a vendor needs to boot the machine into the state expected 
  11400. by the operating system as defined in Section "Boot Process and Firmware". 
  11401.  
  11402. A cache external to the processor is optional on a PowerPC Reference 
  11403. Platform-compliant system.  Minimum configurations for all three workstation 
  11404. configurations do not require an L2 cache.  For performance reasons the 
  11405. developer workstation could have a 256-KB L2 cache and the LAN server could 
  11406. have a 512-KB L2 Cache. 
  11407.  
  11408. Non-volatile Memory to support AIX will not vary between workstation 
  11409. configurations. AIX conforms to the mapping of NVRAM provided in this document. 
  11410.  
  11411.  
  11412. ΓòÉΓòÉΓòÉ 13.5.3. Storage Subsystems ΓòÉΓòÉΓòÉ
  11413.  
  11414. The minimum hardfile size for a client workstation is 200 MB.  A developer 
  11415. workstation would require at least 400 MB.  The minimum size for a LAN server 
  11416. depends upon its function.  A simple print server with only one printer could 
  11417. be 400 MB.  A data server would need significantly more hardfile space in the 
  11418. range of 2 to 4 GB. 
  11419.  
  11420. A single 1.44-MB 3.5-inch floppy drive should be the minimum configuration for 
  11421. all three workstation types.  AIX also supports the 2.88-MB 3.5-inch floppy 
  11422. drive format. 
  11423.  
  11424. A CD-ROM is required in the minimum configuration for all AIX machines.  AIX 
  11425. will only be shipped on this media.  Product manuals, information, and command 
  11426. references are available through this media.  An acceptable alternative to 
  11427. locally attached CD-ROM is network access to the material which is transmitted 
  11428. on CD-ROM.  This alternative requires that the system boot from a network 
  11429. because AIX does not support installation and maintenance from a floppy.  The 
  11430. developer workstation and the LAN server workstations could benefit from 
  11431. CD-ROMs with high access speeds. 
  11432.  
  11433.  
  11434. ΓòÉΓòÉΓòÉ 13.5.4. Human Interface Subsystem ΓòÉΓòÉΓòÉ
  11435.  
  11436. All configurations should have an alphanumeric input device.  If the LAN server 
  11437. does not function also as a developer or client workstation, they may use a 
  11438. simple console (e.g tty). 
  11439.  
  11440. A pointing device is required on the client workstation and the developer 
  11441. workstation.  If the LAN server does not function as one of these types of 
  11442. workstations in addition to being a server, then it does not need a pointing 
  11443. device.  Normally a mouse is used as the pointing device.  The minimum 
  11444. requirement is a two-button mouse.  A three-button mouse is strongly 
  11445. recommended because X Windows on AIX does not support a two-button mouse. 
  11446. Alternatively, the Track Point II or Track Point III may be used. 
  11447.  
  11448. A business audio device is required as part of the standard hardware 
  11449. configuration described in Section "Hardware Configuration", but is not 
  11450. required by AIX on any workstation.  A PC-type speaker may be used for error 
  11451. and warning sounds. 
  11452.  
  11453. A graphics system capable of at least 800x600 pels is necessary for the client 
  11454. workstation.  A graphics system capable of at least 1024x768 pels is the 
  11455. minimum configuration recommended for a developer workstation.  A LAN server 
  11456. may have only an ASCII character video system unless it also performs the 
  11457. functions of a client or developer workstation.  The maximum resolution 
  11458. currently supported by AIX is 1280x1024 pels. For the best graphics 
  11459. performance, a Bi-Endian graphics adaptor should be provided. 
  11460.  
  11461. All configurations need the standard DS 1385S Real-Time Clock. Current 
  11462. implementations depend upon this specific clock chip. 
  11463.  
  11464.  
  11465. ΓòÉΓòÉΓòÉ 13.5.5. Connectivity Subsystem ΓòÉΓòÉΓòÉ
  11466.  
  11467. All configurations require the two EIA/TIA-232E-compliant serial ports which 
  11468. are natively attached to the system as in the Reference Implementation.  The 
  11469. AIX kernel debugger requires a serial port when it is operating. AIX is not 
  11470. distributed with support for EIA-422.  System vendors who desire this 
  11471. capability will have to write a device driver to support it.  Any configuration 
  11472. may optionally add more serial ports, but device drivers will have to be 
  11473. supplied by the vendor. 
  11474.  
  11475. All three configurations require a parallel port which is natively attached to 
  11476. the system as in the Reference Implementation. AIX supports 8-bit bidirectional 
  11477. Compatibility Mode-compliant parallel ports.  AIX does not support the Extended 
  11478. Capabilities Port, IEEE P1284.  Vendors who want to include this interface must 
  11479. provide a device driver.  Any configuration may optionally add more parallel 
  11480. ports. 
  11481.  
  11482. All three configurations may have optional network interfaces of either 
  11483. Ethernet or Token Ring. 
  11484.  
  11485.  
  11486. ΓòÉΓòÉΓòÉ 13.5.6. Expansion Bus Interfaces ΓòÉΓòÉΓòÉ
  11487.  
  11488. All three configurations require one and only one PCI bus. 
  11489.  
  11490. The ISA bus is required for all three configurations.  As I/O adaptors become 
  11491. readily available on the PCI bus, configurations may remove the ISA slots. 
  11492. However, the ISA bus decoder is required for native I/O support for such 
  11493. interfaces as parallel, serial, keyboard, and mouse. 
  11494.  
  11495. AIX does not currently support PCMCIA.  A vendor including this connector must 
  11496. supply a compatible device driver and operating system extensions. 
  11497.  
  11498. AIX supports the natively attached SCSI interface as in the Reference 
  11499. Implementation.  One or more hardfiles may be attached to this interface. 
  11500.  
  11501. AIX does not support IDE disks. 
  11502.  
  11503.  
  11504. ΓòÉΓòÉΓòÉ 13.5.7. Security and System Management ΓòÉΓòÉΓòÉ
  11505.  
  11506. AIX requires no special features for security and system management. 
  11507.  
  11508.  
  11509. ΓòÉΓòÉΓòÉ 13.6. Hardware Configuration Recommendations ΓòÉΓòÉΓòÉ
  11510.  
  11511. The AIX system which supports PowerPC Reference Platform-compliant systems will 
  11512. support additional equipment.  In some cases, drivers will have to be supplied 
  11513. by either the system vendor or the device vendor. 
  11514.  
  11515. Tape drives are useful additions to PowerPC Reference Platform-compliant 
  11516. systems for backup and archive. AIX supports SCSI-attached tape drives in three 
  11517. formats:  Quarter Inch Cartridge (QIC), 4 mm, and 8 mm. 
  11518.  
  11519. Multimedia upgrades with better sound and MIDI support would be useful 
  11520. additions to a system.  The vendor would have to provide AIX-compatible 
  11521. drivers. 
  11522.  
  11523. Alternative graphics adaptors may be supplied on PowerPC Reference 
  11524. Platform-compliant machines.  AIX currently supports S3 928 or Vision 864, 
  11525. Weitek 9000 or 9100, or IBM PowerGTX 150P. Hardware vendors may supply 
  11526. alternate adaptors provided that the adaptors work on PCI buses, have low-level 
  11527. and X Windows drivers compatible with AIX, and are supported by the boot 
  11528. process. 
  11529.  
  11530.  
  11531. ΓòÉΓòÉΓòÉ 13.7. Boot Time Abstraction Requirements ΓòÉΓòÉΓòÉ
  11532.  
  11533. Certain memory map requirements must be satisfied for AIX to be booted and to 
  11534. operate. Low memory from X'00000000' through X'00004FFF' must be reserved for 
  11535. system use. Table 30 shows the allocation of this real memory space.  The AIX 
  11536. boot process requires that the space from this point through 2 MB be available 
  11537. and reserved for the kernel until the virtual to real address translation is 
  11538. established.  After that, for the remainder of the boot and for subsequent 
  11539. operation of AIX, real memory up to 0.5 MB must be available and dedicated to 
  11540. the AIX kernel.  These additional restrictions due to AIX place some limits 
  11541. upon a vendor's freedom in assigning memory map addresses. 
  11542.  
  11543. Table 30. Low Memory Area Definition 
  11544.  
  11545. ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  11546. Γöé LOCATION       Γöé DESCRIPTION                        Γöé
  11547. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11548. Γöé X'00000000'-X'2FFF' Γöé PowerPC architected interrupt vector location.  See the  Γöé
  11549. Γöé           Γöé PowerPC Architecture Manual, Chapter 13.         Γöé
  11550. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11551. Γöé X'00003000'-X'30FF' Γöé IBM copyright notice                   Γöé
  11552. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11553. Γöé X'00003100'-X'3FFF' Γöé Usermode milicode routines and user mode kernel routines Γöé
  11554. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11555. Γöé X'00004000'-X'47FF' Γöé Kernel patch area                     Γöé
  11556. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11557. Γöé X'00004800'-X'4FFF' Γöé Kernel overlay area and kernel branch table        Γöé
  11558. ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  11559.  
  11560.  
  11561. ΓòÉΓòÉΓòÉ 13.8. Hardware Abstraction Layer ΓòÉΓòÉΓòÉ
  11562.  
  11563. An abstraction layer is, fundamentally, a way of structuring the operating 
  11564. system environment to isolate its hardware-dependent components and facilitate 
  11565. the introduction of changes in the processor architecture and system structure. 
  11566. It is an essential component of how the kernel, subsystems, device drivers, 
  11567. and, ultimately, applications can be made to run compatibly across the product 
  11568. line and from release to release. It can be used very effectively to assist in 
  11569. the porting of an operating system to variations of existing platforms. 
  11570.  
  11571. The AIX kernel has a modular structure and a formalized and documented set of 
  11572. interfaces.  These attributes will persist across operating system releases and 
  11573. can achieve many of the same goals as the abstraction software.  Vendors who 
  11574. desire to differentiate their platforms for AIX must obtain a source license 
  11575. and then modify kernel components which are affected by the hardware 
  11576. differences. 
  11577.  
  11578. The introduction of any layer between the hardware and software inevitably 
  11579. raises the question of performance impacts. In the AIX kernel definition, we 
  11580. allow the performance optimizations to occur in a well-defined manner, and it 
  11581. is our intent to provide extensions to the interface to meet future 
  11582. requirements.  The AIX kernel, as it is defined, enhances the portability of 
  11583. AIX, as we continue to implement our palmtop-to-teraflop platform vision. There 
  11584. are a number of other related benefits of the structured AIX kernel, such as 
  11585. resource utilization, product time-to-market, and maintenance and support, 
  11586. which are not discussed here. 
  11587.  
  11588. From a structural view, the routines in the kernel which interface to hardware 
  11589. components will be provided with a set of services to perform a requested 
  11590. function independent of the underlying hardware.  The main components of the 
  11591. AIX kernel fall into categories of service which account for differences in 
  11592. processor, I/O, and platform-specific implementation.  Typical services which 
  11593. will be provided under this framework are memory management services (cache and 
  11594. DMA), I/O services (access to bus controllers and system I/O), bring-up and 
  11595. configuration services (hardware initialization), interrupts, device drivers, 
  11596. and RAS (access to NVRAM and system error registers).  As an example of one of 
  11597. these services, in the hardware initialization routine for an operating system 
  11598. supporting platforms with different I/O models, static or dynamic checking of 
  11599. each implementation would have to be included in the routine.  In the AIX 
  11600. environment, the routine would make a call to a kernel component that is 
  11601. platform specific. 
  11602.  
  11603. Figure 61 conceptually shows the AIX kernel framework. The kernel hardware 
  11604. services make the underlying hardware accessible to the kernel, device drivers, 
  11605. and subsystems in an abstract manner. The service which is invoked by the 
  11606. routines within the system components remains the same for any number of 
  11607. implementation variations, and the specific processor architecture (Power or 
  11608. PowerPC), platform (PowerPC Reference Platform, PowerPC Reference 
  11609. Platform-clone or SMP), or I/O (PCI or ISA) variation would be accounted for 
  11610. only once, in this service layer. As is shown by the links to these hardware 
  11611. services, there are services defined for the kernel, such as initialization and 
  11612. configuration; others which may be subsystem or device driver specific, such as 
  11613. DMA; and those that may apply to any, such as cache management. 
  11614.  
  11615. Figure 61 - Structure of the AIX Portability Assist Layer 
  11616.  
  11617.  
  11618. ΓòÉΓòÉΓòÉ 13.9. Device Driver Model ΓòÉΓòÉΓòÉ
  11619.  
  11620. A device driver is a section of code that provides support for a device. 
  11621. Device drivers run in a privileged state, as AIX kernel extensions, and have 
  11622. access to a number of functions that are unavailable to normal application 
  11623. programs.  They shield the user from device-specific details and provide a 
  11624. common I/O model for accessing the devices for which they provide support. 
  11625.  
  11626. Device drivers can play two roles in AIX: the "device head" role and the 
  11627. "device handler" role. 
  11628.  
  11629. A device head is a device driver or a portion thereof that provides interfaces 
  11630. to application programs via the standard open, close, read, write, and related 
  11631. system calls.  A device driver acting in this role takes I/O requests from 
  11632. application programs and communicates them to a device handler.  The interface 
  11633. between application programs and a device head is rigidly defined by the AIX 
  11634. kernel itself. 
  11635.  
  11636. A device handler is the portion of a device driver that communicates with the 
  11637. actual device or adaptor.  The device handler takes requests from a device head 
  11638. and implements the request on real hardware.  The interface between a device 
  11639. head and a device handler is essentially undefined by AIX, though a large 
  11640. number of primitive functions are provided by AIX to assist in constructing the 
  11641. interface.  The details, however, are left to the device driver author.  The 
  11642. interface between the device handler and the device itself is naturally 
  11643. dependent on the hardware being manipulated, though AIX again provides a set of 
  11644. functions which assist in performing the hardware interface. 
  11645.  
  11646. Most simple device drivers will in fact act in both roles, but other 
  11647. configurations are possible.  Vendors who offer a system with components 
  11648. different from those in the Reference Implementation must support this 
  11649. differentiation with a device driver.  In simple cases where the device head 
  11650. and the device handler are in the same device driver, the system vendor would 
  11651. supply both with the system. In another case where the device head and device 
  11652. handler are in different device drivers, the system vendor would only need to 
  11653. match the interface to the device head and supply a device handler. 
  11654.  
  11655. Documents useful to vendors needing to develop device drivers are as follows: 
  11656.  
  11657.    o  Kernel Extensions and Device Support Programming Concepts, IBM document 
  11658.       number SC23-2207 
  11659.  
  11660.    o  Writing a Device Driver for AIX Version 3.2, IBM document number 
  11661.       GG24-3629 
  11662.  
  11663.  
  11664. ΓòÉΓòÉΓòÉ 13.10. Multiprocessing Model ΓòÉΓòÉΓòÉ
  11665.  
  11666. There is no multiprocessor support in AIX for systems based on the PowerPC 
  11667. Reference Implementation, "Reference Implementation". 
  11668.  
  11669.  
  11670. ΓòÉΓòÉΓòÉ 13.11. Application Model ΓòÉΓòÉΓòÉ
  11671.  
  11672. The AIX system which supports PowerPC Reference Platform-compliant systems will 
  11673. support the PowerOpen Environment (POE). This environment provides an 
  11674. application interface which is targeted to be platform and I/O independent. The 
  11675. goal of the POE Application Binary Interface (ABI) is to free software 
  11676. developers from having to consider platform-specific functions and I/O bus 
  11677. dependencies. The ABI is designed to help enable software vendors to produce 
  11678. shrink-wrapped software. The ABI contains the Applications Programming 
  11679. Interface (API), which provides access to operating system libraries and 
  11680. services. 
  11681.  
  11682. The PowerOpen ABI defines a system interface for compiled application programs. 
  11683. The purpose of this approach is to standardize the binary interface for 
  11684. application programs or some other operating system that complies with the POE 
  11685. specification. 
  11686.  
  11687. The PowerOpen ABI execution environment contains information that must be 
  11688. provided by a PowerOpen operating system and is available to a PowerOpen 
  11689. application program. The ABI defines a binary interface for application 
  11690. programs that are compiled and packaged for POE implementations on similar 
  11691. hardware architectures.  The binary specification includes information specific 
  11692. to the PowerPC computer processor architecture. 
  11693.  
  11694. An implementation conforming to this standard must meet the following criteria: 
  11695.  
  11696.    o  The system shall support all the PowerOpen execution environments, 
  11697.       interfaces and headers defined and listed within the ABI specification, 
  11698.       which is part of the POE. 
  11699.  
  11700.    o  The system may provide additional or enhanced interfaces, headers, and 
  11701.       facilities not required by the ABI specification, provided that such 
  11702.       additions or enhancements do not affect the behavior of an application 
  11703.       that requires only the facilities described in the ABI specification. 
  11704.  
  11705.  Adherence to the PowerOpen ABI guarantees application portability to future 
  11706.  versions of an ABI-conformant system and to future PowerPC architecture 
  11707.  implementations.  This portability is guaranteed at the following levels, 
  11708.  depending on the application's origin, as follows: 
  11709.  
  11710.  ABI-conforming system    A computer system that provides all the binary system 
  11711.                           interfaces for application programs described in the 
  11712.                           ABI specification and the PowerOpen API. 
  11713.  
  11714.  ABI-conforming program   A program written to include only the following 
  11715.                           system routines: 
  11716.  
  11717.       Commands and other resources included in the ABI. 
  11718.  
  11719.       Programs compiled into an executable file that has the formats and 
  11720.       characteristics specified for such files in the chapter on XCOFF in the 
  11721.       ABI specification. 
  11722.  
  11723.       Programs whose behavior complies with the rules given in this ABI 
  11724.       specification. 
  11725.  
  11726.  A program must not bind in the routines and data structures from the system 
  11727.  shared libraries defined in the chapter on libraries in the ABI specification. 
  11728.  A program cannot have the routines defined in the shared libraries statically 
  11729.  bound into the program. 
  11730.  
  11731.  binary compatibility     Presents a load-and-go environment.  Only the 
  11732.                           physical availability of the application is needed. 
  11733.                           Applications adhering to this level of compatibility 
  11734.                           can be moved across compliant systems.  Note that the 
  11735.                           static linking of shared libraries cannot be 
  11736.                           guaranteed to work and must therefore be avoided. 
  11737.  
  11738.  
  11739. ΓòÉΓòÉΓòÉ 13.12. Configuration Summary Table ΓòÉΓòÉΓòÉ
  11740.  
  11741. Table 31 gives the minimum configuration information for each of the three AIX 
  11742. system configurations.  This table specifies levels of hardware necessary to 
  11743. run the three AIX system configurations.  In many cases upgrade options are 
  11744. possible.  Some of those options and configuration alternatives were described 
  11745. in Section "Hardware Configuration Requirements". 
  11746.  
  11747. Table 31. Hardware Requirements for AIX System Configurations 
  11748.  
  11749. ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  11750. Γöé SYSTEM COMPONENT        Γöé CLIENT     Γöé DEVELOPER   Γöé LAN SERVER  Γöé
  11751. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11752. Γöé Processor           Γöé PowerPC 601, 603, 604, or compatible     Γöé
  11753. Γöé                Γöé processor                   Γöé
  11754. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11755. Γöé System Memory         Γöé 16 MB     Γöé 24 MB     Γöé 32 MB     Γöé
  11756. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11757. Γöé System ROM           Γöé Standard    Γöé Standard    Γöé Standard   Γöé
  11758. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11759. Γöé Non-volatile RAM        Γöé Standard - 4  Γöé Standard - 4  Γöé Standard -  Γöé
  11760. Γöé                Γöé KB       Γöé KB       Γöé 4 KB     Γöé
  11761. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11762. Γöé L2 Cache Memory        Γöé Optional    Γöé Optional    Γöé Optional   Γöé
  11763. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11764. Γöé Hardfile            Γöé 200 MB     Γöé 400 MB     Γöé > = 400 MB  Γöé
  11765. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11766. Γöé Floppy             Γöé Optional    Γöé Optional    Γöé Optional   Γöé
  11767. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11768. Γöé CD-ROM*            Γöé Required    Γöé Required    Γöé Required   Γöé
  11769. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11770. Γöé Alphanumeric Input Device   Γöé Required    Γöé Required    Γöé Required   Γöé
  11771. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11772. Γöé Pointing Device        Γöé Required    Γöé Required    Γöé Optional   Γöé
  11773. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11774. Γöé Audio             Γöé Standard    Γöé Standard    Γöé Standard   Γöé
  11775. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11776. Γöé Graphics            Γöé 800x600    Γöé 1024x768    Γöé ASCII Char-  Γöé
  11777. Γöé                Γöé        Γöé        Γöé acters    Γöé
  11778. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11779. Γöé Real-Time Clock        Γöé Standard    Γöé Standard    Γöé Standard   Γöé
  11780. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11781. Γöé Serial Ports          Γöé 2 Required   Γöé 2 Required   Γöé 2 Required  Γöé
  11782. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11783. Γöé EIA/TIA-232E          Γöé AIX supports this serial interface      Γöé
  11784. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11785. Γöé EIA-422            Γöé AIX does not support this serial interface  Γöé
  11786. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11787. Γöé Parallel Ports         Γöé 1 Required   Γöé 1 Required   Γöé 1 Required  Γöé
  11788. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11789. Γöé Compatibility Mode       Γöé AIX supports this parallel interface     Γöé
  11790. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11791. Γöé Extended Capabilities Port   Γöé AIX does not support this parallel interface Γöé
  11792. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11793. Γöé Network Adaptors        Γöé Optional    Γöé Optional    Γöé Required   Γöé
  11794. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11795. Γöé Ethernet            Γöé AIX supports Ethernet             Γöé
  11796. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11797. Γöé Token Ring           Γöé AIX supports Token Ring            Γöé
  11798. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11799. Γöé SCSI              Γöé 1 Required   Γöé 1 Required   Γöé 1 Required  Γöé
  11800. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11801. Γöé IDE              Γöé Not supported Γöé Not supported Γöé Not sup-   Γöé
  11802. Γöé                Γöé        Γöé        Γöé ported    Γöé
  11803. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11804. Γöé PCI Bus            Γöé 1 Required   Γöé 1 Required   Γöé 1 Required  Γöé
  11805. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11806. Γöé ISA Bus            Γöé Required    Γöé Required    Γöé Required   Γöé
  11807. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11808. Γöé PCMCIA             Γöé Not currently supported - a vendor-supplied  Γöé
  11809. Γöé                Γöé device driver and kernel extensions are    Γöé
  11810. Γöé                Γöé required                   Γöé
  11811. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11812. Γöé Tape Drive           Γöé Optional    Γöé Optional    Γöé Optional   Γöé
  11813. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  11814. Γöé LEGEND:                                    Γöé
  11815. Γöé                                        Γöé
  11816. Γöé ENTRY   DEFINITION                             Γöé
  11817. Γöé                                        Γöé
  11818. Γöé STANDARD  The hardware configuration in Section 2.0, "Hardware Configura-   Γöé
  11819. Γöé      tion," requires this component.                   Γöé
  11820. Γöé                                        Γöé
  11821. Γöé REQUIRED  This component must be present in systems on which AIX will run.  Γöé
  11822. Γöé                                        Γöé
  11823. Γöé OPTIONAL  This component is supported by AIX, but is not required.      Γöé
  11824. Γöé                                        Γöé
  11825. Γöé *     Capability can be provided via a network.              Γöé
  11826. ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  11827.  
  11828.  
  11829. ΓòÉΓòÉΓòÉ 14. Workplace OS ΓòÉΓòÉΓòÉ
  11830.  
  11831. This section describes OS/2 for the PowerPC, which is the first member of the 
  11832. Workplace OS* family of operating systems. OS/2 for the PowerPC runs on PowerPC 
  11833. Reference Platform-compliant machines. 
  11834.  
  11835.  
  11836. ΓòÉΓòÉΓòÉ 14.1. Operating System Scope ΓòÉΓòÉΓòÉ
  11837.  
  11838. Workplace OS defines a family of general-user operating systems which consist 
  11839. of the IBM microkernel, Personality Neutral Services, and multiple 
  11840. personalities. The first member of the Workplace OS family is OS/2 for the 
  11841. PowerPC, which runs on PowerPC Reference Platform-compliant machines.  The 
  11842. available personalities are OS/2* and MVM (DOS personality).  The user sees 
  11843. this as a portable OS/2. This document describes the first implementation of 
  11844. Workplace OS and thus the terms Workplace OS and OS/2 for the PowerPC can be 
  11845. used interchangeably.  Future members of the Workplace OS family may have 
  11846. slightly different configurations and requirements. Future personalities 
  11847. include UNIX**. 
  11848.  
  11849.  
  11850. ΓòÉΓòÉΓòÉ 14.2. Operating System Version ΓòÉΓòÉΓòÉ
  11851.  
  11852. This section describes the first release of Workplace OS.  This version 
  11853. provides to users and applications the services that they are currently using 
  11854. in OS/2 2.1. 
  11855.  
  11856.  
  11857. ΓòÉΓòÉΓòÉ 14.3. Operating System Environment ΓòÉΓòÉΓòÉ
  11858.  
  11859. OS/2 for the PowerPC runs in Little-Endian mode.  OS/2 for the PowerPC supports 
  11860. the ELF object module format with Workplace OS extensions. The linkage 
  11861. convention is the common Workplace OS, SunSoft, and embedded processor 
  11862. conventions based on GOT (Global Offset Table). Emulation capabilities are 
  11863. available for 80486 ring 3, DOS 6.3, Windows 3.11, and WIN32s.  OS/2 for 
  11864. PowerPC supports the FAT (DOS), HPFS, and ISO 9660 file systems. 
  11865.  
  11866.  
  11867. ΓòÉΓòÉΓòÉ 14.4. Operating System Configuration ΓòÉΓòÉΓòÉ
  11868.  
  11869. Workplace OS is offered in a single scalable configuration. This configuration 
  11870. may be used as a client or developer workstation. It can also be used as a 
  11871. server through the addition of products such as the IBM LAN Server for 
  11872. Workplace OS. 
  11873.  
  11874.  
  11875. ΓòÉΓòÉΓòÉ 14.5. Hardware Configuration Requirements ΓòÉΓòÉΓòÉ
  11876.  
  11877. This section defines the minimum and recommended hardware configurations.  In 
  11878. many cases performance improvements can be realized by configuring systems with 
  11879. larger or faster components. Because these configuration adjustments are 
  11880. application load dependent, no attempt has been made to recommend operationally 
  11881. tuned configurations. 
  11882.  
  11883. The subsections below describe the configuration recommendations, which are 
  11884. summarized in Table 32. 
  11885.  
  11886.  
  11887. ΓòÉΓòÉΓòÉ 14.5.1. Processor Subsystem ΓòÉΓòÉΓòÉ
  11888.  
  11889. A PowerPC Reference Platform-compliant system must have a PowerPC-compliant 
  11890. processor. Workplace OS will support PowerPC 601, 603, 604 or compatible 
  11891. PowerPC processors running at supported frequencies. Performance will be better 
  11892. with higher frequencies and with PowerPC processors having 
  11893. performance-enhancing features such as larger internal cache. 
  11894.  
  11895.  
  11896. ΓòÉΓòÉΓòÉ 14.5.2. Memory Subsystem ΓòÉΓòÉΓòÉ
  11897.  
  11898. System Memory for a Workplace OS client workstation should be at least 8 MB (16 
  11899. MB is recommended). For a developer workstation, System Memory should be 16 MB. 
  11900. Servers may require additional memory.  Performance improvements can be 
  11901. realized with additional System Memory. 
  11902.  
  11903. System ROM will not vary between configurations.  The minimum size is 
  11904. determined by what a vendor needs to boot the machine into the state expected 
  11905. by the operating system as defined in Section "Boot Process and Firmware". 
  11906.  
  11907. Workplace OS does not require a cache external to the processor. The cache is 
  11908. recommended for developer and server configurations. 
  11909.  
  11910. Workplace OS uses the Non-volatile Memory for configuration and global 
  11911. environment storage. This information is shared between multiple operating 
  11912. systems (or multiple versions of the same operating system) on the platform. 
  11913. Non-volatile Memory requirements are the same for all workstation 
  11914. configurations. 
  11915.  
  11916.  
  11917. ΓòÉΓòÉΓòÉ 14.5.3. Storage Subsystems ΓòÉΓòÉΓòÉ
  11918.  
  11919. The minimum hardfile size for a Workplace OS client workstation is 120 MB.  A 
  11920. developer workstation requires at least 240 MB.  The minimum size for a server 
  11921. depends upon its function, but should not be smaller than 320 MB. 
  11922.  
  11923. A 1.44-MB 3.5-inch floppy drive is required for all workstations to allow 
  11924. information interchange.  This requirement can be met by having external or 
  11925. network access to such a floppy device. Workplace OS also supports a 2.88-MB 
  11926. 3.5-inch floppy drive. 
  11927.  
  11928. A CD-ROM is required for all Workplace OS machines. The Workplace OS 
  11929. distribution media will be CD-ROM. An acceptable alternative to internal CD-ROM 
  11930. support is an external CD-ROM, or network access to a CD-ROM. All workstations 
  11931. benefit from high-access-speed CD-ROMs. 
  11932.  
  11933.  
  11934. ΓòÉΓòÉΓòÉ 14.5.4. Human Interface Subsystem ΓòÉΓòÉΓòÉ
  11935.  
  11936. The video system must be capable of showing 640x480x8. Higher resolutions and 
  11937. additional color depth are recommended for clients and developers. When 
  11938. emulating DOS applications which require planar graphics (e.g. games and 
  11939. Prodigy*), all configurations must have a VGA-compatible video system. 
  11940.  
  11941. A keyboard and pointing device are required for all workstations. 
  11942.  
  11943. A business audio device is required as part of the standard hardware 
  11944. configuration described in Section "Hardware Configuration". 
  11945.  
  11946.  
  11947. ΓòÉΓòÉΓòÉ 14.5.5. Connectivity Subsystem ΓòÉΓòÉΓòÉ
  11948.  
  11949. Workplace OS does not require a serial port, but a serial port is required as 
  11950. part of the standard hardware configuration described in Section "Hardware 
  11951. Configuration". Workplace OS supports EIA/TIA-232-E-compliant serial ports. Any 
  11952. configuration may contain one or more serial ports. 
  11953.  
  11954. Workplace OS does not require a parallel port.  Workplace OS supports 8-bit 
  11955. bidirectional Compatibility Mode-compliant parallel ports. Initial versions of 
  11956. Workplace OS will support an ECP parallel port, but may not exploit its 
  11957. performance advantages. 
  11958.  
  11959. No network connection is required. Workplace OS does not provide network 
  11960. support, but this support may be provided through add-on products. 
  11961.  
  11962.  
  11963. ΓòÉΓòÉΓòÉ 14.5.6. Expansion Bus Interfaces ΓòÉΓòÉΓòÉ
  11964.  
  11965. Workplace OS requires one and only one PCI bus. 
  11966.  
  11967. Workplace OS supports PCMCIA, including socket services. A device driver must 
  11968. be included for non-standard devices. 
  11969.  
  11970. Workplace OS supports multiple instances of SCSI interfaces. 
  11971.  
  11972. Workplace OS has very complete support for IDE. 
  11973.  
  11974. The ISA bus is optional. 
  11975.  
  11976.  
  11977. ΓòÉΓòÉΓòÉ 14.5.7. Security and System Management ΓòÉΓòÉΓòÉ
  11978.  
  11979. Workplace OS has no special requirements in this area. 
  11980.  
  11981.  
  11982. ΓòÉΓòÉΓòÉ 14.6. Hardware Configuration Recommendations ΓòÉΓòÉΓòÉ
  11983.  
  11984. The Workplace OS system which supports PowerPC Reference Platform-compliant 
  11985. systems will support additional equipment.  In some cases, drivers will have to 
  11986. be supplied by either the system vendor or the device vendor. 
  11987.  
  11988. Audio upgrades with better sound and MIDI support would be useful additions to 
  11989. facilitate HUMAN-CENTERED applications. 
  11990.  
  11991. Alternative graphics adaptors may be supplied on PowerPC Reference 
  11992. Platform-compliant machines.  Workplace OS initially supports S3, Weitek, and 
  11993. Western Digital adaptors. Vendors would have to provide drivers for other 
  11994. adaptors. 
  11995.  
  11996. Workplace OS requires VGA capabilities to emulate DOS programs which use VGA 
  11997. planar modes. 
  11998.  
  11999. Tape drives are useful as backup devices and archive mechanisms.  Workplace OS 
  12000. supports tape devices in the same manner as it supports other peripheral 
  12001. devices, and will contain sample device drivers. 
  12002.  
  12003.  
  12004. ΓòÉΓòÉΓòÉ 14.7. Boot Time Abstraction Requirements ΓòÉΓòÉΓòÉ
  12005.  
  12006. Workplace OS uses boot devices defined by the firmware. Only those devices 
  12007. (e.g. video, keyboard, disk) known to the firmware participate in the boot 
  12008. process. 
  12009.  
  12010. Hardware abstraction is provided in Workplace OS by Open Firmware or by a 
  12011. customized microkernel.  A shrink-wrapped Workplace OS can be used with a 
  12012. custom microkernel, but this combination will decrease system's the ability to 
  12013. fully boot from CD-ROM. 
  12014.  
  12015.  
  12016. ΓòÉΓòÉΓòÉ 14.8. Hardware Abstraction Layer ΓòÉΓòÉΓòÉ
  12017.  
  12018. Workplace OS has been designed to be portable to multiple hardware platforms. 
  12019. The portable nature of Workplace OS is a result of the use of a microkernel as 
  12020. the foundation of the operating system. 
  12021.  
  12022. The microkernel is a small, message-passing nucleus of systems software running 
  12023. in the most privileged state of the computer. It supports the rest of the 
  12024. operating system as a set of applications called servers.  The microkernel 
  12025. encapsulates the processor-specific information and other hardware 
  12026. dependencies. The other operating system components (i.e. the servers) 
  12027. communicate with the microkernel through a rich set of interfaces. The 
  12028. interfaces shield the servers from the processor architecture and system 
  12029. structure. 
  12030.  
  12031. The microkernel supports a basic set of system services: virtual memory 
  12032. management, tasks and threads, interprocess communications, I/O support and 
  12033. interrupt management, and processor services.  Higher-level operating system 
  12034. services, such as file system support, device driver support and application 
  12035. interfaces, are supported by out-of-kernel independent servers. This structure 
  12036. ensures that system integrity and security is not compromised by either 
  12037. misbehaved applications or device drivers.  The system can scale to support 
  12038. diverse hardware and software configurations. 
  12039.  
  12040. In the Workplace OS architecture, traditional application programming 
  12041. interfaces are supported by servers called personalities. Workplace OS for 
  12042. PowerPC Reference Platform-compliant systems provides the OS/2 personality and 
  12043. DOS/Windows** 3.1 support in the first release. 
  12044.  
  12045. Figure 62 shows the Workplace OS structure. The underlying hardware is managed 
  12046. by the microkernel.  Device drivers, the file system, and the OS/2 personality 
  12047. are user-level processes (not privileged). Applications are written to the 
  12048. interfaces exported by the OS/2 personality.  This structure allows Workplace 
  12049. OS to easily support multiple hardware variants while ensuring portability of 
  12050. the operating system and user applications. 
  12051.  
  12052. Figure 62 - Workplace OS Structure 
  12053.  
  12054.  
  12055. ΓòÉΓòÉΓòÉ 14.9. Device Driver Model ΓòÉΓòÉΓòÉ
  12056.  
  12057. There will be a separate Device Driver Development Kit (DDK) available from 
  12058. IBM. It contains all the documentation and sample code needed to develop device 
  12059. drivers. 
  12060.  
  12061. In addition, DOS device drivers may be used to access devices from a virtual 
  12062. DOS session. 
  12063.  
  12064.  
  12065. ΓòÉΓòÉΓòÉ 14.10. Multiprocessing Model ΓòÉΓòÉΓòÉ
  12066.  
  12067. The IBM microkernel, the Workplace personalities, and other Workplace OS 
  12068. components are designed to support SMP. Workplace OS has set no specific limit 
  12069. on the number of processors in an SMP. 
  12070.  
  12071.  
  12072. ΓòÉΓòÉΓòÉ 14.11. Application Model ΓòÉΓòÉΓòÉ
  12073.  
  12074. Applications of Workplace OS/2 are written at several levels: 
  12075.  
  12076.    1. OS/2 32-bit PowerPC applications 
  12077.  
  12078.    2. DOS and Windows 16-bit Intel emulation applications 
  12079.  
  12080.  Thirty-two-bit applications written for OS/2 2.1 are source-compatible with 
  12081.  the Workplace OS/2 personality. Such applications can make full use of the 
  12082.  machine graphics capabilities using Presentation Manager. 
  12083.  
  12084.  Existing Intel x86-architecture DOS- and Windows-based applications can be run 
  12085.  in DOS mode using an instruction set emulator (ISE). Workplace OS also 
  12086.  provides a full emulation of both DOS and Windows. 
  12087.  
  12088.  Shared services and subsystems such as communication, database, and file 
  12089.  servers can be written as Personality Neutral Services. Such subsystems can 
  12090.  directly access the capabilities of the IBM microkernel and are available to 
  12091.  applications as well as other subsystems. 
  12092.  
  12093.  
  12094. ΓòÉΓòÉΓòÉ 14.12. Configuration Summary Table ΓòÉΓòÉΓòÉ
  12095.  
  12096. Table 32 gives the minimum configuration information for three Workplace OS 
  12097. system configurations.  This table specifies levels of hardware necessary to 
  12098. run these configurations. In many cases upgrade options are possible. Some of 
  12099. those options and configuration alternatives were described in Section 
  12100. "Hardware Configuration Requirements". As additional data for other 
  12101. personalities becomes available this table will be updated with similar data 
  12102. for each personality. 
  12103.  
  12104. Note:  The information in this table does not include the impact of DOS 
  12105. emulation software. 
  12106.  
  12107. Table 32. Hardware Requirements for Workplace OS System Configurations 
  12108.  
  12109. ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  12110. Γöé SYSTEM COMPONENT        Γöé CLIENT     Γöé DEVELOPER   Γöé SERVER    Γöé
  12111. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12112. Γöé Processor           Γöé PowerPC 601, 603, 604, or compatible     Γöé
  12113. Γöé                Γöé processor                   Γöé
  12114. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12115. Γöé System Memory         Γöé 8 MB      Γöé 16 MB     Γöé > = 16 MB   Γöé
  12116. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12117. Γöé System ROM           Γöé Standard    Γöé Standard    Γöé Standard   Γöé
  12118. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12119. Γöé Non-volatile RAM        Γöé Standard 4 KB Γöé Standard 4 KB Γöé Standard 4  Γöé
  12120. Γöé                Γöé        Γöé        Γöé KB      Γöé
  12121. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12122. Γöé L2 Cache Memory        Γöé Optional    Γöé Optional    Γöé Optional   Γöé
  12123. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12124. Γöé Hardfile            Γöé 120 MB     Γöé 240 MB     Γöé > = 320 MB  Γöé
  12125. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12126. Γöé Floppy (1.44 MB)*       Γöé Required    Γöé Required    Γöé Required   Γöé
  12127. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12128. Γöé CD-ROM*            Γöé Required    Γöé Required    Γöé Required   Γöé
  12129. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12130. Γöé Keyboard            Γöé Required    Γöé Required    Γöé Required   Γöé
  12131. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12132. Γöé Pointing Device        Γöé Required    Γöé Required    Γöé Required   Γöé
  12133. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12134. Γöé Audio             Γöé Standard    Γöé Standard    Γöé Standard   Γöé
  12135. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12136. Γöé Graphics            Γöé 640x480    Γöé 640x480    Γöé 640x480    Γöé
  12137. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12138. Γöé Real-Time Clock        Γöé Standard    Γöé Standard    Γöé Standard   Γöé
  12139. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12140. Γöé Serial Ports          Γöé Standard    Γöé Standard    Γöé Standard   Γöé
  12141. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12142. Γöé EIA/TIA-232-E         Γöé Workplace OS supports this serial interface  Γöé
  12143. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12144. Γöé EIA-422-A           Γöé Workplace OS does not support this serial   Γöé
  12145. Γöé                Γöé interface                   Γöé
  12146. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12147. Γöé Parallel Ports         Γöé Optional    Γöé Optional    Γöé Optional   Γöé
  12148. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12149. Γöé Compatibility Mode       Γöé Workplace OS supports this parallel      Γöé
  12150. Γöé                Γöé interface                   Γöé
  12151. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12152. Γöé Extended Capabilities Port   Γöé Workplace OS supports this parallel      Γöé
  12153. Γöé                Γöé interface                   Γöé
  12154. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12155. Γöé Network Adaptors        Γöé Optional    Γöé Optional    Γöé Required   Γöé
  12156. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12157. Γöé SCSI              Γöé Optional    Γöé Optional    Γöé Optional   Γöé
  12158. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12159. Γöé IDE              Γöé Optional    Γöé Optional    Γöé Optional   Γöé
  12160. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12161. Γöé PCI Bus            Γöé 1 Required   Γöé 1 Required   Γöé 1 Required  Γöé
  12162. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12163. Γöé ISA Bus            Γöé Optional    Γöé Optional    Γöé Optional   Γöé
  12164. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12165. Γöé PCMCIA             Γöé Optional    Γöé Optional    Γöé Optional   Γöé
  12166. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12167. Γöé Tape Drive           Γöé Optional.  A vendor-supplied device driver  Γöé
  12168. Γöé                Γöé is required.                 Γöé
  12169. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12170. Γöé LEGEND:                                    Γöé
  12171. Γöé                                        Γöé
  12172. Γöé ENTRY   DEFINITION                             Γöé
  12173. Γöé                                        Γöé
  12174. Γöé STANDARD  The hardware configuration in Section 2.0, "Hardware Configura-   Γöé
  12175. Γöé      tion," requires this component.                   Γöé
  12176. Γöé                                        Γöé
  12177. Γöé REQUIRED  This component must be present in systems on which Workplace OS   Γöé
  12178. Γöé      will run.                              Γöé
  12179. Γöé                                        Γöé
  12180. Γöé OPTIONAL  This component is supported by Workplace OS, but is not required.  Γöé
  12181. Γöé                                        Γöé
  12182. Γöé *     Capability can be provided via a network.              Γöé
  12183. ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  12184.  
  12185.  
  12186. ΓòÉΓòÉΓòÉ 15. Solaris ΓòÉΓòÉΓòÉ
  12187.  
  12188. This section describes the Solaris** operating environment which runs on 
  12189. PowerPC Reference Platform-compliant machines. 
  12190.  
  12191.  
  12192. ΓòÉΓòÉΓòÉ 15.1. Operating System Scope ΓòÉΓòÉΓòÉ
  12193.  
  12194. The Solaris operating environment is SunSoft's next-generation distributed 
  12195. computing solution.  A fully compliant implementation of System V Release 4 
  12196. UNIX (SVR4), Solaris provides access to the most powerful and advanced 
  12197. solutions available, including an open, fully networked environment.  Solaris 
  12198. also unites the world's largest installed base of CISC and RISC hardware -- 
  12199. SPARC, x86, and PowerPC. 
  12200.  
  12201. The SunOS** 5.x operating system is the foundation of Solaris.  The innovative 
  12202. technology it contains -- including the industry's leading implementation of a 
  12203. multithreading operating system -- brings a new level of performance to Solaris 
  12204. users. SunOS 5.x builds on SVR4 and extends it by introducing new features 
  12205. including symmetric multiprocessing with a multithreaded kernel, real-time 
  12206. functionality, advanced internationalization, and increased security features. 
  12207.  
  12208. ONC+**, Solaris' core networking technology, is one of the world's most widely 
  12209. used heterogeneous networking solutions.  The ONC+ family of protocols and 
  12210. distributed services, including NFS**, is supported by over 300 companies and 
  12211. has an installed base of over 3 million users. 
  12212.  
  12213. Solaris features OpenWindows**, SunSoft's X11, network-based windows system. 
  12214. With its windows, pull-down menus, buttons, and drag-and-drop operations, 
  12215. OpenWindows provides a consistent, easy-to-use environment for all types of 
  12216. users.  The DeskSet** desktop productivity tools feature integrated, 
  12217. distributed tools from basic time management applications through sophisticated 
  12218. workgroup communications tools.  And SunSoft's ToolTalk** interapplication 
  12219. communication solution facilitates information exchange between applications on 
  12220. a single machine, or on multiple machines on a network. 
  12221.  
  12222. The target market for Solaris is the Enterprise 1000.  Large companies looking 
  12223. to rightsize their operations will find Solaris an ideal solution for 
  12224. supporting heterogeneous hardware environments ranging from notebooks to 
  12225. high-end MP servers using x86, SPARC, and/or PowerPC architectures. 
  12226.  
  12227.  
  12228. ΓòÉΓòÉΓòÉ 15.2. Operating System Version ΓòÉΓòÉΓòÉ
  12229.  
  12230. This section describes the first release of Solaris that will support the 
  12231. PowerPC architecture.  This version will provide users the same functionality 
  12232. that will be available to Solaris users on the SPARC and x86 architectures. 
  12233. The version number for this release of Solaris has not yet been announced. 
  12234.  
  12235.  
  12236. ΓòÉΓòÉΓòÉ 15.3. Operating System Environment ΓòÉΓòÉΓòÉ
  12237.  
  12238. Solaris runs on this PowerPC platform in Little-Endian mode. Solaris supports 
  12239. the ELF object module format as defined in the SVR4 PowerPC ABI.  Emulation 
  12240. programs which are not part of the operating system are expected to be 
  12241. available to run applications from other environments, such as Windows, DOS, or 
  12242. Macintosh.  Solaris can import the non-native file systems High Sierra (i.e. 
  12243. ISO 9660) FAT (DOS), and S5 (UNIX System V). 
  12244.  
  12245.  
  12246. ΓòÉΓòÉΓòÉ 15.4. Operating System Configuration ΓòÉΓòÉΓòÉ
  12247.  
  12248. Solaris is offered in the following three configurations: 
  12249.  
  12250.  Desktop                  This configuration is targeted for end-user and 
  12251.                           developer desktops, for use as clients on a network 
  12252.                           or as stand-alone workstations.  It incorporates the 
  12253.                           full array of Solaris functionality, and comes with a 
  12254.                           one- to two-user license. 
  12255.  
  12256.  Workgroup Server         This configuration is targeted at departmental 
  12257.                           servers, for use as print, file, database, or 
  12258.                           application servers on a small network of up to 100 
  12259.                           desktops.  The license allows unlimited use but is 
  12260.                           restricted to platforms with a maximum of (currently) 
  12261.                           2 CPUs. 
  12262.  
  12263.  Enterprise Server        This configuration supports high-end multiprocessor 
  12264.                           servers. There is no limit to the number of 
  12265.                           processors in the server, but the configuration is 
  12266.                           targeted primarily at MPs with no more than 20 
  12267.                           processors.  It supplements the basic Solaris 
  12268.                           functionality with additional components for disk 
  12269.                           management (RAID), networked backup, advanced network 
  12270.                           system administration, etc. 
  12271.  
  12272.  
  12273. ΓòÉΓòÉΓòÉ 15.5. Hardware Configuration Requirements ΓòÉΓòÉΓòÉ
  12274.  
  12275. This section defines the minimum and recommended hardware configurations.  In 
  12276. many cases, performance improvements can be realized by configuring systems 
  12277. with larger or faster components. Because these configuration adjustments are 
  12278. application load dependent, no attempt has been made to recommend operationally 
  12279. tuned configurations. 
  12280.  
  12281. The subsections below describe the configuration recommendations, which are 
  12282. summarized in Table 34. 
  12283.  
  12284.  
  12285. ΓòÉΓòÉΓòÉ 15.5.1. Processor Subsystem ΓòÉΓòÉΓòÉ
  12286.  
  12287. A PowerPC Reference Platform-compliant system must have a PowerPC-compliant 
  12288. processor.  Solaris will support PowerPC 601, 603, 604, or compatible PowerPC 
  12289. processors running at supported frequencies.  Performance will be better with 
  12290. higher frequencies and with PowerPC processors having performance-enhancing 
  12291. features such as a larger internal cache. 
  12292.  
  12293.  
  12294. ΓòÉΓòÉΓòÉ 15.5.2. Memory Subsystem ΓòÉΓòÉΓòÉ
  12295.  
  12296. System Memory for a Solaris desktop must be at least 16 MB. Servers may require 
  12297. additional memory.  Performance improvements can be realized with additional 
  12298. system memory. 
  12299.  
  12300. System ROM will not vary between configurations.  The minimum size is 
  12301. determined by what a vendor needs to boot the machine into the state expected 
  12302. by the operating system as defined in Section "Boot Process and Firmware". 
  12303.  
  12304. A cache external to the processor is not required by Solaris, but is 
  12305. recommended for developer and server configurations. 
  12306.  
  12307. Solaris uses the Non-volatile Memory for configuration and global environment 
  12308. storage.  This information is shared between multiple operating systems or 
  12309. versions on the system. Non-volatile Memory requirements are the same for all 
  12310. configurations. 
  12311.  
  12312.  
  12313. ΓòÉΓòÉΓòÉ 15.5.3. Storage Subsystems ΓòÉΓòÉΓòÉ
  12314.  
  12315. There is no minimum hardfile requirement for Solaris, as diskless operation is 
  12316. fully supported.  Alternative configurations provide dataless and cache-only 
  12317. support, requiring small local hardfiles (60 MB).  For full installations, an 
  12318. end-user client requires 200 MB of hardfile space, and a developer workstation 
  12319. requires 320 MB of hardfile space.  The minimum size for a departmental server 
  12320. is 320 MB. A server may require more space, depending on its function.  A file 
  12321. server, for example, normally requires much more hardfile space, in the range 
  12322. of 2 to 4 GB. 
  12323.  
  12324. A single 1.44-MB 3.5-inch floppy drive is required for all desktops.  Solaris 
  12325. also supports a 2.88-MB 2.5-inch floppy drive. 
  12326.  
  12327. A CD-ROM is required for all Solaris machines.  The Solaris distribution media 
  12328. will be CD-ROM only.  An acceptable alternative to internal CD-ROM support is 
  12329. an external CD-ROM, or network access to a CD-ROM coupled with booting of 
  12330. desktops over the network.  All desktops benefit from high-access-speed 
  12331. CD-ROMs. 
  12332.  
  12333.  
  12334. ΓòÉΓòÉΓòÉ 15.5.4. Human Interface Subsystem ΓòÉΓòÉΓòÉ
  12335.  
  12336. All configurations should have an alphanumeric input and display device.  If a 
  12337. server does not also function as a desktop, it may use a simple device such as 
  12338. a terminal connected to a serial port. 
  12339.  
  12340. All desktops must have a graphics system capable of showing 640x480x8, although 
  12341. a recommended minimum is 1024x768x8.  Higher resolutions and additional color 
  12342. depth are recommended for high-end graphics applications. 
  12343.  
  12344. A keyboard and pointing device are required for all desktops. 
  12345.  
  12346. A business audio device is required as part of the standard hardware 
  12347. configuration described in Section "Hardware Configuration", but is not 
  12348. required by Solaris for desktops.  A higher-function audio device may be 
  12349. substituted. 
  12350.  
  12351.  
  12352. ΓòÉΓòÉΓòÉ 15.5.5. Connectivity Subsystem ΓòÉΓòÉΓòÉ
  12353.  
  12354. Solaris does not require a serial port, but a serial port is required as part 
  12355. of the standard hardware configuration described in Section "Hardware 
  12356. Configuration". Solaris supports EIA/TIA-232-E-compliant serial ports.  Any 
  12357. configuration may contain more than one serial port. 
  12358.  
  12359. Solaris does not require a parallel port. Solaris supports 8-bit bidirectional 
  12360. Compatibility Mode-compliant parallel ports. 
  12361.  
  12362. No network connection is required, but if present, it is supported by all 
  12363. configurations.  Network connectivity is strongly recommended, and is 
  12364. anticipated in the target markets for Solaris. 
  12365.  
  12366.  
  12367. ΓòÉΓòÉΓòÉ 15.5.6. Expansion Bus Interfaces ΓòÉΓòÉΓòÉ
  12368.  
  12369. Solaris supports the PCI, PCMCIA, and ISA buses.  None of these are required, 
  12370. although a PCI bus is strongly recommended. 
  12371.  
  12372. Solaris supports multiple instances of SCSI interfaces. 
  12373.  
  12374. Solaris supports IDE access to disks. 
  12375.  
  12376.  
  12377. ΓòÉΓòÉΓòÉ 15.6. Hardware Configuration Recommendations ΓòÉΓòÉΓòÉ
  12378.  
  12379. Solaris will support additional equipment on PowerPC Reference 
  12380. Platform-compliant expansion buses.  In some cases, drivers will have to be 
  12381. supplied by either the system vendor or the device vendor; in others, SunSoft 
  12382. will supply the drivers. 
  12383.  
  12384. Alternative graphics adaptors may be supplied on PowerPC Reference 
  12385. Platform-compliant machines.  Solaris initially supports S3 and Weitek 
  12386. adaptors, although this list will be expanded by SunSoft.  Vendors are also 
  12387. encouraged to supply device support for other adaptors. 
  12388.  
  12389.  
  12390. ΓòÉΓòÉΓòÉ 15.7. Boot Time Abstraction Requirements ΓòÉΓòÉΓòÉ
  12391.  
  12392. Solaris uses boot devices defined by the firmware.  Only those devices (video, 
  12393. keyboard, disk) known to the firmware participate in the boot process. 
  12394.  
  12395.  
  12396. ΓòÉΓòÉΓòÉ 15.8. Hardware Abstraction Layer ΓòÉΓòÉΓòÉ
  12397.  
  12398. Solaris has been ported to both Big-Endian (SPARC) and Little-Endian (Intel 
  12399. x86) processors.  The same source code and hardware abstractions used for these 
  12400. processor architectures serves as the base for the PowerPC implementation of 
  12401. Solaris.  Within each processor architecture, including PowerPC, Solaris 
  12402. supports multiple platforms. 
  12403.  
  12404. Loadable modules provide dynamic tailorability for the Solaris kernel.  Device 
  12405. drivers, bus interface modules (bus nexus drivers), file system 
  12406. implementations, scheduling algorithms, and STREAMS handling are all contained 
  12407. in Platform-Independent Modules (PIMs), which provide common support for all 
  12408. platforms on a processor architecture that implements a particular feature. 
  12409. For example, a loadable module might support a particular device or controller, 
  12410. a particular bus (e.g. PCI), a particular file system format (e.g. the ISO 9660 
  12411. format for CD-ROMs), a particular scheduling class (e.g. real time), or a 
  12412. particular networking protocol. Such loadable modules are usually generated 
  12413. from source code that is common across processor architectures, though they 
  12414. might actually be used on only one processor architecture or one platform. 
  12415.  
  12416. Platform-Specific Modules (PSMs), on the other hand, support functions whose 
  12417. implementation differs from one platform to another.  The Kernel Binary 
  12418. Interface (KBI) spells out the interface to which independent hardware 
  12419. providers code platform support modules.  The KBI is an extension and 
  12420. formalization of the technology that has been successfully employed for 
  12421. multiprocessor platform support on both SPARC and x86.  Typically, supporting a 
  12422. new multiprocessor platform based on an already-supported processor takes less 
  12423. than a month of programmer effort. 
  12424.  
  12425. A generic distribution of Solaris from SunSoft supports one or more base system 
  12426. configurations.  It contains a kernel, a set of device and bus nexus drivers, a 
  12427. complete UNIX System V Release 4 (SVID-compliant) environment, Solaris Deskset 
  12428. tools, system administration software, and subroutine libraries. 
  12429.  
  12430. The Solaris Device Driver Interface (DDI) provides a well-documented and stable 
  12431. base for independent device driver development. The DDI consists of a common 
  12432. base interface with minor extensions for each of the various processor 
  12433. architectures. Most drivers written for devices that work under Solaris on x86 
  12434. can be recompiled without source change and run on PowerPC systems that have 
  12435. hardware (bus) support for the same devices.  The DDI is supported by a Driver 
  12436. Development Kit (DDK), which consists of descriptions and technical 
  12437. documentation of the interfaces as well as sample drivers. 
  12438.  
  12439. The generic Solaris distribution will support specified processors in the 
  12440. PowerPC family (support for the 601, 603, and 604 is planned for the initial 
  12441. release), so virtual memory management and TLB and internal cache support are 
  12442. in PIMs provided by SunSoft; coherency of external system memory caches in 
  12443. PowerPC Reference Platform systems is maintained by hardware.  Thus, although 
  12444. the KBI does support abstraction of these functions, platform suppliers will 
  12445. usually need to supply a PSM that deals only with differences between their 
  12446. platforms and those supported by the generic distribution in the following 
  12447. areas: 
  12448.  
  12449.    1. Interrupt controllers 
  12450.    2. Clock and timer functionality 
  12451.    3. Power management 
  12452.    4. (For multiprocessors only) initialization and inter-processor interrupts 
  12453.  
  12454.  Table 33 shows the Solaris components that implement each of the PowerPC 
  12455.  Reference Platform abstractions called for in Section "Machine Abstractions". 
  12456.  
  12457.  Table 33. Solaris Abstraction Components 
  12458.  
  12459.   ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  12460.   Γöé REQUIRED ABSTRACTION       Γöé      SOLARIS IMPLEMENTATION      Γöé
  12461.   Γöé                 Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12462.   Γöé                 Γöé OPEN   Γöé SOLARIS  Γöé SOLARIS  Γöé SOLARIS  Γöé
  12463.   Γöé                 Γöé FIRMWARE Γöé KBI PIM  Γöé KBI PSM  Γöé DDI    Γöé
  12464.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12465.   Γöé Boot-Time            Γöé X     Γöé      Γöé      Γöé      Γöé
  12466.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12467.   Γöé Run-Time Platform Data      Γöé X     Γöé      Γöé      Γöé      Γöé
  12468.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12469.   Γöé  System Information       Γöé X     Γöé X     Γöé      Γöé      Γöé
  12470.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12471.   Γöé  System Memory         Γöé X     Γöé X     Γöé      Γöé      Γöé
  12472.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12473.   Γöé I/O Device Information      Γöé X     Γöé      Γöé      Γöé X     Γöé
  12474.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12475.   Γöé Processor Initialization     Γöé X     Γöé      Γöé X     Γöé      Γöé
  12476.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12477.   Γöé I/O Buffer Flushing       Γöé      Γöé      Γöé      Γöé X     Γöé
  12478.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12479.   Γöé Virtual Memory          Γöé      Γöé X     Γöé      Γöé      Γöé
  12480.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12481.   Γöé  TLB Flush           Γöé      Γöé X     Γöé      Γöé      Γöé
  12482.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12483.   Γöé  TLB Reload           Γöé      Γöé X     Γöé      Γöé      Γöé
  12484.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12485.   Γöé Cache Management         Γöé X     Γöé X     Γöé      Γöé      Γöé
  12486.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12487.   Γöé Interrupt Handling        Γöé      Γöé      Γöé X     Γöé X     Γöé
  12488.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12489.   Γöé DMA               Γöé      Γöé      Γöé X     Γöé X     Γöé
  12490.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12491.   Γöé Calendar & Timer Services    Γöé      Γöé      Γöé X     Γöé      Γöé
  12492.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12493.   Γöé I/O Addresses          Γöé X     Γöé      Γöé      Γöé X     Γöé
  12494.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12495.   Γöé Power Management         Γöé X     Γöé      Γöé X     Γöé      Γöé
  12496.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12497.   Γöé Hardware Fault          Γöé      Γöé X     Γöé X     Γöé X     Γöé
  12498.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12499.   Γöé Bus Nexus Drivers        Γöé      Γöé      Γöé X     Γöé X     Γöé
  12500.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12501.   Γöé  PCI System Bus         Γöé      Γöé      Γöé X     Γöé      Γöé
  12502.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12503.   Γöé  ISA System Bus         Γöé      Γöé      Γöé X     Γöé      Γöé
  12504.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12505.   Γöé  SCSI Framework         Γöé      Γöé X     Γöé      Γöé      Γöé
  12506.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12507.   Γöé  SCSI Host Bus Adapter     Γöé      Γöé      Γöé      Γöé X     Γöé
  12508.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12509.   Γöé Device Drivers          Γöé      Γöé      Γöé      Γöé X     Γöé
  12510.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12511.   Γöé  Graphics            Γöé      Γöé      Γöé      Γöé X     Γöé
  12512.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12513.   Γöé  Keyboard            Γöé      Γöé      Γöé      Γöé X     Γöé
  12514.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12515.   Γöé  Super I/O           Γöé      Γöé      Γöé      Γöé X     Γöé
  12516.   Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12517.   Γöé  Others             Γöé      Γöé      Γöé      Γöé X     Γöé
  12518.   ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  12519.  
  12520.  
  12521. ΓòÉΓòÉΓòÉ 15.9. Device Driver Model ΓòÉΓòÉΓòÉ
  12522.  
  12523. A PowerPC Device Driver Development Kit (DDK) available from SunSoft will 
  12524. contain all the documentation and sample code needed to develop device drivers. 
  12525.  
  12526.  
  12527. ΓòÉΓòÉΓòÉ 15.10. Multiprocessing Model ΓòÉΓòÉΓòÉ
  12528.  
  12529. Solaris is designed to support symmetric multiprocessing. Solaris has no fixed 
  12530. limit to the number of processors, but it is tuned for up to 20. 
  12531. Platform-specific modules may need to be written to support a particular 
  12532. multiprocessing platform. Specifications for writing such modules will be 
  12533. available from SunSoft. 
  12534.  
  12535.  
  12536. ΓòÉΓòÉΓòÉ 15.11. Application Model ΓòÉΓòÉΓòÉ
  12537.  
  12538. Solaris supports native applications conforming to the System V Interface 
  12539. Definition (SVID), the generic System V application binary interface (gABI), 
  12540. and the PowerPC processor supplement to the System V ABI (PowerPC psABI). 
  12541.  
  12542. At a source level, the APIs provided by Solaris are identical across all 
  12543. architectures supported by Solaris (SPARC, x86, PowerPC).  Applications written 
  12544. to these APIs are independent of the underlying hardware, and require only 
  12545. recompilation to generate binaries that will run on Solaris across all 
  12546. supported architectures. 
  12547.  
  12548. At a binary level, applications built to run on Solaris/PowerPC will run 
  12549. unchanged across all PowerPC platforms supported by Solaris. 
  12550.  
  12551. Solaris will provide emulation software for running applications native to 
  12552. other operating environments, such as existing DOS and Windows applications 
  12553. built for the x86 architecture. 
  12554.  
  12555.  
  12556. ΓòÉΓòÉΓòÉ 15.12. Configuration Summary Table ΓòÉΓòÉΓòÉ
  12557.  
  12558. Table 34 gives the minimum configuration information for three Solaris system 
  12559. configurations.  This table specifies levels of hardware necessary to run these 
  12560. configurations.  In many cases upgrade options are possible.  Some of those 
  12561. options and configuration alternatives were described in Section "Hardware 
  12562. Configuration Requirements". 
  12563.  
  12564. Table 34. Hardware Requirements for Operating System Configurations 
  12565.  
  12566. ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  12567. Γöé SYSTEM COMPONENT        Γöé CLIENT     Γöé DEVELOPER   Γöé SERVER    Γöé
  12568. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12569. Γöé Processor           Γöé PowerPC 601, 603, 604, or compatible     Γöé
  12570. Γöé                Γöé processor                   Γöé
  12571. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12572. Γöé System Memory         Γöé 16 MB     Γöé 16 MB     Γöé 16 MB     Γöé
  12573. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12574. Γöé System ROM           Γöé Standard    Γöé Standard    Γöé Standard   Γöé
  12575. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12576. Γöé Non-volatile RAM        Γöé Standard 4 KB Γöé Standard 4 KB Γöé Standard 4  Γöé
  12577. Γöé                Γöé        Γöé        Γöé KB      Γöé
  12578. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12579. Γöé L2 Cache Memory        Γöé Optional    Γöé Optional    Γöé Optional   Γöé
  12580. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12581. Γöé Hardfile*           Γöé 200 MB     Γöé 320 MB     Γöé >=320 MB   Γöé
  12582. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12583. Γöé Floppy (1.44 MB)        Γöé Required    Γöé Required    Γöé Required   Γöé
  12584. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12585. Γöé CD-ROM*            Γöé Required    Γöé Required    Γöé Required   Γöé
  12586. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12587. Γöé Keyboard            Γöé Required    Γöé Required    Γöé Required   Γöé
  12588. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12589. Γöé Pointing Device        Γöé Required    Γöé Required    Γöé Optional   Γöé
  12590. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12591. Γöé Audio             Γöé Standard    Γöé Standard    Γöé Standard   Γöé
  12592. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12593. Γöé Graphics            Γöé 640x480    Γöé 1024x768    Γöé Optional   Γöé
  12594. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12595. Γöé Real-Time Clock        Γöé Standard    Γöé Standard    Γöé Standard   Γöé
  12596. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12597. Γöé Serial Ports          Γöé Standard    Γöé Standard    Γöé Standard   Γöé
  12598. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12599. Γöé EIA/TIA-232-E         Γöé Solaris supports this serial interface    Γöé
  12600. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12601. Γöé EIA-422-A           Γöé Solaris does not support this serial inter-  Γöé
  12602. Γöé                Γöé face                     Γöé
  12603. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12604. Γöé Parallel Ports         Γöé Optional    Γöé Optional    Γöé Optional   Γöé
  12605. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12606. Γöé Compatibility Mode       Γöé Solaris supports this parallel interface   Γöé
  12607. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12608. Γöé Extended Capabilities Port   Γöé Solaris does not support this parallel    Γöé
  12609. Γöé                Γöé interface                   Γöé
  12610. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12611. Γöé Network Adaptors        Γöé Optional    Γöé Optional    Γöé Required   Γöé
  12612. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12613. Γöé SCSI              Γöé Optional    Γöé Optional    Γöé Optional   Γöé
  12614. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12615. Γöé IDE              Γöé Optional    Γöé Optional    Γöé Optional   Γöé
  12616. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12617. Γöé PCI Bus            Γöé Optional    Γöé Optional    Γöé Optional   Γöé
  12618. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12619. Γöé ISA Bus            Γöé Optional    Γöé Optional    Γöé Optional   Γöé
  12620. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12621. Γöé PCMCIA             Γöé Optional    Γöé Optional    Γöé Optional   Γöé
  12622. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12623. Γöé Tape Drive           Γöé Optional    Γöé Optional    Γöé Optional   Γöé
  12624. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  12625. Γöé LEGEND:                                    Γöé
  12626. Γöé                                        Γöé
  12627. Γöé ENTRY   DEFINITION                             Γöé
  12628. Γöé                                        Γöé
  12629. Γöé STANDARD  The hardware configuration in Section 2.0, "Hardware Configura-   Γöé
  12630. Γöé      tion," requires this component.                   Γöé
  12631. Γöé                                        Γöé
  12632. Γöé  REQUIRED This component must be present in systems on which Solaris will   Γöé
  12633. Γöé      run.                                Γöé
  12634. Γöé                                        Γöé
  12635. Γöé OPTIONAL  This component is supported by Solaris but is not required.     Γöé
  12636. Γöé                                        Γöé
  12637. Γöé *     Capability can be provided via a network.              Γöé
  12638. ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  12639.  
  12640.  
  12641. ΓòÉΓòÉΓòÉ 16. Taligent ΓòÉΓòÉΓòÉ
  12642.  
  12643. This section is blank. 
  12644.  
  12645.  
  12646. ΓòÉΓòÉΓòÉ 17. PowerPC Supplement to IEEE 1275 (Draft) ΓòÉΓòÉΓòÉ
  12647.  
  12648.  
  12649. ΓòÉΓòÉΓòÉ 17.1. Overview ΓòÉΓòÉΓòÉ
  12650.  
  12651. This document specifies the application of IEEE 1275-1994 Standard for Boot 
  12652. (Initialization, Configuration) Firmware, Core Practices and Requirements to 
  12653. computer systems that use the PowerPC Instruction Set Architecture, including 
  12654. instruction-set-specific requirements and practices for debugging, client 
  12655. program interface and data formats. 
  12656.  
  12657. This section refers to the publications listed in Section "References", by 
  12658. number.  For example, [2] refers to the PowerPC Architecture Manual. 
  12659.  
  12660. Note:  Within the scope of this document, PowerPC shall refer to 
  12661. implementations which conform to Books I-III of the PowerPC architecture 
  12662. defined by [2]. 
  12663.  
  12664. Note:  This document defines the binding to PowerPC processors which use 32-bit 
  12665. addressing.  Sixty-four-bit processors can follow the specifications contained 
  12666. herein as long as all addresses relevant to Open Firmware are kept within the 
  12667. first 4 GB, i.e. the upper 32 bits of 64-bit addresses are assumed to contain 
  12668. zeros. 
  12669.  
  12670.  
  12671. ΓòÉΓòÉΓòÉ 17.1.1. Endianess Support ΓòÉΓòÉΓòÉ
  12672.  
  12673. The PowerPC architecture is rather unique in supporting both Big- and 
  12674. Little-Endian system implementations.  In fact, it is expected that most 
  12675. systems will be "Bi-Endian", i.e. capable of running in either mode. 
  12676. Similarly, it is expected that both Big- and Little-Endian operating systems 
  12677. will be targeted to PowerPC systems. 
  12678.  
  12679. Such Bi-Endian implementations of both hardware and software systems introduce 
  12680. new issues for firmware.  Open Firmware for PowerPC adds some features to the 
  12681. core Open Firmware architecture to support Bi-Endian booting. 
  12682.  
  12683.  
  12684. ΓòÉΓòÉΓòÉ 17.1.2. Bi-Endian Booting ΓòÉΓòÉΓòÉ
  12685.  
  12686. The basic concept of Bi-Endian support in Open Firmware for PowerPC is to keep 
  12687. a "cached" indication of the desired Endianess of client programs (i.e. 
  12688. operating systems).  This is done by a new configuration variable in PowerPC 
  12689. systems (called "little-endian?").  This variable indicates the expected Endian 
  12690. mode of a boot target; false (0) indicates Big-Endian, true (-1) indicates 
  12691. Little-Endian. The default value of "little-endian?" shall be false. 
  12692.  
  12693. Open Firmware shall configure the system (hardware and software) to match the 
  12694. Endianess indicated by this configuration variable.  Later on in the boot 
  12695. process, possibly as late as actually locating a client program image and 
  12696. starting to load it, the correct Endian mode will be determined.  If the cached 
  12697. value is correct, Open Firmware proceeds, with the system in its current Endian 
  12698. mode. 
  12699.  
  12700. If, however, Open Firmware determines that the Endian mode of the target is 
  12701. different than it had assumed, it will set the "little-endian?" configuration 
  12702. variable appropriately and reconfigure the system for the new Endian mode, 
  12703. possibly by resetting the system as with reset-all. The system will then be in 
  12704. the appropriate Endian mode of the target. 
  12705.  
  12706. Note:  The Endian mode applies to the hardware system, including the 
  12707. processor(s).  Open Firmware shall perform whatever steps are required to 
  12708. enable the system to run in the specified mode. 
  12709.  
  12710. Client programs can use setprop to alter the value of "little-endian?"; users 
  12711. can alter it via the setenv command from the user interface (if present).  The 
  12712. alteration of "little-endian?" does not take effect until the system is 
  12713. re-booted. 
  12714.  
  12715. Note:  This mechanism introduces an extra configuration pass. However, this 
  12716. occurs only when switching the Endian mode from that which was last used.  For 
  12717. most boots, Open Firmware will be appropriately configured, so that no 
  12718. additional overhead will occur. 
  12719.  
  12720.  
  12721. ΓòÉΓòÉΓòÉ 17.1.3. Open Firmware and PowerPC Virtual Memory ΓòÉΓòÉΓòÉ
  12722.  
  12723. The PowerPC architecture is unusual with respect to how virtual memory 
  12724. management is performed.  This section describes the model which is used for 
  12725. coexistence of Open Firmware and client programs (i.e. operating systems) with 
  12726. respect to virtual memory translation. 
  12727.  
  12728. The following overview of translation is provided so that the issues relevant 
  12729. to Open Firmware for PowerPC can be discussed.  Details which are not relevant 
  12730. to Open Firmware issues (e.g. protection) are not described in detail; the 
  12731. PowerPC Architecture Manual [2], particularly Book III, should be consulted for 
  12732. the details. For the scope of this section, terms will be used as defined in 
  12733. [2] and the 32-bit processor model is assumed. 
  12734.  
  12735.  
  12736. ΓòÉΓòÉΓòÉ 17.1.3.1. HTAB Translation ΓòÉΓòÉΓòÉ
  12737.  
  12738. Programs executing on a PowerPC processor generate 32-bit effective addresses 
  12739. (EA). Each effective address is then translated into a 52-bit virtual address 
  12740. (VA) by prepending a 24-bit virtual segment ID (VSID) to the lower 28 bits of 
  12741. the effective address; the VSID is obtained by indexing into a set of 16 
  12742. segment registers (SRs) using the upper 4 bits of the EA.  Finally, the virtual 
  12743. address is translated into a real address (RA). This is done by mapping the 
  12744. virtual page-number (VPN) (bits 0-39 of the VA) into a real page number (RPN) 
  12745. and concatenating this RPN with the byte offset (bits 40-51 of the VA).  The 
  12746. mapping of VPN to RPN involves a hashing algorithm within the hashed page table 
  12747. (HTAB) to locate a page table entry (PTE) which matches the VPN and using  that 
  12748. entry's RPN component.  If a valid entry is not found, a data storage interrupt 
  12749. (DSI) or instruction storage interrupt (ISI) is signalled, depending upon the 
  12750. source of the access. 
  12751.  
  12752. Note:  The translation from EA to VA via segment registers means that the 
  12753. granularity of unique effective (Open Firmware virtual) addresses (i.e. for a 
  12754. particular VSID) is 256 MB.  This defines the size of, and rules for, the Open 
  12755. Firmware virtual address space described later (see Section "Open Firmware's 
  12756. Virtual Address Space Rules"). 
  12757.  
  12758. This process is not performed for every translation! Processors will typically 
  12759. have a translation lookaside buffer (TLB) which caches the most recent 
  12760. translations, thus exploiting the natural spatial locality of programs to 
  12761. reduce the overhead of virtual memory translation.  On most PowerPC processors, 
  12762. the TLB updates are performed in hardware.  However, the architecture allows an 
  12763. implementation to use a software-assisted mechanism to perform the TLB updates. 
  12764. Such schemes must not affect the architected state of the processor unless the 
  12765. translation fails, i.e. the HTAB does not contain a valid PTE for the VA and a 
  12766. DSI/ISI is signalled. 
  12767.  
  12768. Note:  One unusual feature of this translation mechanism is that valid 
  12769. translations may not be found in the HTAB; the HTAB may be too small to contain 
  12770. all of the currently valid translations.  This introduces a level of complexity 
  12771. in the use of virtual memory by Open Firmware, as discussed below. 
  12772.  
  12773.  
  12774. ΓòÉΓòÉΓòÉ 17.1.3.2. BAT translation ΓòÉΓòÉΓòÉ
  12775.  
  12776. To further reduce the translation overhead for contiguous regions of virtual 
  12777. and real address spaces (e.g. a frame buffer, or all of real memory), an 
  12778. alternative means (block address translation) is also supported by PowerPC. 
  12779. The block address translation involves the use of block address translation 
  12780. registers (BATs) which contain a block effective page index (BEPI), a block 
  12781. length (BL) specifier and a block real page number (BRPN); the architecture 
  12782. defines four separate BATs for data (DBATs) and instruction (IBATs) usage. 
  12783.  
  12784. Block address translation is done by matching some number of upper bits of the 
  12785. EA (specified by the BL value) against each of the BATs.  If a match is found, 
  12786. the corresponding BPRN bits replace the matched bits in the EA to produce the 
  12787. RA. 
  12788.  
  12789.  
  12790. ΓòÉΓòÉΓòÉ 17.1.4. Open Firmware's Use of Virtual Memory ΓòÉΓòÉΓòÉ
  12791.  
  12792. Open Firmware's use of system resources differs depending upon which of its 
  12793. three interfaces is being used.  This section describes the assumptions that 
  12794. Open Firmware makes about the state and ownership of the system. 
  12795.  
  12796.  
  12797. ΓòÉΓòÉΓòÉ 17.1.4.1. Device Interface ΓòÉΓòÉΓòÉ
  12798.  
  12799. While Open Firmware is performing its system initialization and probing 
  12800. functions, it "owns" the system.  This includes establishing and maintaining 
  12801. its own translations. In particular, this implies that it will set up its own 
  12802. HTAB with a range of virtual addresses.  It must also be prepared to handle any 
  12803. DSI/ISI interrupts appropriately. 
  12804.  
  12805. Note:  Since these virtual addresses will be used by the Client and/or User 
  12806. interfaces (e.g. for pointers to its code, device tree, etc.), their 
  12807. translations must be preserved until the target OS decides that it no longer 
  12808. requires the services of Open Firmware. 
  12809.  
  12810.  
  12811. ΓòÉΓòÉΓòÉ 17.1.4.2. Client Interface ΓòÉΓòÉΓòÉ
  12812.  
  12813. Client interface calls are essentially "subroutine" calls to Open Firmware. 
  12814. Hence, the client interface executes in the environment of its client, 
  12815. including any translations which the OS has established; i.e. addresses passed 
  12816. in to the client interface are assumed to be valid virtual addresses within the 
  12817. scope of the OS.  Any DSI/OSI interrupts are either invalid addresses or caused 
  12818. by HTAB "spills". In either case, the OS has the responsibility for the 
  12819. handling of such exceptions. 
  12820.  
  12821. Note:  Addresses which the Open Firmware internals use will be those that were 
  12822. established by the Device interface (or, by subsequent actions of the Client or 
  12823. User interface). Thus, the client must preserve these Open Firmware 
  12824. translations if it takes over the virtual memory management function. 
  12825.  
  12826. In addition to using existing translations, the Client interface may require 
  12827. the establishment of new translations (e.g. due to map-in calls during open 
  12828. time), or the removal of old translations (e.g. during map-out calls during 
  12829. close time). Since this requires altering the HTAB, and possibly handling spill 
  12830. conditions, Open Firmware cannot know how to perform these updates to the HTAB. 
  12831.  
  12832. Hence, there must be callback services provided by the client for use by Open 
  12833. Firmware for such actions; see Section "Translation Assist Callbacks". 
  12834.  
  12835.  
  12836. ΓòÉΓòÉΓòÉ 17.1.4.3. User Interface ΓòÉΓòÉΓòÉ
  12837.  
  12838. When the User interface is invoked, Open Firmware will again assume that it 
  12839. "owns" the machine.  Therefore, it will take over control of any relevant 
  12840. interrupt vectors for its own handling.  In particular, it will take over DSI/ 
  12841. ISI handling in order to report errors to the user for bad addresses, 
  12842. protection violations, etc.  However, as described above, one source of DSI/ISI 
  12843. may simply be HTAB spills.  As with the case of map-in and map-out calls, the 
  12844. User interface will not know how to handle such spill conditions.  In addition, 
  12845. the User interface may not be able to distinguish between spill and a bad 
  12846. address. 
  12847.  
  12848. Hence, there must be a callback service provided by the client for use by Open 
  12849. Firmware to resolve such translations; see Section "Translation Assist 
  12850. Callbacks". 
  12851.  
  12852.  
  12853. ΓòÉΓòÉΓòÉ 17.1.5. Open Firmware's Virtual Address Space Rules ΓòÉΓòÉΓòÉ
  12854.  
  12855. In order to let clients (i.e. target operating systems) know where Open 
  12856. Firmware lives in the address space, the following rules shall be followed by 
  12857. an Open Firmware implementation for PowerPC and by client programs that make 
  12858. use of its Client and/or User interfaces. Open Firmware: 
  12859.  
  12860.    o  shall use segment-15, VSID=h# FFFFFF for its virtual addresses 
  12861.    o  shall not use BATS during Client or User interface operations 
  12862.  Client programs: 
  12863.  
  12864.    o  shall provide callbacks to assist Open Firmware in address translation 
  12865.    o  shall ensure that SR15 is set appropriately before making client calls 
  12866.    o  shall not use segment-15 for any data which will be required by Client or 
  12867.       User interfaces calls 
  12868.    o  should not use a VSID of h# FFFFFF for other than the segment-15 use by 
  12869.       Open Firmware 
  12870.  When the client program no longer requires the services of Open Firmware, it 
  12871.  may remove any HTAB entries whose VSID == h# FFFFFF, thus removing all of Open 
  12872.  Firmware's translations.  This process is more complicated if the client 
  12873.  program uses VSID == h# FFFFFF for any other segments; this is why the 
  12874.  suggestion is made to not use VSID == h# FFFFFF other than for Open Firmware's 
  12875.  use. 
  12876.  
  12877.  
  12878. ΓòÉΓòÉΓòÉ 17.2. References and Terms ΓòÉΓòÉΓòÉ
  12879.  
  12880.  
  12881. ΓòÉΓòÉΓòÉ 17.2.1. References ΓòÉΓòÉΓòÉ
  12882.  
  12883. This standard shall be used in conjunction with the following publications. 
  12884. When the following standards are superseded by an approved revision, the 
  12885. revision shall apply. 
  12886.  
  12887.  [1] IEEE 1275-1994 Standard for Boot (Initialization, Configuration) Firmware, 
  12888.      Core Practices and Requirements. 
  12889.  
  12890.  [2] PowerPC Architecture Manual, developed by IBM. 
  12891.  
  12892.  [3] System V Application Binary Interface, published by UNIX System 
  12893.      Laboratories.  This document describes the generic architecture of the ELF 
  12894.      (Executable and Linking Format) object file format. 
  12895.  
  12896.  [4] MS-DOS Programmer's Reference, published by Microsoft.  This document 
  12897.      describes the MS-DOS partition, directory and FAT formats used by the 
  12898.      disk-label support package. 
  12899.  
  12900.  [5] Peering Inside the PE: A Tour of the Win32 Portable Executable File 
  12901.      Format, found in the March, 1994 issue of Microsoft Systems Journal. 
  12902.  
  12903.  [6] Bootstrap Protocol, Internet RFC 951. 
  12904.  
  12905.  [7] ISO-9660, Information processing -- Volume and file structure of CD-ROM 
  12906.      for information interchange. 
  12907.  
  12908.  [8] System V Application Binary Interface, PowerPC Processor Supplement, 
  12909.      SunSoft.  This document defines the PowerPC-specific ABI for System V and 
  12910.      also gives details on the PowerPC ELF format. 
  12911.  
  12912.  
  12913. ΓòÉΓòÉΓòÉ 17.2.2. Terms ΓòÉΓòÉΓòÉ
  12914.  
  12915. This standard uses technical terms as they are defined in the documents cited 
  12916. in "References", plus the following terms: 
  12917.  
  12918.  core, core specification   refers to IEEE 1275-1994 Standard for Boot 
  12919.                             (Initialization, Configuration) Firmware, Core 
  12920.                             Practices and Requirements. 
  12921.  
  12922.  ELF                        Executable and Linking Format. A binary object file 
  12923.                             format defined by [3, 8] which is used to represent 
  12924.                             client programs in Open Firmware for PowerPC. 
  12925.  
  12926.  linkage area               An area within the stack which is reserved for 
  12927.                             saving certain registers across procedure calls in 
  12928.                             PowerPC run-time models.  This area is reserved by 
  12929.                             the caller and is allocated above the current stack 
  12930.                             pointer (%r1). 
  12931.  
  12932.  Open Firmware              The firmware architecture defined by the core 
  12933.                             specification or, when used as an adjective, a 
  12934.                             software component compliant with the core 
  12935.                             specification. 
  12936.  
  12937.  PE                         Portable Executable.  A binary object file format 
  12938.                             defined by [5]; this format is used by Microsoft's 
  12939.                             NT operating system. 
  12940.  
  12941.  procedure descriptor       A data structure used by some PowerPC run-time 
  12942.                             models to represent a C "pointer to procedure". The 
  12943.                             first word of this structure contains the actual 
  12944.                             address of the procedure. 
  12945.  
  12946.  Table of Contents (TOC)    A data structure used by some PowerPC run-time 
  12947.                             models which is used for access to global variables 
  12948.                             and for inter-module linkage.  When a TOC is used, 
  12949.                             %r2 contains its base address. 
  12950.  
  12951.  
  12952. ΓòÉΓòÉΓòÉ 17.3. Data Formats and Representations ΓòÉΓòÉΓòÉ
  12953.  
  12954. The cell size shall be 32 bits; all addresses shall be valid and 32 bits in 
  12955. size. Number ranges for n, u, and other cell-sized items are consistent with 
  12956. 32-bit, two's-complement number representation. 
  12957.  
  12958. The required alignment for items accessed with a-addr addresses shall be 
  12959. four-byte-aligned (i.e. a multiple of 4). 
  12960.  
  12961. Each operation involving a qaddr address shall be performed with a single 
  12962. 32-bit access to the addressed location; similarly, each waddr access shall be 
  12963. performed with a single 16-bit access. This implies four-byte alignment for 
  12964. qaddrs and two-byte alignment for waddrs. 
  12965.  
  12966.  
  12967. ΓòÉΓòÉΓòÉ 17.4. Device Interface Requirements ΓòÉΓòÉΓòÉ
  12968.  
  12969.  An implementation of Open Firmware for PowerPC shall implement the core 
  12970. requirements as defined in [1] and the following PowerPC-specific extensions. 
  12971.  
  12972.  
  12973. ΓòÉΓòÉΓòÉ 17.4.1. "Disk-Label" Support Package ΓòÉΓòÉΓòÉ
  12974.  
  12975. The disk-label support package for PowerPC shall support the following client 
  12976. program loading mechanisms; an implementation may support additional mechanisms 
  12977. in an implementation-specific manner. 
  12978.  
  12979. The process of loading and executing a client program is described in two 
  12980. stages.  The first stage determines what file to read into memory.  This is 
  12981. done by locating a file from the boot device, usually by means of a name lookup 
  12982. within a directory contained within a disk "partition". The second stage 
  12983. examines the front portion (header) of the image for "well-known" program 
  12984. formats.  When the format of the image has been determined, the loading is 
  12985. completed in a manner determined by that format. 
  12986.  
  12987. The name of the file (and the partition in which it is contained) can be 
  12988. explicitly specified by the user via the load or boot command, or can be 
  12989. implicitly specified by the value of the "boot-device" property of the 
  12990. "/options" node. The filename is that ARGUMENTS portion of the final COMPONENT 
  12991. of the PATH_NAME, as described in Section 4.3.1 of [1] 
  12992.  
  12993. The syntax for explicit filename specification is as follows: 
  12994.  
  12995. [n] [,filename]
  12996. where n is the partition number to be used and filename is the name of a file 
  12997. within that partition.  If n is omitted, the default partition (as determined 
  12998. by the partition format) is used. If filename is omitted, the default filename 
  12999. (i.e. the filename component of the "boot-device" path-name) is used. 
  13000.  
  13001.  
  13002. ΓòÉΓòÉΓòÉ 17.4.1.1. Partition formats ΓòÉΓòÉΓòÉ
  13003.  
  13004. The following partition formats shall be recognized by a compliant Open 
  13005. Firmware implementation; other formats may be recognized in an 
  13006. implementation-specific manner. 
  13007.  
  13008. Note:  While the formats are described in terms of the device on which they are 
  13009. expected, the Open Firmware implementation does not typically know what the 
  13010. device-type is when the "disk-label" package is invoked. Therefore, the 
  13011. locate-file procedure described below is written as if any format could be on 
  13012. any device-type; in practice, this will not be the case. 
  13013.  
  13014. Floppy Disks
  13015. Floppy disks (1.44 MB, MFM) are assumed to formatted in FAT-12 format, as 
  13016. described in [4]. The file is located by using the directory contained on the 
  13017. disk. 
  13018.  
  13019. Hard Disk/CD-ROM
  13020. The following partition formats shall be supported by an Open Firmware 
  13021. implementation; other formats may be supported in an implementation-specific 
  13022. manner. 
  13023.  
  13024. FDISK
  13025. This partition format is defined in [4]. A flag within the partition table 
  13026. indicates the current "active" partition.  This will be the default partition 
  13027. to be used if an explicit partition is not specified.  The file is located by 
  13028. looking in the directory of the specified partition. 
  13029.  
  13030. Note:  Since the boot sector is used to contain boot program for floppies and 
  13031. the FDISK partition map for hard disks, the "disk-label" package must use the 
  13032. value of the bsMedia byte (located at offset 15h) to determine whether a 
  13033. partition map is present.  If the value is 0F8h, it indicates a hard disk and a 
  13034. partition map should be present in the boot sector; any other value indicates a 
  13035. floppy disk. 
  13036.  
  13037. ISO-9660
  13038. This partition format is defined in [7].  The file is located by searching for 
  13039. the file beginning at the root directory. 
  13040.  
  13041. Locate-File Procedure
  13042. This procedure is used to locate the correct file and/or load image from the 
  13043. specified device.  The device is determined as described in 7.4.3.2 of [1].  A 
  13044. filename can be explicitly given as the arguments field of the device-specifier 
  13045. (i.e. the field following the ":"  of the last path component). 
  13046.  
  13047. read sector 0 (bootsector)
  13048. if last 2 bytes of sector are 0AA55h (little-endian)
  13049.    if bsMedia == 0F8h \ FDISK partition on hard drive
  13050.       if an explicit partition has been requested
  13051.          use partition number n
  13052.       else
  13053.          locate bootable partition (80h in peBootable field)
  13054.       then, use directory of the selected partition to locate file
  13055. else
  13056. read sector 16.
  13057. if a valid ISO-9660 directory is found
  13058.    locate the file, using the ISO-9660 directory.
  13059. else
  13060.    FAIL, in an implementation-specific manner.
  13061.  
  13062.  
  13063. ΓòÉΓòÉΓòÉ 17.4.1.2. Program-Image Formats ΓòÉΓòÉΓòÉ
  13064.  
  13065. ELF (3,8) is the program-image format that shall be recognized and processed by 
  13066. an Open Firmware implementation.  PE [5] is supported for Windows NT. Other 
  13067. formats may be handled in an implementation-specific manner. 
  13068.  
  13069. After locating the file, read the image into memory at the location specified 
  13070. by the load-base configuration variable.  Then, perform the following procedure 
  13071. to prepare the image for execution. 
  13072.  
  13073. init-program.
  13074.    examine the header of the image.
  13075.    if the image is in ELF format
  13076.       if the EI_DATA field does not match little-endian?
  13077.          set little-endian? appropriately and restart.
  13078.       move and/or relocate the ELF image.
  13079.    else
  13080.    if the file is in PE format
  13081.       if little-endian? is false
  13082.          set little-endian? to true and restart.
  13083.       move and/or relocate the PE image.
  13084.    else
  13085.       FAIL, in an implementation-specific manner.
  13086.  
  13087.  
  13088. ΓòÉΓòÉΓòÉ 17.4.2. "Obp-Tftp" Support Package ΓòÉΓòÉΓòÉ
  13089.  
  13090. If the device-type of the boot-device is "network", the BOOTP network booting 
  13091. protocol shall be used, as described in [6].  This protocol shall be supplied 
  13092. by the "obp-tftp" Support Package of an Open Firmware implementation. 
  13093.  
  13094.  
  13095. ΓòÉΓòÉΓòÉ 17.4.3. PowerPC-Specific Properties ΓòÉΓòÉΓòÉ
  13096.  
  13097. The following standard properties shall be created by a PowerPC Open Firmware 
  13098. system. 
  13099.  
  13100.  
  13101. ΓòÉΓòÉΓòÉ 17.4.3.1. Root Node Properties ΓòÉΓòÉΓòÉ
  13102.  
  13103. The following properties of the root node ("/")  shall be created by an Open 
  13104. Firmware implementation.  Note that the root node typically corresponds to the 
  13105. common processor bus in a PowerPC system. 
  13106.  
  13107.  "clock-frequency"     Standard property, encoded as with encode-int, which 
  13108.                        represents the primary system bus speed (in hertz). 
  13109.  
  13110.  
  13111. ΓòÉΓòÉΓòÉ 17.4.3.2. CPU Node Properties ΓòÉΓòÉΓòÉ
  13112.  
  13113. For each CPU in the system, a CPU node shall be defined as a child of "/" (the 
  13114. root).  The following properties apply to each of these nodes. 
  13115.  
  13116.  "device_type"         Open Firmware standard property.  The value of this 
  13117.                        property for CPU nodes shall be "cpu". 
  13118.  
  13119.  "cpu-version"         Standard property, encoded as with encode-int, that 
  13120.                        represents the processor type.  This value is obtained 
  13121.                        by reading the Processor Version Register of the CPU. 
  13122.  
  13123.  "clock-frequency"     Standard property, encoded as with encode-int, that 
  13124.                        represents the internal processor speed (in hertz) of 
  13125.                        this node. 
  13126.  
  13127.  "timebase-frequency"  Standard property, encoded as with encode-int, that 
  13128.                        represents the rate (in hertz) at which the PowerPC 
  13129.                        TimeBase and Decrementer registers increment. 
  13130.  
  13131.  
  13132. ΓòÉΓòÉΓòÉ 17.4.3.3. Internal (L1) Cache Properties ΓòÉΓòÉΓòÉ
  13133.  
  13134. The PowerPC architecture defines a Harvard-style cache architecture; however, 
  13135. unified caches are an implementation option.  All of the PowerPC cache 
  13136. instructions act upon a cache "block" (which is also referred to as a cache 
  13137. "line").  The internal (also referred to as "L1") caches of PowerPC processors 
  13138. are  represented in the Open Firmware device tree by the following properties 
  13139. contained within "cpu" nodes. 
  13140.  
  13141.  "cache-unified"       This property, if present, indicates that the internal 
  13142.                        cache has a unified organization.  Absence of this 
  13143.                        property indicates that the internal caches are 
  13144.                        implemented as separate instruction and data caches. 
  13145.  
  13146.  "i-cache-size"        Standard property, encoded as with encode-int, that 
  13147.                        represents the total size (in bytes) of the internal 
  13148.                        instruction cache. 
  13149.  
  13150.  "i-cache-sets"        Standard property, encoded as with encode-int, that 
  13151.                        represents number of associativity sets of the internal 
  13152.                        instruction cache.  A value of 1 signifies that the 
  13153.                        instruction cache is fully associative. 
  13154.  
  13155.  "i-cache-block-size"  Standard property, encoded as with encode-int, that 
  13156.                        represents the internal instruction cache's block size, 
  13157.                        in bytes. 
  13158.  
  13159.  "d-cache-size"        Standard property, encoded as with encode-int, that 
  13160.                        represents the total size (in bytes) of the internal 
  13161.                        data cache. 
  13162.  
  13163.  "d-cache-sets"        Standard property, encoded as with encode-int, that 
  13164.                        represents number of associativity sets of the internal 
  13165.                        data cache.  A value of 1 signifies that the data cache 
  13166.                        is fully associative. 
  13167.  
  13168.  "d-cache-block-size"  Standard property, encoded as with encode-int, that 
  13169.                        represents the internal (L1) data cache's block size, in 
  13170.                        bytes. 
  13171.  
  13172.  "l2-cache"            Standard property, encoded as with encode-int, that 
  13173.                        represents another level of cache in the memory 
  13174.                        hierarchy. 
  13175.  
  13176.                        Absence of this property indicates that no further 
  13177.                        levels of cache are present.  If present, its value is 
  13178.                        the phandle of the device node which represents the L2 
  13179.                        cache. 
  13180.  
  13181.  
  13182. ΓòÉΓòÉΓòÉ 17.4.3.4. External (L2, L3...) Cache Properties ΓòÉΓòÉΓòÉ
  13183.  
  13184. Some systems may include external (L2) cache(s).  As with the internal caches, 
  13185. they may be implemented as either Harvard-style or unified.  Unlike the L1 
  13186. properties, which are contained within the "cpu" nodes, L2 caches are contained 
  13187. within separate device tree nodes. 
  13188.  
  13189. The following properties define the characteristics of such L2 caches.  These 
  13190. properties shall be contained as a child node of one of the CPU nodes; this is 
  13191. to allow path-name access to the node. The "l2-cache" property of all CPU nodes 
  13192. which share the same L2 cache (including the CPU node under which the L2 cache 
  13193. node is contained) shall be the phandle of the L2 cache node. 
  13194.  
  13195. Note:  It is possible to extend this scheme to arbitrary levels of secondary, 
  13196. tertiary, etc. caches.  The "l2-cache" property shall be used in one level of 
  13197. the cache hierarchy to represent the next level. The device node for a 
  13198. subsequent level shall appear as a child of one of the caches in the hierarchy 
  13199. to allow path-name traversal. 
  13200.  
  13201.  "device-type"         Open Firmware Standard property; the device-type of 
  13202.                        L2-cache nodes shall be "cache". 
  13203.  
  13204.  "cache-unified"       This property, if present, indicates that the L2 cache 
  13205.                        has a unified organization.  Absence of this property 
  13206.                        indicates that the L2 caches are implemented as separate 
  13207.                        instruction and data caches. 
  13208.  
  13209.  "i-cache-size"        Standard property, encoded as with encode-int, that 
  13210.                        represents the total size (in bytes) of the L2 
  13211.                        instruction cache. 
  13212.  
  13213.  "i-cache-sets"        Standard property, encoded as with encode-int, that 
  13214.                        represents number of associativity sets of the L2 
  13215.                        instruction cache.  A value of 1 signifies that the 
  13216.                        instruction cache is fully associative. 
  13217.  
  13218.  "d-cache-size"        Standard property, encoded as with encode-int, that 
  13219.                        represents the total size (in bytes) of the L2 data 
  13220.                        cache. 
  13221.  
  13222.  "d-cache-sets"        Standard property, encoded as with encode-int, that 
  13223.                        represents number of associativity sets of the L2 data 
  13224.                        cache. A value of 1 signifies that the instruction cache 
  13225.                        is fully associative. 
  13226.  
  13227.  "l2-cache"            Standard property, encoded as with encode-int, that 
  13228.                        represents another level of cache in the memory 
  13229.                        hierarchy. 
  13230.  
  13231.                        Absence of this property indicates that no further 
  13232.                        levels of cache are present.  If present, its value is 
  13233.                        the phandle of the device node which represents the L3 
  13234.                        cache. 
  13235.  
  13236.  
  13237. ΓòÉΓòÉΓòÉ 17.4.3.5. MMU Properties ΓòÉΓòÉΓòÉ
  13238.  
  13239. Since the PowerPC architecture defines the MMU as being part of the processor, 
  13240. the properties defined by Section 3.6.5 of [1] and the following MMU-related 
  13241. properties shall be defined for CPU nodes. 
  13242.  
  13243.  "tlb-size"     Standard property, encoded as with encode-int, that represents 
  13244.                 the total number of TLB entries. 
  13245.  
  13246.  "tlb-sets"     Standard property, encoded as with encode-int, that represents 
  13247.                 the number of associativity sets of the TLB.  A value of 1 
  13248.                 indicates that the TLB is fully associative. 
  13249.  
  13250.  
  13251. ΓòÉΓòÉΓòÉ 17.4.3.6. MMU Methods ΓòÉΓòÉΓòÉ
  13252.  
  13253. The methods defined by Section 3.6.5. of [1] shall be implemented by CPU nodes. 
  13254.  
  13255. Note:  In order for I/O accesses to be properly performed in a PowerPC system, 
  13256. address ranges which are mapped by map-in shall be marked as Cache-Inhibited, 
  13257. Guarded. 
  13258.  
  13259.  
  13260. ΓòÉΓòÉΓòÉ 17.5. Client Interface Requirements ΓòÉΓòÉΓòÉ
  13261.  
  13262. A PowerPC Open Firmware implementation shall implement a client interface (as 
  13263. defined in Chapter 6 of [1]) according to the specifications contained within 
  13264. this section. 
  13265.  
  13266.  
  13267. ΓòÉΓòÉΓòÉ 17.5.1. Calling Conventions ΓòÉΓòÉΓòÉ
  13268.  
  13269. Table 35. Register Usage Conventions 
  13270.  
  13271. ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  13272. Γöé REGISTER(S)Γöé VALUE                        Γöé NOTES    Γöé
  13273. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13274. Γöé %msr    Γöé preserved by client interface            Γöé       Γöé
  13275. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13276. Γöé %cr     Γöé preserved by client interface            Γöé 1      Γöé
  13277. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13278. Γöé %r1-%r2   Γöé preserved by client interface            Γöé       Γöé
  13279. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13280. Γöé %r3     Γöé argument array address on client interface entry  Γöé 2      Γöé
  13281. Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13282. Γöé       Γöé result value (true or false) on client interface  Γöé 2      Γöé
  13283. Γöé       Γöé return                       Γöé       Γöé
  13284. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13285. Γöé %r13-%r31  Γöé preserved by client interface            Γöé       Γöé
  13286. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13287. Γöé Others   Γöé undefined                      Γöé 3      Γöé
  13288. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13289. Γöé NOTES:                                    Γöé
  13290. Γöé                                        Γöé
  13291. Γöé 1.  Only the non-volatile fields (cr2-cr4) are required to be preserved.   Γöé
  13292. Γöé                                        Γöé
  13293. Γöé 2.  As defined by Section 6.3.1. of [1]                    Γöé
  13294. Γöé                                        Γöé
  13295. Γöé 3  Other registers include %lr, %ctr, %xer and %fpscr.            Γöé
  13296. ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  13297.  
  13298. To invoke a client interface service, a client program constructs a client 
  13299. interface argument array as specified in the core Open Firmware document, 
  13300. places its address in %r3 and transfers to the client interface handler , with 
  13301. the return address in %lr.  (A typical way of accomplishing this is to copy the 
  13302. client interface handler's address into %ctr and execute a bctrl.) 
  13303.  
  13304. The client interface handler shall perform the service specified by the 
  13305. contents of the argument array that begins at the address in %r3, place the 
  13306. return value (indicating success or failure of the attempt to invoke the client 
  13307. interface service) back into %r3, and return to the client program.  This is 
  13308. typically done by a Branch to Link Register (blr). 
  13309.  
  13310. The client interface handler shall preserve the contents of the Stack Pointer 
  13311. (%r1), TOC Pointer (%r2), Condition Register (%cr) and all non-volatile 
  13312. registers (%r13-%r31); the contents of other registers (including %lr, %ctr and 
  13313. %xer) need not be preserved. 
  13314.  
  13315. Note:  The preservation of %r2 allows TOC-based client programs to function 
  13316. correctly.  Open Firmware shall not, however, make any assumptions about 
  13317. whether its client is TOC-based or not.  If the client interface handler itself 
  13318. is TOC-based, it must provide for the appropriate initialization of its %r2. 
  13319.  
  13320.  
  13321. ΓòÉΓòÉΓòÉ 17.6. Client Program Requirements ΓòÉΓòÉΓòÉ
  13322.  
  13323.  
  13324. ΓòÉΓòÉΓòÉ 17.6.1. Client Program Format ΓòÉΓòÉΓòÉ
  13325.  
  13326. The data format of a client program compliant with this specification shall be 
  13327. either ELF as defined by [3, 8] or PE as defined by [5]. The ELF format 
  13328. contains explicit indication as to the program's execution modes (e.g. 32- or 
  13329. 64-bit, Big- or Little-Endian); this version of the specification will deal 
  13330. only with the 32-bit version (i.e. ELFCL ASS32).  PE format is assumed to be 
  13331. Little-Endian. 
  13332.  
  13333. Note:  Other client program formats may be supported, in an 
  13334. implementation-specific manner, by an Open Firmware implementation. 
  13335.  
  13336. A standard client program shall be statically linked, requiring no relocation 
  13337. of the image. 
  13338.  
  13339.  
  13340. ΓòÉΓòÉΓòÉ 17.6.1.1. Client Program Loading (ELF) ΓòÉΓòÉΓòÉ
  13341.  
  13342. Open Firmware determines the client program's current Endian mode by reading 
  13343. its ELF header (into the location specified by load-base) and examining 
  13344. EI_DATA.  If the client program's current Endian mode is not the same as the 
  13345. system's, "little-endian?" shall be set as indicated by EI_DATA and reset-all 
  13346. shall be executed, thus resulting in the client program being loaded in the 
  13347. appropriate mode. 
  13348.  
  13349. Upon determining that the ELF image is valid, and that the Endian mode is 
  13350. correct, space for the .text and .data segments shall be allocated and mapped; 
  13351. these segments will then be moved (if necessary) into the relevant locations. 
  13352.  
  13353. The program's entry point (e_entry) shall contain the address of the first 
  13354. PowerPC instruction of the client program.  It is the responsibility of the 
  13355. client program to establish the appropriate value of the TOC (%r2), if 
  13356. necessary. 
  13357.  
  13358. Note:  The entry point is the address of the first instruction of the client 
  13359. program, not that of a procedure descriptor. 
  13360.  
  13361.  
  13362. ΓòÉΓòÉΓòÉ 17.6.1.2. Client Program Loading (PE) ΓòÉΓòÉΓòÉ
  13363.  
  13364. TBD:  This section needs to be fleshed out, using similar language to the above 
  13365. ELF description. 
  13366.  
  13367.  
  13368. ΓòÉΓòÉΓòÉ 17.6.2. Load Address ΓòÉΓòÉΓòÉ
  13369.  
  13370. The load address is specified by the value of the load-base configuration 
  13371. variable.  At least 2 MB of memory shall be available at that address.  It is 
  13372. strongly recommended that as much memory as is practical for the particular 
  13373. system be available there, thus allowing the loading of large client programs. 
  13374. Note that this address represents the area into which the client program file 
  13375. will be read by load; it does not correspond to the program's virtual addresses 
  13376. in which it will be executed. 
  13377.  
  13378.  
  13379. ΓòÉΓòÉΓòÉ 17.6.3. Initial Program State ΓòÉΓòÉΓòÉ
  13380.  
  13381. This section defines the "initial program state", the execution environment 
  13382. that exists when the first machine instruction of a client program of the 
  13383. format specified above begins execution.  Many aspects of the "initial program 
  13384. state" are established by init-program, which sets the saved program state so 
  13385. that subsequent execution of go will begin execution of the client program with 
  13386. the specified environment. 
  13387.  
  13388.  
  13389. ΓòÉΓòÉΓòÉ 17.6.3.1. Initial Register Values ΓòÉΓòÉΓòÉ
  13390.  
  13391. Upon entry to the client program, the following registers shall contain the 
  13392. following values: 
  13393.  
  13394. Table 36. Inital Register Values 
  13395.  
  13396. ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  13397. Γöé REGISTER(S)Γöé VALUE                        Γöé NOTES    Γöé
  13398. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13399. Γöé %msr    Γöé EE=1, interrupts enabled              Γöé 1      Γöé
  13400. Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13401. Γöé       Γöé PR=0, supervisor state               Γöé       Γöé
  13402. Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13403. Γöé       Γöé FP=1, floating-point enabled            Γöé       Γöé
  13404. Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13405. Γöé       Γöé ME=1, machine checks enabled            Γöé       Γöé
  13406. Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13407. Γöé       Γöé FE0, FE1=0, floating-point exceptions disabled   Γöé       Γöé
  13408. Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13409. Γöé       Γöé IP see Section I.6.6, "Interrupts"         Γöé       Γöé
  13410. Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13411. Γöé       Γöé IR, DR=1, translation enabled            Γöé       Γöé
  13412. Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13413. Γöé       Γöé SF=0, 32-bit mode                  Γöé       Γöé
  13414. Γöé       Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13415. Γöé       Γöé ILE, LE, see Section I.1.2, "Bi-Endian Booting"   Γöé 2      Γöé
  13416. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13417. Γöé %r1     Γöé See Section I.6.3.2, "Initial Stack"        Γöé       Γöé
  13418. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13419. Γöé %r2     Γöé 0                          Γöé 3      Γöé
  13420. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13421. Γöé %r3     Γöé Residual data structure               Γöé 4      Γöé
  13422. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13423. Γöé %r4     Γöé Program entry point                 Γöé 5      Γöé
  13424. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13425. Γöé %r5     Γöé See Section I.6.3.3, "Client Interface Handler   Γöé       Γöé
  13426. Γöé       Γöé Address"                      Γöé       Γöé
  13427. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13428. Γöé %r6, %r7  Γöé See Section I.6.3.4, "Client Program Arguments"   Γöé       Γöé
  13429. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13430. Γöé Others   Γöé 0                          Γöé       Γöé
  13431. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13432. Γöé NOTES:                                    Γöé
  13433. Γöé                                        Γöé
  13434. Γöé 1.  Open Firmware will typically require the use of external interrupts for  Γöé
  13435. Γöé   its user interface.  However, when a client program is invoked, external Γöé
  13436. Γöé   interrupts shall be disabled.  If a client program causes the invocation Γöé
  13437. Γöé   of the user interface, external interrupts may be re-enabled.       Γöé
  13438. Γöé                                        Γöé
  13439. Γöé 2.  The 601 processor uses a different mechanism for controlling the Endian  Γöé
  13440. Γöé   mode of the processor.  On the 601, the LE bit is contained in the HID0  Γöé
  13441. Γöé   register; this bit controls the Endian mode of both program and privi-  Γöé
  13442. Γöé   leged states.                               Γöé
  13443. Γöé                                        Γöé
  13444. Γöé 3.  Open Firmware does not make any assumptions about whether a client    Γöé
  13445. Γöé   program is TOC-based or not.  It is the responsibility of the client   Γöé
  13446. Γöé   program to set %r2 to its TOC, if necessary.               Γöé
  13447. Γöé                                        Γöé
  13448. Γöé 4.  As defined in Section 5.6, "Residual Data."                Γöé
  13449. Γöé                                        Γöé
  13450. Γöé 5  As defined in Section 5.3, "Loading the Load Image".           Γöé
  13451. ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  13452.  
  13453.  
  13454. ΓòÉΓòÉΓòÉ 17.6.3.2. Initial Stack ΓòÉΓòÉΓòÉ
  13455.  
  13456. Client programs shall be invoked with a valid stack pointer (%r1) with at least 
  13457. 32 KB of memory available for stack growth.  The stack pointer shall be 16-byte 
  13458. aligned, reserving sufficient room for a linkage area. 
  13459.  
  13460.  
  13461. ΓòÉΓòÉΓòÉ 17.6.3.3. Client Interface Handler Address ΓòÉΓòÉΓòÉ
  13462.  
  13463. When client programs are invoked, %r5 shall contain the address of the entry 
  13464. point of the client interface handler. 
  13465.  
  13466. Note:  This address points to the first instruction of the client interface 
  13467. handler, not to a procedure descriptor. 
  13468.  
  13469.  
  13470. ΓòÉΓòÉΓòÉ 17.6.3.4. Client Program Arguments ΓòÉΓòÉΓòÉ
  13471.  
  13472. The calling program may pass to the client an array of bytes of arbitrary 
  13473. content; if this array is present, its address and length shall be passed in 
  13474. registers %r6 and %r7, respectively.  For programs booted directly by Open 
  13475. Firmware, the length of this array is zero.  Secondary boot programs may use 
  13476. this argument array to pass information to the programs that they boot. 
  13477.  
  13478. Note:  The Open Firmware standard makes no provision for specifying such an 
  13479. array or its contents.  Therefore, in the absence of implementation-dependent 
  13480. extensions, such an array will not be passed to a client program executed 
  13481. directly from an Open Firmware implementation. However, intermediate boot 
  13482. programs that simulate or propagate the Open Firmware client interface to the 
  13483. programs that they load can provide such an array for their clients. 
  13484.  
  13485. Note:  Boot command line arguments, typically consisting of the name of a file 
  13486. to be loaded by a secondary boot program followed by flags selecting various 
  13487. secondary boot and operating system options, are provided to client programs 
  13488. via the "bootargs" and "bootpath" properties of the "/chosen" node. 
  13489.  
  13490.  
  13491. ΓòÉΓòÉΓòÉ 17.6.4. Memory and MMU ΓòÉΓòÉΓòÉ
  13492.  
  13493. The MMU shall be enabled by Open Firmware. 
  13494.  
  13495. Note:  Many client programs, including most secondary boot programs, require no 
  13496. knowledge of the details of the MMU. 
  13497.  
  13498. The client program is guaranteed its own code and data memory areas and a valid 
  13499. stack, but it may make no other assumptions concerning the existence or state 
  13500. of memory, real or virtual.  Through the client interface, the client program 
  13501. may query the Open Firmware to determine the amount and status of memory and 
  13502. may allocate and free portions of that memory. 
  13503.  
  13504.  
  13505. ΓòÉΓòÉΓòÉ 17.6.5. Caching ΓòÉΓòÉΓòÉ
  13506.  
  13507. The caches of the processor shall be enabled when the client program is called. 
  13508. Memory areas allocated on behalf of the client program are marked as cacheable. 
  13509. Accesses to "I/O" devices (especially, to devices across "bridges") shall be 
  13510. made with the register access words (e.g. rl@) using virtual addresses returned 
  13511. by map-in. 
  13512.  
  13513.  
  13514. ΓòÉΓòÉΓòÉ 17.6.6. Interrupts ΓòÉΓòÉΓòÉ
  13515.  
  13516. Open Firmware requires that interrupts be "vectored" to its handlers when it is 
  13517. in control of the processor.  It is implementation dependent whether the 
  13518. interrupts are mapped to ROM (MSR[IP]=1) or RAM (MSR[IP]=0). 
  13519.  
  13520.  
  13521. ΓòÉΓòÉΓòÉ 17.6.6.1. ROM-Based Interrupts ΓòÉΓòÉΓòÉ
  13522.  
  13523. When interrupts are mapped to ROM  (MSR[IP]=1), it is required that the vectors 
  13524. contain code which works independent of the Endian mode of the processor.  This 
  13525. can be implemented by a dual-entry routine, where the interrupt entry point 
  13526. contains consecutive branches to a Big-Endian and Little-Endian handler. 
  13527.  
  13528. In addition, a mechanism shall be provided which allows Open Firmware (which is 
  13529. executing in RAM) to get control when an interrupt occurs.  A typical mechanism 
  13530. for providing this is to use an SPR to contain the address of an "interrupt 
  13531. vector", which is a table of addresses (one per interrupt entry point).  This 
  13532. interrupt vector is used to redirect interrupts by the ROM-based entries. 
  13533.  
  13534.  
  13535. ΓòÉΓòÉΓòÉ 17.6.6.2. RAM-Based Interrupts ΓòÉΓòÉΓòÉ
  13536.  
  13537. When interrupts are mapped to RAM (MSR[IP]=0), Open Firmware shall save and 
  13538. restore the first location of each interrupt that it wants to "take over"; i.e. 
  13539. whenever Open Firmware needs the use of an interrupt, it will save the current 
  13540. contents of the corresponding entry point and replace that location with a 
  13541. branch to its entry point.  When Open Firmware returns control (e.g. returning 
  13542. from a Client Interface call), it shall restore the RAM location to its 
  13543. original contents. 
  13544.  
  13545.  
  13546. ΓòÉΓòÉΓòÉ 17.6.7. Client Callbacks ΓòÉΓòÉΓòÉ
  13547.  
  13548. This section defines the callback mechanism that allows Open Firmware to access 
  13549. services exported to it by the client program.  As described in Section 6.3.2.6 
  13550. (and the glossary entries for callback and $callback) in [1], the callback 
  13551. mechanism follows the same rules as those of Client interface calls; i.e. an 
  13552. argument array is constructed by Open Firmware and that array is passed (via 
  13553. %r3) to the client's callback routine.  The address of the callback routine is 
  13554. supplied to Open Firmware by means of the set-callback client call. 
  13555.  
  13556.  
  13557. ΓòÉΓòÉΓòÉ 17.6.7.1. Translation Assist Callbacks ΓòÉΓòÉΓòÉ
  13558.  
  13559. As mentioned in Section "Open Firmware's Virtual Address Space Rules", client 
  13560. programs that take over control of the system's memory management must provide 
  13561. a set of callbacks that implement MMU functions.  This section defines the 
  13562. input arguments and return values for these callbacks.  The notation follows 
  13563. the style used in Chapter 6 of the Open Firmware specification [1]. 
  13564.  
  13565. map
  13566.    IN:   [address] virt, size, mode
  13567.    OUT:  none
  13568.  
  13569. Creates system-specific translation information; this will typically include 
  13570. the addition of PTEs to the HTAB.  The virt argument shall be in the range 
  13571. allocated for use by Open Firmware.  If the mapping is successfully performed, 
  13572. a value of zero shall be placed in the ret1 cell of the argument array and in 
  13573. %r3; a non-zero error code shall be returned (in ret1 and %r3) if the mapping 
  13574. cannot be performed. 
  13575.  
  13576. unmap
  13577.    IN:   [address] virt, size
  13578.    OUT:  none
  13579.  
  13580. The system removes any data structures (including PTEs) for the virtual address 
  13581. range.  If a mapping of virt,size is not present, a non-zero value may be 
  13582. returned; Open Firmware shall not treat this as an error. 
  13583.  
  13584. translate
  13585.    IN:   [address] virt
  13586.    OUT:  [address] real
  13587.  
  13588. The system attempts to compute the real address (real) to which the virtual 
  13589. address (virt) is mapped.  If the translation is successful, a PTE shall be 
  13590. placed into the HTAB for this translation, the resulting real address shall be 
  13591. returned in real, and ret1 (and %r3) shall be set to false (0).  If the 
  13592. translation is not successful, ret1 (and %r3) shall be set to a non-zero error 
  13593. code. 
  13594.  
  13595. This call shall be made when Open Firmware handles a DSI/ISI within the User 
  13596. interface.  A successful result of the translate call indicates that Open 
  13597. Firmware can complete the interrupted access; failure indicates that an access 
  13598. was made to an invalid address. 
  13599.  
  13600.  
  13601. ΓòÉΓòÉΓòÉ 17.7. User Interface Requirements ΓòÉΓòÉΓòÉ
  13602.  
  13603. An implementation of Open Firmware for PowerPC shall conform to the core 
  13604. requirements as specified in [1] and the following PowerPC-specific extensions. 
  13605.  
  13606.  
  13607. ΓòÉΓòÉΓòÉ 17.7.1. Machine Register Access ΓòÉΓòÉΓòÉ
  13608.  
  13609. The following user interface commands represent PowerPC registers within the 
  13610. saved program state.  Executing the command returns the saved value of the 
  13611. corresponding register.  The saved value may be set by preceding the command 
  13612. with to; the actual registers are restored to the saved values when go is 
  13613. executed. 
  13614.  
  13615. Branch Unit Registers 
  13616.  
  13617.  %cr                 Access saved copy of Condition Register. 
  13618.  
  13619.  %ctr                Access saved copy of Count Register. 
  13620.  
  13621.  %lr                 Access saved copy of Link Register. 
  13622.  
  13623.  %msr                Access saved copy of Machine State Register. 
  13624.  
  13625.  %srr0 and %srr1     Access saved copy of Save/Restore Registers. 
  13626.  
  13627.  Fixed-Point Registers 
  13628.  
  13629.  %r0 through %r31    Access saved copies of Fixed-Point Registers. 
  13630.  
  13631.  %xer                Access saved copy of XER register. 
  13632.  
  13633.  Floating-Point Registers 
  13634.  
  13635.  Unlike the other registers, the floating-point-unit registers are not normally 
  13636.  saved, since they are not used by Open Firmware.  The following access words, 
  13637.  therefore, access the registers directly. 
  13638.  
  13639.  %f0 through %f31    Access Floating-Point Registers. 
  13640.  
  13641.  %fpscr              Access Floating-Point Status and Control Register. 
  13642.  
  13643.  The following command displays the PowerPC CPU's saved program state. 
  13644.  
  13645.  .registers 
  13646.  
  13647.  
  13648. ΓòÉΓòÉΓòÉ 17.7.2. Configuration Variables ΓòÉΓòÉΓòÉ
  13649.  
  13650. In addition to the standard configuration variables defined by the core Open 
  13651. Firmware document, the following configuration variables shall be implemented 
  13652. for PowerPC: 
  13653.  
  13654.  "little-endian?" This Boolean variable controls the Endian mode of the Open 
  13655.                  Firmware.  If true (-1), the Endian mode is Big-Endian; if 
  13656.                  false (0), the Endian mode is Little-Endian.  The default 
  13657.                  value of "little-endian?" shall be false. 
  13658.  
  13659.  "load-base"     This integer variable defines the default load address for 
  13660.                  client programs when using the load method.  The default value 
  13661.                  is implementation dependent. 
  13662.  
  13663.  
  13664. ΓòÉΓòÉΓòÉ 17.8. Additional Device-Specific Properties ΓòÉΓòÉΓòÉ
  13665.  
  13666. The following properties are not specific to PowerPC, but are included here 
  13667. because they have significance to PowerPC Reference Platforms. 
  13668.  
  13669.  
  13670. ΓòÉΓòÉΓòÉ 17.8.1. "Display" Properties ΓòÉΓòÉΓòÉ
  13671.  
  13672. In addition to the standard properties defined by Open Firmware for display 
  13673. devices (i.e. device_type = "display"), the following properties shall be 
  13674. present for PowerPC Reference Platform-compliant implementations. 
  13675.  
  13676.  "width"         Standard property, encoded as with encode-int, that represents 
  13677.                  the visible width of the display in pixels. 
  13678.  
  13679.  "height"        Standard property, encoded as with encode-int, that represents 
  13680.                  the visible height of the display in pixels. 
  13681.  
  13682.  "linebytes"     Standard property, encoded as with encode-int, that represents 
  13683.                  the address offset between a pixel on one scan line and that 
  13684.                  same relative horizontal pixel position on the immediately 
  13685.                  following scan line. 
  13686.  
  13687.  
  13688. ΓòÉΓòÉΓòÉ 18. Obtaining Additional Information ΓòÉΓòÉΓòÉ
  13689.  
  13690. Several sources exist for obtaining additional information about the PowerPC 
  13691. and the PowerPC Reference Platform. 
  13692.  
  13693. Anyone interested in obtaining more information on the PowerPC processor or on 
  13694. the PowerPC Reference Platform may use the following sources: 
  13695.  
  13696.    o  IBM at 1-800-POWERPC (1-800-769-3772) in the U.S.A (MPR-PPC-RPU-02 is the 
  13697.       number for the PowerPC Reference Platform Version 1.0) 
  13698.    o  If the 1-800-POWERPC number can not be reached or if multilingual 
  13699.       operators are required, use 1-708-296-9332 
  13700.    o  IBM at (39)-39-600-4295 in Europe 
  13701.    o  Motorola at 1-800-845-MOTO (6686). 
  13702.  
  13703.  Copies of the PowerPC Reference Platform Specification may be obtained from 
  13704.  these numbers.  Hardware system vendors may obtain IBM design kits which give 
  13705.  further information on the reference implementation by contacting IBM at the 
  13706.  numbers listed above or at the following numbers: 
  13707.  
  13708.    o  Within Europe (33)-6713-5757 in French 
  13709.    o  Within Europe (33)-6713-5756 in Italian 
  13710.    o  Within Europe (49)-511-516-3444 in English 
  13711.    o  Within Europe (49)-511-516-3555 in German 
  13712.    o  In Asia (81)-755-87-4745 in Japanese 
  13713.  
  13714.  An electronic forum on CompuServe has been established for the discussion of 
  13715.  PowerPC Reference Platform topics and for obtaining answers to questions on 
  13716.  the PowerPC Reference Platform.  Go to the "PowerPC" forum on CompuServe and 
  13717.  join the "Reference Platform" topic.  There is a summary of the PowerPC 
  13718.  Reference Platform Specification in the library of the PowerPC forum. 
  13719.  
  13720.  Several white papers are available from IBM at 1-512-838-5552. These papers 
  13721.  expand on the information in this specification.  The papers which were 
  13722.  available at the time of publishing this specification are as follows: 
  13723.  
  13724.    o  PowerPC 60x/PCI Bus Bridge Implementation for PowerPC Reference Platform 
  13725.       by Yongjae Rim 
  13726.    o  Bi-Endian Designs in PowerPC Reference Platform by Shien-Tai Pan 
  13727.    o  Symmetric Multiprocessing by Don McCauley 
  13728.    o  PowerPC Endian Switch Code by Gary Tsao 
  13729.    o  Plug and Play for PowerPC Reference Platform by Gary Tsao 
  13730.    o  L2 Cache Design for PowerPC by Allan Steel 
  13731.  
  13732.  A paper, The PowerPC Reference Platform Specification and Machine Abstraction 
  13733.  by Allan Steel, is available in the Spring Compcon 94 digest. 
  13734.  
  13735.  For AIX license and product information, contact David Hall, AIX OEM 
  13736.  Relations, at 512-838-2088. 
  13737.  
  13738.  Software vendors interested in porting their applications to AIX on PowerPC 
  13739.  can contact the AIX Power Team General Information Line at 1-800-222-2363. 
  13740.  
  13741.  A Windows NT porting center is available to help vendors who are interested in 
  13742.  porting their products to this platform.  The center can be contacted by 
  13743.  telephone at 1-800-803-0110 or 1-206-889-9011, or by electronic mail on 
  13744.  Internet at winntppc@vnet.ibm.com. 
  13745.  
  13746.  Kernel Extensions and Device Support Programming Concepts, IBM document number 
  13747.  SC232207, and Writing a Device Driver for AIX Version 3.2, IBM document number 
  13748.  GG243629, may be ordered by calling 1-800-879-2755. 
  13749.  
  13750.  To purchase a copy of System V Application Binary Interface, call 
  13751.  1-800-947-7700 in the U.S.A. or 515-284-6751 outside the U.S.A. 
  13752.  
  13753.  To order the Guide to Mac Family Hardware, call 1-800-282-2732. 
  13754.  
  13755.  Back issues of the Microsoft Systems Journal may be ordered by calling 
  13756.  1-800-444-4881 in the U.S.A. or 415-715-6213 outside the U.S.A. 
  13757.  
  13758.  To purchase the MS-DOS Programmer's Reference, call 1-800-677-7377. 
  13759.  
  13760.  Call 212-642-4900 for orders or inquiries pertaining to ANSI standards. 
  13761.  
  13762.  To order copies of EIA standards, contact Global Engineering Documents at 
  13763.  1-800-854-7179. 
  13764.  
  13765.  Copies of IEEE standards may be obtained by calling 1-800-678-IEEE. For 
  13766.  information about IEEE standards, call 908-562-3800. 
  13767.  
  13768.  To purchase PCI documents, call 1-800-433-5177 in the U.S.A. or 503-797-4207 
  13769.  outside the U.S.A. 
  13770.  
  13771.  Copies of PCMCIA standards may be obtained by calling 408-720-0107. 
  13772.  
  13773.  The PowerOpen Association may be contacted at the address and telephone number 
  13774.  listed below: 
  13775.  
  13776.   PowerOpen Association
  13777.   10500 North Wolfe Road
  13778.   Suite SW2-255
  13779.   Cupertino, CA 95014
  13780.   1-800-457-0463
  13781.  
  13782.  Documents which were referenced in this specification are listed below: 
  13783.  
  13784.    o  PowerPC Architecture Manual, IBM order number 52G7487 
  13785.  
  13786.    o  Kernel Extensions and Device Support Programming Concepts, IBM order 
  13787.       number SC232207 
  13788.  
  13789.    o  Writing a Device Driver for AIX Version 3.2, IBM order number GG243629 
  13790.  
  13791.    o  How To Create Endian-Neutral Software for Portability, TR54.837 
  13792.  
  13793.    o  PowerPC processor-specific user's manuals: 
  13794.  
  13795.         -  PowerPC 601 RISC Microprocessor User's Manual, IBM order number 
  13796.            52G7484, Motorola order number MPC601UM/ADREV1 
  13797.  
  13798.    o  ANSI Standard X3.131-1990 (Revision 10c) for SCSI-2 
  13799.  
  13800.    o  ANSI Standard X3.221 AT Attachment (Revision 4a) 
  13801.  
  13802.    o  ANSI/NISO/ISO 9660, Information Processing -- Volume and File Structure 
  13803.       of CD-ROM for Information Interchange 
  13804.  
  13805.    o  EIA/TIA-232-E, Interface Between Data Terminal Equipment and Data Circuit 
  13806.       Terminated Equipment Employing Serial Binary Data Interchange 
  13807.  
  13808.    o  EIA-422-A, Electrical Characteristics of Balanced Voltage Digital 
  13809.       Interface Circuits 
  13810.  
  13811.    o  IEEE P1275, Standard for Boot (Initialization Configuration) Firmware, 
  13812.       Core Requirements and Practices 
  13813.  
  13814.    o  IEEE P1284, Standard Signaling Method for a Bi-Directional Parallel 
  13815.       Peripheral Interface for Personal Computers, March 15, 1993 
  13816.  
  13817.    o  IEEE 802.3, ISO/IEC 8802-3, Information technology -- Local and 
  13818.       metropolitan area networks Part III: Carrier sense multiple access with 
  13819.       collision detection (CSMA-CD) access method and physical layer 
  13820.       specifications, 1993 
  13821.  
  13822.    o  IEEE 802.5, Standards for Local Area Networks: Token Ring Access Method 
  13823.       and Physical Layer Specifications 
  13824.  
  13825.    o  Microsoft Hardware Abstraction Layer, Beta Version, March 1993 
  13826.  
  13827.    o  PCI documents (available from and maintained by the PCI Special Interest 
  13828.       Group): 
  13829.  
  13830.         -  PCI Local Bus Specification, Revision 2.0, April 30, 1993 
  13831.         -  PCI System Design Guide, Revision 1.0, September 1993 
  13832.         -  PCI to PCI Bridge Architecture Specification, Revision 1.0, April 5, 
  13833.            1994 
  13834.         -  PCI Multimedia Design Guide, Revision 1.0, March 29, 1994 
  13835.  
  13836.    o  PCMCIA standards (can be ordered from the Personal Computer Memory Card 
  13837.       International Association): 
  13838.  
  13839.         -  PC Card Standard Specification, Release 2.1, July 1993 
  13840.         -  Socket Services Specification, Release 2.1, July 1993 
  13841.         -  Card Services Specification, Release 2.1, July 1993 
  13842.         -  PC Card ATA Mass Storage Specification, Release 1.02, July 1993 
  13843.         -  AIMS Specification, Release 1.01, November 1992 
  13844.         -  Recommended Extensions, Release 1.00, November 1992 
  13845.  
  13846.    o  Michel Dubois, Christoph Scheurich, and Faye Briggs, Memory Access 
  13847.       Buffering in Multiprocessors, Proceedings of the 13th ISCA, pp. 434-441, 
  13848.       1986. 
  13849.  
  13850.    o  PowerOpen ABI 
  13851.  
  13852.    o  PowerOpen API 
  13853.  
  13854.    o  System V Application Binary Interface 
  13855.  
  13856.    o  MS-DOS Programmer's Reference 
  13857.  
  13858.    o  "Peering Inside the PE: A Tour of the Win32 Portable Executable File 
  13859.       Format," Microsoft Systems Journal, March 1994 
  13860.  
  13861.    o  Bootstrap Protocol, Internet RFC 951. 
  13862.  
  13863.  
  13864. ΓòÉΓòÉΓòÉ 19. Acronyms and Abbreviations ΓòÉΓòÉΓòÉ
  13865.  
  13866. Table 37. Acronyms and Abbreviations 
  13867.  
  13868. ΓöîΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö¼ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÉ
  13869. Γöé TERM      Γöé DEFINITION                          Γöé
  13870. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13871. Γöé ABI      Γöé Application binary interface                 Γöé
  13872. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13873. Γöé ANSI      Γöé American National Standards Institute             Γöé
  13874. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13875. Γöé API      Γöé Applications programming interface              Γöé
  13876. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13877. Γöé APM      Γöé Available processor mask                   Γöé
  13878. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13879. Γöé ASIC      Γöé Application-specific integrated circuit            Γöé
  13880. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13881. Γöé ATM      Γöé Asynchronous transfer mode                  Γöé
  13882. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13883. Γöé BAT      Γöé Block address translation                   Γöé
  13884. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13885. Γöé BE       Γöé Big-Endian                          Γöé
  13886. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13887. Γöé BEPI      Γöé Block effective page index                  Γöé
  13888. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13889. Γöé BL       Γöé Block length                         Γöé
  13890. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13891. Γöé BLR      Γöé Branch to link register                    Γöé
  13892. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13893. Γöé BRPN      Γöé Block real page number                    Γöé
  13894. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13895. Γöé BTAS      Γöé Boot-time abstraction software                Γöé
  13896. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13897. Γöé BUID      Γöé Bus unit identifier                      Γöé
  13898. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13899. Γöé CB       Γöé Copy-back                           Γöé
  13900. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13901. Γöé CISC      Γöé Complex instruction set computer               Γöé
  13902. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13903. Γöé CPPR      Γöé Current processor priority register              Γöé
  13904. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13905. Γöé CRC      Γöé Cyclic redundancy check                    Γöé
  13906. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13907. Γöé CV       Γöé Compatible value                       Γöé
  13908. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13909. Γöé DAC      Γöé Digital-to-analog converter                  Γöé
  13910. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13911. Γöé DBAT      Γöé Data block address translation register            Γöé
  13912. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13913. Γöé DCE      Γöé Distributed computing environment               Γöé
  13914. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13915. Γöé DDI      Γöé Device driver interface                    Γöé
  13916. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13917. Γöé DDK      Γöé Device driver development kit                 Γöé
  13918. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13919. Γöé DMA      Γöé Direct memory access                     Γöé
  13920. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13921. Γöé DRAM      Γöé Dynamic random access memory                 Γöé
  13922. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13923. Γöé DSI      Γöé Data storage interrupt                    Γöé
  13924. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13925. Γöé DSP      Γöé Digital signal processor                   Γöé
  13926. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13927. Γöé EA       Γöé Effective address                       Γöé
  13928. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13929. Γöé ECC      Γöé Error checking and correcting                 Γöé
  13930. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13931. Γöé ECP      Γöé Extended capabilities port                  Γöé
  13932. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13933. Γöé EEPROM     Γöé Electrically eraseable programmable read-only memory     Γöé
  13934. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13935. Γöé EISA      Γöé Extended industry standard architecture            Γöé
  13936. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13937. Γöé ELF      Γöé Executable and linking format                 Γöé
  13938. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13939. Γöé EOI      Γöé End of interrupt                       Γöé
  13940. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13941. Γöé EPLD      Γöé Electrically programmable logic device            Γöé
  13942. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13943. Γöé EPROM     Γöé Eraseable programmable read-only memory            Γöé
  13944. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13945. Γöé FAL      Γöé Firmware abstraction layer                  Γöé
  13946. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13947. Γöé FAT      Γöé File allocation table                     Γöé
  13948. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13949. Γöé FCS      Γöé Fiber Channel Standard                    Γöé
  13950. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13951. Γöé FDDI      Γöé Fiber distributed data interface               Γöé
  13952. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13953. Γöé FIFO      Γöé First in first out                      Γöé
  13954. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13955. Γöé FRU      Γöé Field-replaceable unit                    Γöé
  13956. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13957. Γöé GB       Γöé Gigabyte                           Γöé
  13958. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13959. Γöé GOT      Γöé Global offset table                      Γöé
  13960. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13961. Γöé GPR      Γöé General purpose register                   Γöé
  13962. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13963. Γöé HAL      Γöé Hardware abstraction layer                  Γöé
  13964. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13965. Γöé HAS      Γöé Hardware abstraction software                 Γöé
  13966. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13967. Γöé HPFS      Γöé High-performance file system                 Γöé
  13968. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13969. Γöé HTAB      Γöé Hashed page table                       Γöé
  13970. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13971. Γöé IBAT      Γöé Instruction block address translation register        Γöé
  13972. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13973. Γöé IC       Γöé Integrated circuit                      Γöé
  13974. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13975. Γöé IDE      Γöé Integrated device electronics                 Γöé
  13976. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13977. Γöé IP       Γöé Interrupt prefix                       Γöé
  13978. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13979. Γöé IPIRR     Γöé Inter-processor interrupt request register          Γöé
  13980. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13981. Γöé IRDT      Γöé Interrupt redirection table                  Γöé
  13982. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13983. Γöé IRQL      Γöé Interrupt request level                    Γöé
  13984. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13985. Γöé IRQP      Γöé Interrupt request priority                  Γöé
  13986. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13987. Γöé IRR      Γöé Interrupt request register                  Γöé
  13988. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13989. Γöé ISA      Γöé Industry standard architecture                Γöé
  13990. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13991. Γöé ISDN      Γöé Integrated services digital network              Γöé
  13992. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13993. Γöé ISE      Γöé Instruction set emulator                   Γöé
  13994. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13995. Γöé ISI      Γöé Instruction storage interrupt                 Γöé
  13996. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13997. Γöé ISR      Γöé Interrupt source register                   Γöé
  13998. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  13999. Γöé ITL      Γöé Independent test lab                     Γöé
  14000. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14001. Γöé JEIDA     Γöé Japan Electronic Industry Development Association       Γöé
  14002. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14003. Γöé JFS      Γöé Journaled file system                     Γöé
  14004. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14005. Γöé KB       Γöé Kilobyte                           Γöé
  14006. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14007. Γöé KBI      Γöé Kernel binary interface                    Γöé
  14008. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14009. Γöé KPI      Γöé Kernel programming interface                 Γöé
  14010. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14011. Γöé L1       Γöé First-level cache                       Γöé
  14012. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14013. Γöé L2       Γöé Second-level cache                      Γöé
  14014. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14015. Γöé LAN      Γöé Local area network                      Γöé
  14016. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14017. Γöé LBX      Γöé Local branch exchange                     Γöé
  14018. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14019. Γöé LE       Γöé Little-Endian                         Γöé
  14020. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14021. Γöé LSb      Γöé Least significant bit                     Γöé
  14022. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14023. Γöé LSB      Γöé Least significant byte                    Γöé
  14024. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14025. Γöé LVM      Γöé Logical volume manager                    Γöé
  14026. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14027. Γöé MB       Γöé Megabyte                           Γöé
  14028. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14029. Γöé MCA      Γöé Micro Channel Architecture                  Γöé
  14030. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14031. Γöé MIDI      Γöé Musical instrument digital interface             Γöé
  14032. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14033. Γöé MMU      Γöé Memory management unit                    Γöé
  14034. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14035. Γöé MP       Γöé Multiprocessor                        Γöé
  14036. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14037. Γöé MSb      Γöé Most significant bit                     Γöé
  14038. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14039. Γöé MSB      Γöé Most significant byte                     Γöé
  14040. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14041. Γöé MSR      Γöé Machine status register                    Γöé
  14042. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14043. Γöé NFS      Γöé Network file system                      Γöé
  14044. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14045. Γöé NVRAM     Γöé Non-volatile random access memory               Γöé
  14046. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14047. Γöé OEM      Γöé Original equipment manufacturer                Γöé
  14048. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14049. Γöé ONC      Γöé Open network computing                    Γöé
  14050. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14051. Γöé OS       Γöé Operating system                       Γöé
  14052. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14053. Γöé PAL      Γöé Portability assist layer                   Γöé
  14054. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14055. Γöé PCI      Γöé Peripheral component interconnect               Γöé
  14056. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14057. Γöé PCIB/MC    Γöé PCI bridge and memory controller               Γöé
  14058. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14059. Γöé PCMCIA     Γöé Personal Computer Memory Card International Association    Γöé
  14060. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14061. Γöé PDA      Γöé Personal digital assistant                  Γöé
  14062. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14063. Γöé PE       Γöé Portable executable                      Γöé
  14064. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14065. Γöé PIM      Γöé Platform-independent module                  Γöé
  14066. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14067. Γöé PLL      Γöé Phase lock loop                        Γöé
  14068. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14069. Γöé PnP      Γöé Plug and Play                         Γöé
  14070. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14071. Γöé POE      Γöé PowerOpen Environment                     Γöé
  14072. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14073. Γöé POST      Γöé Power-on self test                      Γöé
  14074. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14075. Γöé PSM      Γöé Platform-specific module                   Γöé
  14076. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14077. Γöé PTE      Γöé Page table entry                       Γöé
  14078. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14079. Γöé QFP      Γöé Quad flat pack                        Γöé
  14080. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14081. Γöé QIC      Γöé Quarter-inch cartridge                    Γöé
  14082. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14083. Γöé RA       Γöé Real address                         Γöé
  14084. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14085. Γöé RAID      Γöé Redundant array of independent disks             Γöé
  14086. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14087. Γöé RAMDAC     Γöé Random access memory and digital-to-analog converter     Γöé
  14088. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14089. Γöé RBA      Γöé Relative block address                    Γöé
  14090. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14091. Γöé RGB      Γöé Red-green-blue                        Γöé
  14092. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14093. Γöé RISC      Γöé Reduced instruction set computer               Γöé
  14094. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14095. Γöé RPN      Γöé Real page number                       Γöé
  14096. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14097. Γöé RTAS      Γöé Run-time abstraction software                 Γöé
  14098. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14099. Γöé SCSI      Γöé Small computer system interface                Γöé
  14100. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14101. Γöé SIMM      Γöé Single inline memory module                  Γöé
  14102. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14103. Γöé SIO      Γöé Standard I/O                         Γöé
  14104. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14105. Γöé SMP      Γöé Symmetric multiprocessor                   Γöé
  14106. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14107. Γöé SPARC     Γöé Scalable processor architecture                Γöé
  14108. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14109. Γöé SPR      Γöé Special purpose register                   Γöé
  14110. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14111. Γöé SR       Γöé Segment register                       Γöé
  14112. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14113. Γöé SSD      Γöé Storage system division                    Γöé
  14114. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14115. Γöé SVID      Γöé System V interface definition                 Γöé
  14116. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14117. Γöé TCP/IP     Γöé Transmission control protocol internet protocol        Γöé
  14118. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14119. Γöé TEA      Γöé Transaction error acknowlegement               Γöé
  14120. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14121. Γöé TLB      Γöé Translation lookaside buffer                 Γöé
  14122. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14123. Γöé TTY      Γöé Teletypewriter                        Γöé
  14124. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14125. Γöé UMCU      Γöé Universal micro control unit                 Γöé
  14126. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14127. Γöé VA       Γöé Virtual address                        Γöé
  14128. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14129. Γöé VL       Γöé Network VESA local bus                    Γöé
  14130. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14131. Γöé VME      Γöé VERSA Module Eurocard                     Γöé
  14132. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14133. Γöé VPD      Γöé Vital product data                      Γöé
  14134. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14135. Γöé VPN      Γöé Virtual page number                      Γöé
  14136. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14137. Γöé VSID      Γöé Virtual segment ID                      Γöé
  14138. Γö£ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö╝ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöñ
  14139. Γöé WT       Γöé Write-through                         Γöé
  14140. ΓööΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓö┤ΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÇΓöÿ
  14141.  
  14142.  
  14143. ΓòÉΓòÉΓòÉ 20. Glossary ΓòÉΓòÉΓòÉ
  14144.  
  14145.  Alpha-numeric input device 
  14146.     A device for the input of symbols and alphabetical and numeric characters, 
  14147.     such as a keyboard. 
  14148.  
  14149.  BAT register 
  14150.     A mechanism which provides a means of mapping ranges of virtual addresses 
  14151.     larger than a page onto contiguous areas of real storage. 
  14152.  
  14153.  Big-Endian 
  14154.     A byte ordering method in which the most significant byte is stored first. 
  14155.  
  14156.  Bi-Endian 
  14157.     Having Big-Endian and Little-Endian byte ordering capability. 
  14158.  
  14159.  Dataless 
  14160.     A hardware configuration in which the system's hardfile is used only for 
  14161.     system support; most of the system software and data reside on a 
  14162.     network-connected storage device. 
  14163.  
  14164.  Directly attached 
  14165.     Electrically connected. 
  14166.  
  14167.  Hard disk 
  14168.     A storage media consisting of several spinning platters on which 
  14169.     information is read and written electronically. 
  14170.  
  14171.  Hardfile 
  14172.     A storage media for reading and writing large volumes of data.  Typically 
  14173.     implemented as a hard disk, but other storage technologies may be used. 
  14174.  
  14175.  HUMAN-CENTERED 
  14176.     Technology which is centered around the human senses of sight, sound and 
  14177.     touch. 
  14178.  
  14179.  Hot-plug capability 
  14180.     The ability to couple a peripheral device to a system without shutting down 
  14181.     or restarting the system. 
  14182.  
  14183.  Little-Endian 
  14184.     A byte ordering method in which the least significant byte is stored first. 
  14185.  
  14186.  Medialess 
  14187.     A hardware configuration with no data storage capability.  A network 
  14188.     connection supplies storage for the operating system, applications and 
  14189.     data. 
  14190.  
  14191.  Microkernel 
  14192.     A small, message-passing nucleus of system software running in the most 
  14193.     privileged state of the computer. 
  14194.  
  14195.  Pointing device 
  14196.     A device which provides two-dimensional positioning, such as a mouse, 
  14197.     tablet or touch screen. 
  14198.  
  14199.  
  14200. ΓòÉΓòÉΓòÉ 21. Trademark Information ΓòÉΓòÉΓòÉ
  14201.  
  14202. The following terms, denoted by a double asterisk (**) in this publication, are 
  14203. trademarks or registered trademarks of the companies shown: 
  14204.  
  14205.  DeskSet             Sun Microsystems, Inc. 
  14206.  EtherCard           Standard MicroSystems Corporation 
  14207.  EtherExpress        Intel Corporation 
  14208.  EtherLink           3Com Corporation 
  14209.  Ethernet            Xerox 
  14210.  LocalTalk           Apple Computer, Inc. 
  14211.  Macintosh           Apple Computer, Inc. 
  14212.  NetWare             Novell, Inc. 
  14213.  Newscard            Motorola, Inc. 
  14214.  NFS                 Sun Microsystems, Inc. 
  14215.  ONC                 Sun Microsystems, Inc. 
  14216.  OpenWindows         Sun Microsystems, Inc. 
  14217.  PostScript          Adobe Systems Incorporated 
  14218.  SatisFAXtion        Intel Corporation 
  14219.  ScanJet             Hewlett-Packard 
  14220.  Solaris             Sun Microsystems, Inc. 
  14221.  Sound Blaster       Creative Technology, Ltd. 
  14222.  SunOS               Sun Microsystems, Inc. 
  14223.  ToolTalk            Sun Microsystems, Inc. 
  14224.  UNIX                AT&T 
  14225.  Wabi                Sun Microsystems, Inc. 
  14226.  WangDAT             WangDAT Inc. 
  14227.  Windows             Microsoft Corporation 
  14228.  Windows NT          Microsoft Corporation 
  14229.  X Window System     Massachusetts Institute of Technology 
  14230.  
  14231.  
  14232. ΓòÉΓòÉΓòÉ 21.1. END OF DOCUMENT ΓòÉΓòÉΓòÉ
  14233.  
  14234. This is the last page of this document