home *** CD-ROM | disk | FTP | other *** search
/ ARM Club 3 / TheARMClub_PDCD3.iso / hensa / memmanagement / updatememc_1 < prev    next >
Text File  |  1999-04-27  |  2KB  |  48 lines
  1. Title:            UPDATEMEMC
  2. Author:            Marko Lukat (Marko.Lukat@E-Technik.TU-Chemnitz.DE)
  3. Version:        0.26
  4. Title From:        Documentation
  5. Author From:        Documentation
  6. Version From:        Documentation
  7. Supplier:        Marko Lukat (Marko.Lukat@E-Technik.TU-Chemnitz.DE)
  8. Date:            02/07/95
  9. Keywords:        Memory management software
  10. Shareware:        No
  11. Machine:        Archimedes
  12. Operating system:    RISCOS
  13. Memory requirements:    
  14. Peripherals needed:    MEMC (ie. pre-Risc PC machines)
  15. Other s/ware needed:    
  16. Directory:        micros/arch/riscos/d152
  17. Date mounted/updated:    28/09/95
  18. File names:        updatememc.zip
  19. Unarchived files:    3
  20. Unarchived size:    4 kbytes
  21. Omissions:        
  22. See also:        
  23.  
  24. -------------------------------------------------------------------------------
  25.  
  26. Acquiring the package:
  27.  
  28. Download the archive file(s) and extract using SparkPlug 2
  29. (see the "tools_help" file in micros/arch/riscos/tools for further info).
  30.  
  31.  
  32. Description:
  33.  
  34. Machines with MEMC1 (VL86C110) control their DRAM refresh through
  35. the SWI "OS_UpdateMEMC". After power on it's set to DURING VIDEO
  36. FLYBACK ONLY. During screen blanking it'll change to CONTINUOUS.
  37. But before Service_ScreenRestored is delivered it's reset to its
  38. original value ... but it isn't! The MEMC refresh state is set to NONE.
  39.  
  40. Sometimes sound and video DMA will be switched off to get more
  41. speed during vital actions (!ChangeFSI, !GZip). This time the CPU
  42. is the only one which performs memory access. And that's not enough
  43. for a worst case refresh ...
  44.  
  45. UpdateMEMC installs itself in the module area, and listens out for
  46. every "OS_UpdateMEMC" call. When one goes off, bit 8 will be forced
  47. to 1 (in R0 and R1) i.e. there is no chance to run without refresh.
  48.