home *** CD-ROM | disk | FTP | other *** search
/ ARM Club 1 / ARM_CLUB_CD.iso / contents / apps / program / d / exthelp / !StrongHlp / HelpData / Machine / Helpdata next >
Encoding:
Text File  |  1992-07-18  |  9.5 KB  |  259 lines

  1. Logical memory map
  2. ”’’’’’’’’’’’’’’’’’’’’’’’’’„ 2 000 000
  3. ‹      Screen memory      ‹
  4. †’ ’ ’ ’ ’ ’ ’ ’ ’ ’ ’ ’ ’œ
  5. ‹   Cursor/System/Sound   ‹
  6. †’’’’’’’’’’’’’’’’’’’’’’’’’œ 1 F00 000
  7. ‹       Font cache        ‹
  8. †’’’’’’’’’’’’’’’’’’’’’’’’’œ 1 E00 000
  9. ‹  System Heap and Stack  ‹
  10. †’’’’’’’’’’’’’’’’’’’’’’’’’œ 1 C00 000
  11. ‹ Relocatable Module Area ‹
  12. †’’’’’’’’’’’’’’’’’’’’’’’’’œ 1 800 000
  13. ‹       Sprite Area       ‹
  14. †’’’’’’’’’’’’’’’’’’’’’’’’’œ 1 400 000
  15. ‹        RAM Disc         ‹
  16. †’’’’’’’’’’’’’’’’’’’’’’’’’œ 1 000 000
  17. ‹                         ‹
  18. ‹  Application Workspace  ‹
  19. ‹                         ‹
  20. †’’’’’’’’’’’’’’’’’’’’’’’’’œ 0 008 000
  21. ‹    System Workspace     ‹
  22. ›’’’’’’’’’’’’’’’’’’’’’’’’’“ 0 000 000Memory Map
  23.      Read        Write     Hex Address
  24. ”’’’’’’’’’’’’’’’’’’’’’’’’’„ 4 000 000
  25. ‹            ‹            ‹
  26. ‹ ROM (low)  ‹            ‹
  27. ‹            ‹    <MEMC>    ‹
  28. †’’’’’’’’’’’’œ            ‹ 3 800 000
  29. ‹            ‹            ‹
  30. ‹ ROM (high) †’’’’’’’’’’’’œ 3 600 000
  31. ‹            ‹    <VIDC>    ‹
  32. †’’’’’’’’’’’’’’’’’’’’’’’’’œ 3 400 000
  33. ‹     <I/O Controllers=>IOC>     ‹
  34. †’’’’’’’’’’’’’’’’’’’’’’’’’œ 3 000 000
  35. ‹                         ‹
  36. ‹                         ‹
  37. ‹      Physical RAM       ‹
  38. ‹                         ‹
  39. ‹                         ‹
  40. †’’’’’’’’’’’’’’’’’’’’’’’’’œ 2 000 000
  41. ‹                         ‹
  42. ‹                         ‹
  43. ‹       <Logical RAM=>Logical>       ‹
  44. ‹                         ‹
  45. ‹                         ‹
  46. ›’’’’’’’’’’’’’’’’’’’’’’’’’“ 0 000 000Video Controller (VIDC)
  47. The VIDC can be programmed by writing
  48. a <word=>VIDC1> to anywhere in the range 
  49. &3400000 to &35FFFFF.VIDC registers
  50. Top eight bits are reg address. Bits 24,25
  51. are always 0, so address goes 0,4,8...
  52. Data lies in bits 0-23
  53.  
  54. Address  Register function
  55. -------  -----------------
  56.  00-3C    <Video palette=>VIDC00> 0-F
  57.     40    <Border col=>VIDC40>
  58.  44-4C    <Cursor palette=>VIDC40> 1-3
  59.  50-5C    reserved
  60.  60-7C    <Stereo Image channel=>VIDC60> 7,0-6
  61.     80    Horizontal Cycle         „
  62.     84    Horizontal Sync Width    ‹
  63.     88    Horizontal Border Start  ‹
  64.     8C    Horizontal Display Start †’„
  65.     90    Horizontal Display End   ‹ ‹
  66.     94    Horizontal Border End    ‹ Œ
  67.     98    Horizontal Cursor Start  “  
  68.     9C    Horizontal Interlace      <Diagr=>VIDC_diagr>
  69.     A0    Vertical Cycle           „  
  70.     A4    Vertical Sync Width      ‹ −
  71.     A8    Vertical Border Start    ‹ ‹
  72.     AC    Vertical Display Start   †’“
  73.     B0    Vertical Display End     ‹
  74.     B4    Vertical Border End      ‹
  75.     B8    Vertical Cursor Start    ‹
  76.     BC    Vertical Cursor End      “
  77.     C0    Sound Frequency
  78.  C4-DC    reserved
  79.     E0    <Control=>VIDCE0>
  80.  E4-FC    reservedVIDC Display parameters
  81.  
  82.      ‹—’’’’’’ HCS ’’’’’’–                    ‹
  83.   ’’’‘’’’’’’’’’’’’’’’’’’’’’’’’’’’’’’’’’’’’’’’‘’’  
  84.    − ‹      −−                       −−      ‹
  85.    ‹ ‹   VBSŒ‹ ”’’’’’’’’’’’’’’’’’’’„ ‹‹      ‹
  86.    ‹ ‹       ‹ ‹///// Border //////‹ ‹‹      ‹
  87.    ‹ ‹   VDS Œ ‹//”’’’’’’’’’’’’’„//‹ ‹‹      ‹
  88.    ‹ ‹         ‹//‹   Display   ‹//‹ ‹‹      ‹
  89.    ‹ ‹      || ‹//‹     ”’„     ‹//‹ ‹ŒVCS   ‹
  90.    ‹ ‹      ‹‹ ‹//‹     ›’“—’„  ‹//‹ Œ VCE   ‹
  91.    ‹ ‹      ‹‹ ‹//‹   Cursor “  ‹//‹         ‹
  92.    ‹ ‹   VDE‹Œ ‹//›’’’’’’’’’’’’’“//‹         ‹
  93.    ‹ ‹      ‹  ‹///////////////////‹         ‹
  94.    ‹ ‹   VBEŒ  ›’’’’’’’’’’’’’’’’’’’“         ‹
  95.  VCŒ ‹                                       ‹
  96.    − ‹—’’ HBS ’– -’’’’’’ HBE ’’’’’’–         ‹
  97. VSWŒ ‹—’’’ HDS ’’’– -’’ HDE ’’’’–            ‹
  98.   ’’’‘’’’’’’’’’’’’’’’’’’’’’’’’’’’’’’’’’’’’’’’‘’’
  99.      ‹—’’’’’’’’’’’’’’’ HC ’’’’’’’’’’’–—’HSW’–‹
  100. Video Palette
  101. Bit 0 - 3 : Red amplitude
  102.     4 - 7 : Green amplitude
  103.     8 -11 : Blue amplitude
  104.        12 : Supremacy bit
  105.  
  106. In 256-colour modes:
  107.   Bit 0-3 of byte, decides which 
  108.            palette reg to use.
  109.   Bit 4-8 of byte, replaces bits
  110.            3,6,7,11 of palette reg.Physical colour
  111. Bit 0 - 3 : Red amplitude
  112.     4 - 7 : Green amplitude
  113.     8 -11 : Blue amplitude
  114.        12 : Supremacy bitStereo Image
  115.           Only bits 0-2 are used:
  116.           -----------------------
  117.               0   undefined
  118.               1   100% left
  119.               2   83% left
  120.               3   67% left
  121.               4   Center
  122.               5   67% right
  123.               6   83% right
  124.               7   100% right
  125.  
  126. All Stereo Image registers must be programmed.
  127. When only 4 are used: 4,5,6,7 = 0,1,2,3
  128. When only 2 are used: (2,4,6),(3,5,7) = 0,1
  129. When only 1 is  used: 1,2,3,4,5,6,7 = 0Control Register
  130. 11100000xxxxxxxx--xxxxx---------
  131.                 ‹“     ‹‹‹›‹›‹›‹
  132. Test Mode ’’’’’’“      ‹‹‹ ‹ ‹ ›’ Pixel rate
  133.  00 Normal             ‹‹‹ ‹ ‹     00  8 MHz
  134.  01 Test mode 0        ‹‹‹ ‹ ‹     01 12 MHz
  135.  10 Test mode 1        ‹‹‹ ‹ ‹     10 16 MHz
  136.  11 Test mode 2        ‹‹‹ ‹ ‹     11 34 MHz
  137.                        ‹‹‹ ‹ ‹
  138. Test Mode ’’’’’’’’’’’’’“‹‹ ‹ ›’’’ Bits per pixel
  139.   0 Normal              ‹‹ ‹       00 1 bpp
  140.   1 Test mode 3         ‹‹ ‹       01 2 bpp
  141.                         ‹‹ ‹       10 4 bpp
  142. Composite Sync ’’’’’’’’’“‹ ‹       11 8 bpp
  143.   0 Vertical             ‹ ‹
  144.   1 Composite            ‹ ›’’’’’ DMA request
  145.                          ‹         00 End word 0,4
  146. Interlace Sync ’’’’’’’’’’“         01 End word 1,5
  147.   0 Interlace off                  10 End word 2,6
  148.   1 Interlace on                   11 End word 3,7Memory Controller (MEMC)
  149. When programming the MEMC,
  150. everything is contained
  151. in the address used.
  152.  
  153. You can program:
  154.   <Control register=>MEMC1>
  155.   Address translator
  156.   <DMA address generators=>MEMC3>MEMC control register
  157. Write any word to this address (or use <OS_UpdateMEMC=>SWI.OS_UpdateMEMC>)
  158.  
  159.  %00000011011x111xxx0-----------xx
  160.                      ‹‹‹‹“›‹›‹›‹
  161.   OS mode ’’’’’’’’’’’“‹‹‹  ‹ ‹ ›’ Page Size
  162.     0 On              ‹‹‹  ‹ ‹     00  4Kb
  163.     1 Off             ‹‹‹  ‹ ‹     01  8Kb
  164.                       ‹‹‹  ‹ ‹     10 16Kb
  165.   Sound DMA control ’’“‹‹  ‹ ‹     11 32Kb
  166.     0 Disable          ‹‹  ‹ ‹
  167.     1 Enable           ‹‹  ‹ ›’’’ Low ROM Access
  168.                        ‹‹  ‹       00 450ns
  169.   Video/Cursor DMA ’’’’“‹  ‹       01 325ns
  170.     0 Disable           ‹  ‹       10 200ns
  171.     1 Enable            ‹  ‹      
  172.                         ‹  ›’’’’’ High ROM Access
  173.   DRAM refresh control ’“          00 450ns
  174.    00 None                         01 325ns
  175.    01 During video flyback         10 200ns
  176.    10 None
  177.    11 ContinousMEMC DMA Address generators
  178.                         New value here
  179.   Vinit 00000011011x000...............xx
  180.  Vstart 00000011011x001...............xx
  181.    Vend 00000011011x010...............xx
  182.   Cinit 00000011011x011...............xx
  183. SstartN 00000011011x100...............xx
  184.   SendN 00000011011x101...............xx
  185.    Sptr 00000011011x110xxxxxxxxxxxxxxxxx
  186.  
  187.   Vptr
  188.   Cptr
  189.  
  190. Value in bits 2-16 is physical address 
  191. divided by 16 => All values are in the
  192. lower 0.5 Mb of physical memory.
  193.  
  194. Video:
  195. ------
  196. Circular buffer from Vstart to Vend.
  197. Vptr is set to Vinit just before new
  198. display frame begins.
  199.  
  200. Cursor:
  201. -------
  202. Cptr is initialised to Cinit during video
  203. flyback, and data is read from here when
  204. cursor DMA is requested.
  205.  
  206. Sound:
  207. ------
  208. SstartN and SendN is start and end of the
  209. next sound buffer. When the VIDC has 'used up'
  210. the current buffer:
  211.   If next is valid (1st SendN and then SstartN
  212.     set), it sets current = next, marks next as 
  213.     'invalid' and triggers the sound interrupt.
  214.   Else it will go back to start of current buffer.I/O Controller (IOC)
  215. Address:
  216. %000000110xx.....xxxxxxxxx.....00
  217.             ‹“‹’“         ›’’„’’“
  218. Type ’’’’’’’“ ‹           Address
  219.  00 slow      ›’ Bank
  220.  01 med   0 <Control registers=>IOC0>
  221.  10 fast   1-7 <Other devices=>IOC1-7>
  222.  11 syncBank 1-7 : Other devices
  223. Bank Type Address IC      Use
  224. ---- ---- ------- ------- -------------------------
  225.   1  Fast 3310000 1772    Floppy disc controller
  226.   2  Sync 33A0000 6854    Econet controller
  227.   3  Sync 33B0000 6551    Serial port controller
  228.   4  Slow 3240000 -       Internal expansion cards
  229.   4  Med  32C0000 -       Internal expansion cards
  230.   4  Fast 3340000 -       Internal expansion cards
  231.   4  Sync 33C0000 -       Internal expansion cards
  232.   5  Med  32D0000 HD63463 Harddisc register write
  233.   5  Med  32D0008 HD63463 Harddisc DMA read
  234.   5  Med  32D0020 HD63463 Harddisc register read
  235.   5  Med  32D0028 HD63463 Harddisc DMA write
  236.   5  Fast 3350010 HC374   Printer Data
  237.   5  Fast 3350018 HC574   Latch A
  238.   5  Fast 3350040 HC574   Latch B
  239.   7  Slow 3270000 -       External expansion cardsBank 0 : Control registers
  240. (Type=don't care)
  241.  
  242. Offset Read           Write       ‹ Offset Read           Write
  243. ------ -------------  ----------- ‹ ------ -------------  ----------------
  244.   00   Control        Control     ‹   40   T0 count low   T0 latch low
  245.   04   Kbd receive    Kbd send    ‹   44   T0 count high  T0 latch high
  246.   08   -              -           ‹   48   -              T0 Go command
  247.   0C   -              -           ‹   4C   -              T0 Latch command
  248.   10   IRQ status A   -           ‹   50   T1 count low   T1 latch low
  249.   14   IRQ request A  IRQ clear   ‹   54   T1 count high  T1 latch high
  250.   18   IRQ mask A     IRQ mask A  ‹   58   -              T1 Go command
  251.   1C   -              -           ‹   5C   -              T1 Latch command
  252.   20   IRQ status B   -           ‹   60   T2 count low   T2 latch low
  253.   24   IRQ request B  -           ‹   64   T2 count high  T2 latch high
  254.   28   IRQ mask B     IRQ mask B  ‹   68   -              T2 Go command
  255.   2C   -              -           ‹   6C   -              T2 Latch command
  256.   30   FIQ status     -           ‹   70   T3 count low   T3 latch low
  257.   34   FIQ request    -           ‹   74   T3 count high  T3 latch high
  258.   38   FIQ mask       FIQ mask    ‹   78   -              T3 Go command
  259.   3C   -              -           ‹   7C   -              T3 Latch command