home *** CD-ROM | disk | FTP | other *** search
/ Power-Programmierung / CD2.mdf / doc / graphdoc / clocks.txt < prev    next >
Text File  |  1994-01-18  |  10KB  |  282 lines
  1. Clock Circuits
  2.  
  3. Early boards used discrete clock crystals since there typically were only 2-4,
  4. but as newer boards can require more than a dozen frequencies, an integrated
  5. clock circuit is often used.
  6.  
  7. Another option is to have the clock circuitry on-chip as with the Cirrus Logic
  8. CL-GD54xx series.
  9.  
  10. VCLK refers to Video Clock and MCLK refers to Memory Clock.
  11.  
  12.  
  13. ICS90c61A
  14. Startech ST49c061
  15.  
  16. 20pin mask-programmable combined video and memory frequency generator.
  17. Pins:
  18.    1  i  Reference Clock Input for 14.318MHz reference crystal.
  19.    2  i  Feature Clock Input.
  20.    3  i  External Clock Input.
  21.    4  i  Video Frequency Select bit 0
  22.    5  i  Video Frequency Select bit 1
  23.    6  i  Address Latch Enable. Set low to latch new frequency selectors.
  24.    7  i  VGATTL. Video Frequency Select bit 2.
  25.    8  i  FCLKSEL. If low the Feature Clock Input (pin 2) is used as the video
  26.          clock
  27.    9  i  Memory Frequency Select bit 0.
  28.   10  o  Digital Ground
  29.   11  i  Memory Frequency Select bit 1.
  30.   12  o  Memory Clock Output.
  31.   14  i  Memory Clock Output Enable.
  32.   15  i  Analog Supply Voltage. Single +5V.
  33.   16  o  Analog Ground.
  34.   18  i  Video Clock Output Enable.
  35.   19  o  Video Clock Output.
  36.   20  i  Digital Supply Voltage. Single +5V.
  37.  
  38. The memory clock is one of four programmed frequencies selected by pins 9 & 11
  39. The video clock is one of eight programmed frequencies selected by pins 4,5
  40. and 7, or the Feature Clock Input (pin2) if pin 8 is low.
  41. The programmed clocks are calculated as: (Reference clock *A)/(B*C)
  42. Where A is 1..127, B is 1..127 and C is 1,2 or 4.
  43.  
  44. As this chip is mask programmable many versions exist:
  45.  
  46. ICS90c61A      -PR1     -PR2
  47. ST49c061       -01      -02
  48. Video Clk 0:   REF      REF
  49. Video Clk 1:  16.256   16.108
  50. Video Clk 2:  32.000   32.216
  51. Video Clk 3:  44.900   44.744
  52. Video Clk 4:  25.175   25.057
  53. Video Clk 5:  28.322   28.089
  54. Video Clk 6:  65.000    EXTRN
  55. Video Clk 7:  36.000   36.242
  56. Memory Clk 0: 40.000   41.612
  57. Memory Clk 1: 37.500   37.585
  58. Memory Clk 2: 36.000   36.242
  59. Memory Clk 3: 44.900   44.744
  60.  
  61.  
  62.  
  63. ICS2494
  64. Startech ST49c214
  65. ATI 18811
  66.  
  67. 20pin mask-programmable combined video and memory frequency generator.
  68. Pins:
  69.    1  i  Crystal or external clock input. Usually 14.318MHz
  70.    2  o  Crystal output.
  71.    3  i  External Clock
  72.    4  i  Video Frequency Select bit 0
  73.    5  i  Video Frequency Select bit 1
  74.    6  i  Address Latch Enable. Set high to latch new clock selectors.
  75.    7  i  Video Frequency Select bit 2
  76.    8  i  Video Frequency Select bit 3
  77.    9  i  Memory Frequency Select bit 0
  78.   10  o  Digital and Analog ground
  79.   11  i  Memory Frequency Select bit 1
  80.   12  o  Memory Clock Output.
  81.   13  i  Digital Supply Voltage. Single +5V
  82.   14  o  Digital and Analog ground
  83.   15  i  Analog Supply Voltage. Single +5V
  84.   16  o  Digital and Analog Ground
  85.   17  o  Digital and Analog Ground
  86.   18  o  Buffered Crystal Clock Output Frequency
  87.   19  o  Video Clock Output
  88.   20  i  Digital Supply Voltage. Single +5V
  89.  
  90.  
  91. The memory clock is one of four programmed frequencies selected by pins 9 & 11
  92. The video clock is one of sixteen programmed frequencies selected by pins 4,5,
  93. 7 and 8. Also the External Clock Input (pin 3) can be used.
  94. The programmed clocks are calculated as: (Reference clock *A)/(B*C)
  95. Where A is 1..127, B is 1..127 and C is 1,2 or 4.
  96.  
  97. As this chip is mask programmable many versions exist:
  98.  
  99. ICS2494   -236     -242     -231     -244     -237     -253              -256
  100. ST49c214   -1       -2       -3       -4       -5       -6       -8
  101. VCLK 0:   XTAL    30.000   25.175   20.000   50.350   25.175   25.175   25.175
  102. VCLK 1:  65.028   77.250   28.325   24.000   56.644   28.322   28.322   28.322
  103. VCLK 2:  EXTRN    EXTRN    85.000   32.000   65.000   40.000   40.000     0 ?
  104. VCLK 3:  36.000   80.000   44.900   40.000   72.000   65.000   32.500     0 ?
  105. VCLK 4:  25.175   31.500   40.000   50.000   80.000   44.900   50.000   50.000
  106. VCLK 5:  28.322   36.000   48.000   66.667   89.800   50.000   65.000   77.000
  107. VCLK 6:  24.000   75.000   50.000   80.000   63.000  130.000   38.000   36.000
  108. VCLK 7:  40.000   50.000   81.150  100.000   75.000   75.000   44.900   44.900
  109. VCLK 8:  44.900   40.000   25.175   54.000   25.175   25.175   31.500  130.000
  110. VCLK 9:  50.350   50.000   28.325   70.000   28.322   28.322   36.000  120.000
  111. VCLK A:  16.257   32.000   37.500   90.000   31.500   EXTRN    80.000   80.000
  112. VCLK B:  32.514   44.900   44.900  110.000   36.000   EXTRN    63.000   31.500
  113. VCLK C:  56.644   25.175   40.000   25.000   40.000   60.000   50.000  110.000
  114. VCLK D:  20.000   28.322   32.500   33.333   44.900   80.000  100.000   65.000
  115. VCLK E:  41.539   65.000   50.000   40.000   50.000   EXTRN    76.000   75.000
  116. VCLK F:  80.000   36.000   65.000   50.000   65.000   EXTRN   110.000   72.000
  117. MCLK 0:  32.900   36.000   36.000   16.000   40.000   32.900   70.000
  118. MCLK 1:  35.600   44.347   40.000   24.000   41.612   35.600   63.830
  119. MCLK 2:  43.900   37.500   45.000   50.000   44.744   43.900   60.000
  120. MCLK 3:  49.100   44.773   50.000   66.667   50.000   49.100   81.000
  121.  
  122.  
  123. ICS2494   -275     -305              -261
  124. ATI18811                     -0       -1
  125. VCLK 0:  25.175   25.175   42.950  100.000
  126. VCLK 1:  28.322   28.322   48.770  126.000
  127. VCLK 2:  40.000   40.000   92.400   92.400
  128. VCLK 3:    0 ?      0?     36.000   36.000
  129. VCLK 4:  50.000   50.000   50.350   50.350
  130. VCLK 5:  77.000   77.000   56.640   56.640
  131. VCLK 6:  36.000   36.000     0?       0?
  132. VCLK 7:  44.900   44.900   44.900   44.900
  133. VCLK 8: 130.000  130.000   30.240  135.000
  134. VCLK 9: 120.000  120.000   32.000   32.000
  135. VCLK A   80.000   80.000  110.000  110.000
  136. VCLK B:  31.500   31.500   80.000   80.000
  137. VCLK C: 110,000  110.000   39.910   39.910
  138. VCLK D:  65.000   65.000   44.900   44.900
  139. VCLK E:  75.000   75.000   75.000   75.000
  140. VCLK F:  94.500   94.500   65.000   65.000
  141. MCLK 0:
  142. MCLK 1:
  143. MCLK 2:
  144. MCLK 3:
  145.  
  146.  
  147.  
  148.  
  149.  
  150. Special version such as the OAK OTI068 and UMC UM9502 exist
  151.  
  152.  
  153.  
  154. ICS1394
  155. Startech ST49c394
  156. Trident TCK900x
  157.  
  158. 20pin mask-programmable video frequency generator.
  159. Pins:
  160.    1  i  Frequency Select bit 3
  161.    2  i  Address Latch Enable. Set high to latch new selectors.
  162.    3  i  Digital Supply Voltage. Single +5V
  163.    4  i  Frequency Select bit 4 or external clock input 1
  164.    5  i  Crystal or external clock input.
  165.    6  o  Crystal output
  166.    7  i  External Clock Input 2
  167.    8  o  Digital Ground
  168.    9  o  Video Clock Output
  169.   12  i  Analog Supply Voltage. Single +5V
  170.   17  o  Analog Ground
  171.   18  i  Frequency Select bit 0
  172.   19  i  Frequency Select bit 1
  173.   20  i  Frequency Select bit 2
  174.  
  175.  
  176. The video clock is one of 16 or 32 programmed frequencies selected by pins
  177. 18,19,20,1 and possibly 4. If the chip is in 16Also the External Clock Input (pin 3) can be used.
  178. The programmed clocks are calculated as: (Reference clock *A)/(B*C)
  179. Where A is 1..127, B is 1..127 and C is 1,2 or 4.
  180.  
  181. As this chip is mask programmable many versions exist:
  182.  
  183. ST49c394   -24      -30
  184. Trident:                    9001     9002      9004
  185. VCLK 0:  25.175   14.318   25.175   25.175   25.275
  186. VCLK 1:  28.322   16.257   28.322   28.322   28.322
  187. VCLK 2:  32.514   FREQ0    44.900   44.900   44.900
  188. VCLK 3:  36.000   32.514   36.000   36 000   36.000
  189. VCLK 4:  40.000   25.175   57.272   57.272   57.272
  190. VCLK 5:  44.900   28.322   65.000   65.000   65.000
  191. VCLK 6:  65.000   24.000   50.350   50.350   50.350
  192. VCLK 7:  84.000   40.000   40.000   40.000   40.000
  193. VCLK 8:  25.175   14.318            88.000   88.000
  194. VCLK 9:  28.322   16.257            98.000   98.000
  195. VCLK A:  40.000   FREQ0            118.800  118.000
  196. VCLK B:  44.900   36.000           108.000  108.000
  197. VCLK C:  32.514   25.175                     72.000
  198. VCLK D:  28.322   28.322                     77.000
  199. VCLK E:  36.000   24.000                     80.000
  200. VCLK F:  65.000   40.000                     75.000
  201. VCLK 10: 25.175   14.318
  202. VCLK 11: 28.322   65.028
  203. VCLK 12: 32.514   FREQ0
  204. VCLK 13: 36.000   36.000
  205. VCLK 14: 40.000   25.175
  206. VCLK 15: 44.900   28.322
  207. VCLK 16: 56.000   24.000
  208. VCLK 17: 65.000   40.000
  209. VCLK 18: 25.175   44.900
  210. VCLK 19: 28.322   50.344
  211. VCLK 1A: 32.514   16.257
  212. VCLK 1B: 40.000   32.514
  213. VCLK 1C: 44.900   56.644
  214. VCLK 1D: 60.000   20.000
  215. VCLK 1E: 80.000   50.000
  216. VCLK 1F: 84.000   80.000
  217.  
  218.  
  219.  
  220. IC Designs ICD2061A
  221. Diamond DCS2824
  222.  
  223. 16 pin user programmable clock generator.
  224. A (typically 14.318 MHz) crystal is connected to pin 6 & 7.
  225. There are two input pins (CLK and DATA) for selecting one of four programmed
  226. clocks and for programming a new clock.
  227.  
  228. Pins:
  229.    6  ?  Reference Clock
  230.    7  ?  Reference Clock
  231.    ?  i  CLK.  In programming mode this is the "clock" signal to synchronize
  232.          the data stream from the DATA pin.
  233.          In normal mode this is bit 0 of the clock select
  234.    ?  i  DATA. In programming mode this is the data signal.
  235.  
  236. Command word:
  237. Bit  1-7  m-2. 
  238.      8-9  Divisor. 0: 1, 1: 2, 2: 4, 3: 8
  239.    11-17  n-3.
  240.    18-21  Clock index select. 
  241.    22-23  Register nbr.
  242.  
  243. The actual clock frequency is calculated as:
  244.   ((((Reference Clock) * n)/m)/divisor
  245.  
  246. Where n is 3..130, m is 2..129 and the divisor is (1,2,4,8)
  247. Typically the Reference Clock is 14.318MHz
  248.  
  249. To program a clock value:
  250.     CLK   DATA
  251.      0      0
  252.      0      1
  253.  
  254.      1      1  !repeat these two 6 times
  255.      0      1  !
  256.  
  257.      0      0
  258.      1      0
  259.      0      0
  260.      1      0
  261.  
  262.      1    ~data    ! Repeat for each of 24 bits, starting with
  263.      0    ~data    ! the least significant
  264.      0     data    ! data is the data bit
  265.      1     data    ! ~data is the inverse data bit
  266.  
  267.      1      1
  268.      0      1
  269.      1      1
  270.  
  271.  
  272.  
  273. Other Clock chips:
  274.  
  275. MX8602                (Used on MXIC cards)
  276.  
  277. ICS90c64              (Used on WD90c33 board)
  278.  
  279. ICS2042ASC            (Used on Compaq QVision)
  280.  
  281. HM8694P               (Used on HMC cards)
  282.