home *** CD-ROM | disk | FTP | other *** search
/ Media Share 9 / MEDIASHARE_09.ISO / mag&info / astec_93.zip / 0799.TB < prev    next >
Text File  |  1993-01-12  |  1KB  |  24 lines
  1. =============================================================================
  2.  
  3. AST RESEARCH, INC.         TECHNICAL BULLETIN #0799                 12-16-92
  4.  
  5. =============================================================================
  6.  
  7.  
  8.                       BRAVO AND ADVANTAGE MEMORY ACCESS
  9.  
  10.  
  11. The Bravo and Advantage computers utilize a memory addressing architecture
  12. known as "interleaved", or "bank switched".  Instead of placing sequential
  13. memory addresses one after the other within the same bank of memory,
  14. sequential memory addresses are interleaved between banks of memory.  In the
  15. case of 80386 systems, for example, the first 32-bit address is in Bank 0,
  16. the second is in bank 1, and so forth for the number of banks installed.
  17.  
  18. Interleaving speeds memory access by enabling subsequent memory banks to be
  19. prepared (precharged) for access while the data is being retrieved from the
  20. current bank (address).  Under normal operation, in a system with one bank
  21. populated with memory, memory access is slower than when compared to a system
  22. with two or more memory banks populated.
  23.  
  24.