home *** CD-ROM | disk | FTP | other *** search
/ HAM Radio 1 / HamRadio.cdr / tech / palsum3 / control.pds < prev    next >
Text File  |  1987-08-26  |  2KB  |  67 lines
  1. Title     DEC PDP-11 unibus interrupt controller
  2. Pattern   Control.pds
  3. Revision  A
  4. Author    Dan Kinsella
  5. Company   Monolithic Memories Inc., Santa Clara, CA
  6. Date      3/1/85
  7.   
  8. CHIP INTR_CONTROL PAL20RA10
  9.   
  10. PL AINTR NC ABGIN FF1RESET SSYN BINTR NC FF3RESET BBGIN
  11. NC GND
  12. OE OUT4 OUT3 OUT2 OUT1 FF3 NFF4 FF4 NFF2 FF2 FF1 VCC
  13.   
  14. EQUATIONS
  15.   
  16. /FF1            := /FF1*FF2             ;Master control
  17. FF1.SETF         = /FF1RESET            ;block A
  18. FF1.CLKF         = /ABGIN
  19.   
  20. FF2             := FF1                  ;Bus Busy Signal
  21. FF2.SETF         = /AINTR
  22. FF2.CLKF         = ABGIN*FF2*/SSYN
  23.   
  24. /NFF2           := FF1                  ;Bus sack signal
  25. NFF2.SETF        = /AINTR
  26. NFF2.CLKF        = ABGIN*NFF2*/SSYN
  27.   
  28. /FF3            := /FF3*FF4             ;Master control
  29. FF3.SETF         = /FF3RESET            ;block B
  30. FF3.CLKF         = /BBGIN
  31.   
  32. FF4             := FF4                  ;Bus busy signal
  33. FF4.SETF         = /BINTR
  34. FF4.CLKF         = BBGIN*FF4*/SSYN
  35.   
  36. /NFF4           := FF3                  ;Bus sack signal
  37. NFF4.SETF        = /BINTR
  38. NFF4.CLKF        = BBGIN*NFF4*/SSYN
  39.   
  40. /OUT1            = FF1+FF2              ;Bus request signal
  41.                                         ;block A
  42. /OUT2            = FF4+FF3              ;Bus request signal
  43.                                         ;block B
  44. /OUT3            = AINTR                ;Intr. signal for
  45.                                         ;bus req. block A
  46. /OUT4            = BINTR                ;Intr. signal for
  47.                                         ;bus req. block B
  48.   
  49. SIMULATION
  50.   
  51. TRACE_ON FF1RESET FF3RESET AINTR BINTR SSYN ABGIN BBGIN
  52.          FF1 FF3 NFF2 NFF4 OUT1 OUT2 OUT3 OUT4
  53.   
  54. SETF PL /OE /FF1RESET /FF3RESET AINTR BINTR ABGIN SSYN BBGIN    ;Reset all regs
  55.   
  56. SETF FF1RESET FF3RESET /AINTR /BINTR    ;Clock FF1 and FF3
  57.      ABGIN BBGIN                        ;regs
  58.   
  59. SETF /SSYN                              ;Clock NFF and NFF3
  60.                                         ;regs
  61. TRACE_OFF
  62.   
  63.   
  64.   
  65.   
  66.   
  67.