home *** CD-ROM | disk | FTP | other *** search
/ Internet Standards / CD2.mdf / ccitt / 1992 / g / g709.asc < prev    next >
Text File  |  1993-08-15  |  62KB  |  2,052 lines
  1. 7.    Recommendation G.709
  2.  
  3.  
  4.  
  5. SYNCHRONOUS MULTIPLEXING STRUCTURE
  6.  
  7.  
  8.  
  9.     The CCITT,
  10.  
  11.  
  12.  
  13. considering
  14.  
  15.  
  16.  
  17.     that RecommendationG.707 describes the advantages offered by a syn-
  18. chronous digital hierarchy and multiplexing method and specifies a set of 
  19. synchronous digital hierarchy bit rates;
  20.  
  21.  
  22.  
  23.     that RecommendationG.708 specifies
  24.  
  25.  
  26.  
  27.     -      the general principles and frame structure of the Network Node 
  28. Interface (NNI) for the synchronous digital hierarchy;
  29.  
  30.  
  31.  
  32.     -      the overall frame size of 9 rows x 270 columns and Section Over-
  33. head (SOH) definition and its byte allocation;
  34.  
  35.  
  36.  
  37.     -      arrangements for international synchronous interconnection of 
  38. STM-1s;
  39.  
  40.  
  41.  
  42.     that RecommendationsG.707, G.708 and G.709 form a coherent set of 
  43. specifications for the synchronous digital hierarchy and NNI;
  44.  
  45.  
  46.  
  47. recommends
  48.  
  49.  
  50.  
  51.     that the formats for mapping multiplexing elements into the STM-1 at the 
  52. Network Node Interface (NNI) and the method of multiplexing to STM-
  53. N shall be as described in this Recommendation.
  54.  
  55.  
  56.  
  57. 1.    Basic multiplexing structure
  58.  
  59.  
  60.  
  61.     Descriptions of the various multiplexing elements are given in Recom-
  62. mendation G.708.
  63.  
  64.  
  65.  
  66.     The relationships between the various multiplexing elements are shown 
  67. in Figure 1.1/G.709. The detailed multiplexing structure is described in 
  68. the following sections.
  69.  
  70.  
  71.  
  72. 2.    Mapping formats and multiplexing method
  73.  
  74.  
  75.  
  76. 2.1    Mapping and multiplexing up to STM-1
  77.  
  78.  
  79.  
  80. 2.1.1    Mapping of VC-4 into AU-4
  81.  
  82.  
  83.  
  84.     The STM-1 mapping format for transporting one VC-4 in an AU-4 is 
  85. shown in Figure 2.1/G.709. The VC-4 consists of a 9-row by 261-column 
  86. payload structure; the first column of the VC-4 is devoted to Path Over-
  87. head (POH). The payload of the VC-4 shown in Figure 2.1/G.709 is a 
  88. single C-4. Other possible VC-4 payloads include a single 139 264 kbit/s 
  89. signal in a C-4, four VC-31s (shown in Figure 2.2/G.709 and carried in 
  90. four TU-31s), three VC-32s (shown in Figure 2.3/G.709 and carried in 
  91. three TU-32s), and a group of either 21 TUG-21s or 16 TUG-22s (shown 
  92. in Figure 2.4/G.709).
  93.  
  94.  
  95.  
  96.     The STM-1 format shown in Figure 2.1/G.709 consists of an AU-4 plus 
  97. Section Overhead (SOH). The VC-4 does not have a fixed phase with 
  98. respect to the AU-4 (andthe STM-1); therefore, the location of the first 
  99. byte of the VC-4 with respect to the AU-4 frame is given by the AU-4 
  100. pointer. Note that the AU-4, including the AU-4 pointer, has a fixed loca-
  101. tion in the STM-1 frame.
  102.  
  103.  
  104.  
  105. 2.1.2    Mapping of four VC-31s into AU-4
  106.  
  107.  
  108.  
  109.     The STM-1 mapping format for transporting four VC-31s in an AU-4 is 
  110. shown in Figure2.2/G.709. Each TU-31 consists of a 9-row by 64-col-
  111. umn payload structure plus six bytes of POH plus a three byte TU-31 
  112. pointer. The payload of the VC-31 shown in Figure2.2/G.709 is a single 
  113. C-31. Other possible VC-31 payloads include a single 34 368 kbit/s sig-
  114. nal in a C-31 (shown in Figure5.10/G.709) or a group of either five 
  115. TUG-21s or four TUG-22s (shown in Figure 2.5/G.709).
  116.  
  117.  
  118.  
  119.     The four VC-31s are carried independently in the 261-column VC-4. 
  120. Each of the VC-31s does not have a fixed phase with respect to the start 
  121. of the VC-4. Therefore, the location of the first byte of each VC-31 with 
  122. respect to the 
  123.  
  124. VC-4 POH is given by a 3-byte TU-32 pointer (H1, H2, H3). These four 
  125. pointers reside in a fixed location in the VC-4 as shown in Figure 2.2/
  126. G.709.
  127.  
  128.  
  129.  
  130.     As described in section 2.1.1, the phase of the VC-4 with respect to the 
  131. AU-4 is given by the AU-4 pointer.
  132.  
  133.  
  134.  
  135. 2.1.3    Mapping of three VC-32s into AU-4
  136.  
  137.  
  138.  
  139.     The STM-1 mapping format for transporting three VC-32s in an AU-4 is 
  140. shown in Figure 2.3/G.709. Each TU-32 consists of a 9-row by 84-col-
  141. umn payload structure plus one column of POH and one 3-byte TU-32 
  142. pointer. The payload of the VC-32 shown in Figure 2.3/G.709 is a single 
  143. C-32. Other possible VC-32 payloads include a single 44 736 kbit/s sig-
  144. nal in a C-32 at a group of seven TUG-21s (shown in Figure 2.5/G.709).
  145.  
  146.  
  147.  
  148.     The three VC-32s are carried independently in the 261-column VC-4. 
  149. Each of the VC-32s does not have a fixed phase with respect to the start 
  150. of the VC-4. 
  151.  
  152. Therefore, the location of the first byte of each VC-32 with respect to the 
  153. VC-4 POH is given by a 3-byte TU-32 pointer (H1, H2, H3). These three 
  154. TU-32 pointers reside in a fixed location in the VC-4 as shown in Figure 
  155. 2.3/G.709; 
  156.  
  157. 36 fixed stuff bytes are also required in the VC-4.
  158.  
  159.  
  160.  
  161.     As described in section 2.1.1, the phase of the VC-4 with respect to the 
  162. AU-4 is given by the AU-4 pointer.
  163.  
  164.  
  165.  
  166. 2.1.4    Mapping of TUG-2s into AU-4
  167.  
  168.  
  169.  
  170.     The STM-1 mapping format transporting TUG-21s and TUG-22s in an 
  171. AU-4 is shown in Figure 2.4/G.709. The AU-4 can carry a group of 
  172. either 21 TUG-21s or 
  173.  
  174. 16 TUG-22s.
  175.  
  176.  
  177.  
  178.     The TUG-21 payload structure has 9 rows and 12 columns. When used to 
  179. transport TUG-21s, the VC-4 consists of one column of VC-4 POH, eight 
  180. columns of fixed stuff, and a remaining 252-column payload structure. 
  181. The 21 TUG-21s are mapped into this 9-row by 252-column structure 
  182. using a fixed phase with respect to the VC-4. The TUG-21s are single 
  183. byte interleaved at a time as shown in Figure 2.4/G.709.
  184.  
  185.  
  186.  
  187.     The TUG-22 payload structure has 9 rows and 16 columns. The VC-4 
  188. consists of one column of CV-4 POH, four columns of fixed stuff and 
  189. 256 payload columns when used to carry the 16 TUG-22s. The TUG-22s 
  190. are single byte interleaved into the 9-row by 256-column structure.
  191.  
  192.  
  193.  
  194.     As described in section 2.1.1, the phase of the VC-4 with respect to the 
  195. AU-4 is given by the AU-4 pointer.
  196.  
  197.  
  198.  
  199. 2.1.5    Mapping of four AU-31s into STM-1
  200.  
  201.  
  202.  
  203.     The STM-1 mapping format for transporting four VC-31s within four 
  204.  
  205. AU-31s is shown in Figure 2.6/G.709. A VC-31 is defined to be a 9-row 
  206. by 64-column payload structure, plus six bytes of POH, located in row 1 
  207. to 6 of the first column, according to the figure.
  208.  
  209.  
  210.  
  211.     Each AU-31 has a fixed phase with respect to the STM-1 frame. As 
  212. shown in Figure 2.6/G.709, the four AU-31 pointers are located in col-
  213. umn 11 to 14, row1 to 3 of the STM-1, one pointer in each column. Col-
  214. umn 11 to 270 of the STM-1 are divided between each of the AU-31s; 
  215. thus, each AU-31 occupies alternately every fourth column.
  216.  
  217.  
  218.  
  219.     The phase of each VC-31 is not fixed with respect to its AU-31. There-
  220. fore, the location of the first byte of each VC-31 with respect to the 
  221.  
  222. AU-31 frame is given by AU-31 pointer (H1, H2,H3). The payload of the 
  223. VC-31 shown in Figure 2.6/G.709 is a single C-31. Other possible VC-31 
  224. payloads include a single 34 368 kbit/s signal in a C-31 and a group of 
  225. five TUG-21s or four TUG-22s (shown in Figure 2.5/G.709).
  226.  
  227.  
  228.  
  229. 2.1.6    Mapping of three AU-32s into STM-1
  230.  
  231.  
  232.  
  233.     The STM-1 mapping format for transporting three CV-32s within three 
  234.  
  235. AU-32s is shown in Figure 2.7/G.709. A VC-32 is defined to be a 9-row 
  236. by 85-column payload structure, with the first column consisting of VC-
  237. 32 POH. When mapped into its AU-32, two columns of fixed stuff are 
  238. added to each VC-32 payload to make it equal the AU-32 payload capac-
  239. ity. These two fixed stuff columns are fixed with respect to the VC-32 
  240. POH and are inserted between columns 29 and 30, and between columns 
  241. 57 and 58 of the VC-32.
  242.  
  243.  
  244.  
  245.     Each AU-32 has a fixed phase with respect to the STM-1 frame. As 
  246. shown in Figure 2.7/G.709, the three AU-32 pointers are located in the 
  247. fourth row of the first nine columns of the STM-1 frame, between the 
  248. bytes of the SOH. The remaining 261 columns of the STM-1 are divided 
  249. between each of the AU-32s; thus, each AU-32 occupies alternately 
  250. every third column of the 261. AU-32 number one consists of three bytes 
  251. of AU-32 pointer, plus STM-1 columns 10, 13, 16,...  where columns 1 
  252. through 9 contain the SOH and the AU-32 pointers.
  253.  
  254.  
  255.  
  256.     The phase of each VC-32 (plus fixed stuff columns) is not fixed with 
  257. respect to its AU-32. Therefore, the locations of the first byte of each 
  258. VC-32 with respect to the AU-32 frame is given by the AU-32 pointer 
  259. (H1, H2, H3). The payload of the VC-32 shown in Figure 2.7/G.709 is a 
  260. single C-32. Other possible VC-32 payloads include a single 44 736 kbit/
  261. s signal into a C-32 (shown in Figure 5.8/G.709) and a group of seven 
  262. TUG-21s (shown in Figure 2.5/G.709).
  263.  
  264.  
  265.  
  266. 2.1.7    Mapping of TUGs into a VC
  267.  
  268.  
  269.  
  270.     Figure 2.5/G.709 shows the schematic mapping of TUG-2s into a VC-3. 
  271. The details of these mappings are given in section 5; this section presents 
  272. the general multiplexing principles involved.
  273.  
  274.  
  275.  
  276.     The VC-31 consists of six bytes of VC-31 POH plus a 9-row by 64-col-
  277. umn payload structure. This payload structure can be used to carry five 
  278. TUG-21s or four TUG-22s. The individual TUG-2 has a fixed location in 
  279. the VC-31 frame; this is shown schematically in Figure 2.5/G.709.
  280.  
  281.  
  282.  
  283.     The VC-32 consists of nine bytes of VC-32 POH plus a 9-row by 84-col-
  284. umn payload structure. This payload structure can be used to carry seven 
  285. TUG-21s. Again, the individual TUG-21 has a fixed location in the VC-
  286. 32 frame.
  287.  
  288.  
  289.  
  290.     Each TUG-21 can carry a single VC-21 or four VC-11s or three VC-12s. 
  291. Each TUG-22 can carry a single VC-22 or four VC-12s or five VC-11s. 
  292. The VCs do not have a fixed phase with respect to the VC-3 POH; TU 
  293. pointers are used to indicate the position of the VCs in the TUG frame.
  294.  
  295.  
  296.  
  297. 2.2    STM-N multiplexing
  298.  
  299.  
  300.  
  301. 2.2.1    STM-N frame format
  302.  
  303.  
  304.  
  305.     The STM-N signal is formed by single byte interleaving N STM-1 sig-
  306. nals.  The STM-N frame structure is depicted in Figure 2.8/G.709.
  307.  
  308.  
  309.  
  310.     The first byte of the STM-N signal shall be the first A1 framing byte 
  311. from STM-1 #1 followed sequentially by the first A1 byte from STM-1 
  312. #2 through #N. The first bit to be transmitted shall be the most significant 
  313. bit of the first A1 framing byte from STM-1 #1.
  314.  
  315.  
  316.  
  317.     Before byte interleaving STM-1 signals to form a STM-N signal, all of 
  318. the SOH and the AU-n (n = 3 or 4) pointers in the signals to be inter-
  319. leaved must be 125 ╡s frame aligned. The alignment is accomplished by 
  320. adjusting the values of the AU-n pointers to reflect the new relative posi-
  321. tions of the VC-ns.
  322.  
  323.  
  324.  
  325.     Note that is is permitted to mix STM-1s containing AU-3s and STM-1s 
  326. containing AU-4s in the same STM-N.
  327.  
  328.  
  329.  
  330. 2.2.2    STM-N interleaving
  331.  
  332.  
  333.  
  334.     If an STM-N level signal is input to a byte interleaver with STM-M level 
  335. output (M > N), N bytes of each STM-N are consecutively placed on the 
  336. output STM-M signal. This method of interleaving is illustrated in 
  337. Figure2.9/G.709 where STM-X, STM-Y and STM-Z (X + Y + Z = M) 
  338. inputs are sequentially interleaved to form an STM-M output.
  339.  
  340.  
  341.  
  342. 2.2.3    Concatenated STM-1s
  343.  
  344.  
  345.  
  346.     STM-1 signals can be concatenated together to form a STM-Nc which 
  347. can transport payloads requiring greater than one C-4 capacity. A concat-
  348. enation indication, used to show that this multi C-4 payload carried in a 
  349. single VC-4-Nc should be kept together, is contained in the AU-4 pointer. 
  350. See section 3.4 for details.
  351.  
  352.  
  353.  
  354. 2.3    Maintenance signals
  355.  
  356.  
  357.  
  358. 2.3.1    Section maintenance signals
  359.  
  360.  
  361.  
  362.     The section AIS is detected as an all "1"s in bits 6, 7, 8 of byte K2 after 
  363. descrambling.
  364.  
  365.  
  366.  
  367.     Far End Receive Failure (FERF) is to return an indication to the transmit-
  368. ting STM-N MUX that the receiving STM-N MUX has detected an 
  369. incoming section failure or is receiving section AIS.
  370.  
  371.  
  372.  
  373.     FERF is detected by a "110" code in bit positions 6, 7 and 8 of the 
  374. K2APS byte after descrambling.
  375.  
  376.  
  377.  
  378. 2.3.2    Path maintenance signals
  379.  
  380.  
  381.  
  382.     The VC-n (n = 3, 4) unequipped indication is all "0"s VC-n path signal 
  383. label after descrambling. This code indicates to VC-n terminating equip-
  384. ment that the VC-n is intentionally unoccupied so that alarms can be 
  385. inhibited. This code is generated as an all "O"s VC-n path signal label 
  386. and a valid VC-n path BIP-8(B3); the VC-n payload is unspecified.
  387.  
  388.  
  389.  
  390.     An Alarm Indication Signal (AIS) is a signal sent downstream as an indi-
  391. cation that an upstream failure has been detected and alarmed. The TU-n 
  392. (n=1, 2, 3) path AIS is specified as all "1"s in the entire TU-n, including 
  393. the TU-n pointer. Similarly, the AU-n (n = 3, 4) path AIS is specified as 
  394. all "1"s in the entire AU-n, including the AU-n pointer. All path AIS's are 
  395. carried within STM-N signals having valid SOH.
  396.  
  397.  
  398.  
  399.     The path status byte (G1) is used to convey to the originator of a VC-n (n 
  400. = 3 or 4) the terminating path status and performance. Bits 1 through 4 
  401. convey the count of errors detected using the path BIP-8 code. This code 
  402. has nine legal values, 0-8. The remaining seven possible values should be 
  403. interpreted as zero errors.
  404.  
  405.  
  406.  
  407. 2.4    Timing recovery
  408.  
  409.  
  410.  
  411.     The STM-N (N _ 1) signal must have sufficient bit timing content at the 
  412. NNI. A suitable bit pattern, which prevents a long sequence of "1"s and 
  413. "0"s, is provided by using a scrambler. Its operation shall be functionally 
  414. identical to that of a frame synchronous scrambler of sequence length 
  415. 127 operating at the line rate.
  416.  
  417.  
  418.  
  419.     The generating polynomial shall be 1 + X6 + X7. Figure2.10/G.709 
  420. gives a functional diagram of the frame synchronous scrambler.
  421.  
  422.  
  423.  
  424.     The scrambler shall be reset to "1111111" on the most significant bit of 
  425. the byte following the last byte of the first row of the STM-N SOH. (This 
  426. is the most significant bit of the 9 x N + 1 transmitted byte of the STM-N; 
  427. see Figure2.8/G.709.) This bit, and all subsequent bits to be scrambled 
  428. shall be added modulo 2 to the output from the X7 position of the scram-
  429. bler. The scrambler shall run continuously throughout the complete 
  430. STM-N frame.
  431.  
  432.  
  433.  
  434.     The first row of the STM-N SOH (9 x N bytes, including the A1 and A2 
  435. framing bytes) shall not be scrambled.
  436.  
  437.  
  438.  
  439. Note - Care should be taken in selecting the binary content of the bytes 
  440. reserved for national use and which are excluded from the scrambling 
  441. process of the STM-N signal to ensure that long sequences of "1"s or 
  442. "0"s do not occur.
  443.  
  444.  
  445.  
  446. 2.5    Conceptual steps for STM-N assembly
  447.  
  448.  
  449.  
  450.     For a better understanding of the detailed structure of the STM-N frame 
  451. shown in Figure 2.8/G.709, the conceptual steps required to assemble the 
  452. STM-N frames in the direct (non nested) arrangement are listed:
  453.  
  454.  
  455.  
  456.     1)      Each VC-n (n = 3 or 4) has either six or nine bytes devoted to Past 
  457. Overhead (POH) functions. Of these, the BIP-8 error check 
  458. byte (B3) is calculated over the entire contents of the VC-n 
  459. and the result is placed in the B3 byte of the following frame.
  460.  
  461.  
  462.  
  463.         If it is appropriate, the VC-n unequipped signal consisting of an all 
  464. "0"s pattern for the VC-n is inserted. (See section 2.3.)
  465.  
  466.  
  467.  
  468.     2)      After all of the required VC-ns have been assembled, AU-n pointer 
  469. values are calculated so as to frame align all of the AU-ns 
  470. within a single STM-N frame.
  471.  
  472.  
  473.  
  474.         If the contents of the VC-n are lost due to an equipment or other 
  475. failure, the AU-n path AIS signal is inserted into the AU-n. 
  476. The AU-n path is defined in section 2.3.
  477.  
  478.  
  479.  
  480.     3)      The SOH bytes are then added to the STM-N frame. It is convenient 
  481. to consider the last five rows of the SOH first. Of the N x 45 
  482. such SOH bytes, N x 9 are allocated to the N x 3 B2, N x 3 Z1 
  483. and N x 3 Z2 bytes. Thus, each STM-1 has a full complement 
  484. (3) of these bytes in the STM-N. The remaining STM-N SOH 
  485. bytes in the last five rows (K1 and K2, D4  - D12 and E2) are 
  486. limited to the first STM-1 in any STM-N signal.  The content 
  487. of the unused SOH bytes of STM-1 #2 through #N are for 
  488. national use.
  489.  
  490.  
  491.  
  492.     4)      The N x 3 B2 bytes of a STM-N contain a bit interleaved parity 
  493. Nx24 (BIP-N x 24) code using even parity which is calcu-
  494. lated across the entire previous STM-N frame excluding the 
  495. first three rows of SOH.
  496.  
  497.  
  498.  
  499.     5)      A line signal failure would result in the insertion of a sectionAIS at 
  500. this point in the assembly of an STM-N (see section 2.3).
  501.  
  502.  
  503.  
  504.     6)      The remaining bytes of SOH contained in the first three rows 
  505. (27xN bytes) of the STM-N are added next. Of these, the B1, 
  506. E1, F1, D1-D3 bytes are present only in STM-1 #1 of any 
  507. STM-N signal.  The context of the unused SOH bytes of STM-
  508. 1 #2 through #N are for national use.
  509.  
  510.  
  511.  
  512.     7)      The STM-1s are then byte interleaved to form an STM-N, as 
  513. described in section 2.2.2, and subsequently serialized and 
  514. scrambled as described in section 2.4.
  515.  
  516.  
  517.  
  518.     8)      The final operation is the calculation of a BIP-8 code over the entire 
  519. STM-N bit stream on a frame by frame basis. The result is 
  520. loaded into byte B1 of STM-1 #1 in the following frame when 
  521. the SOH is loaded.  
  522.  
  523.  
  524.  
  525. 3.    Pointer
  526.  
  527.  
  528.  
  529. 3.1    AU pointer
  530.  
  531.  
  532.  
  533.     The AU pointer provides a method of allowing flexible and dynamic 
  534. alignment of the VC within the AU frame.
  535.  
  536.  
  537.  
  538.     Dynamic alignment means that the VC is allowed to "float" within the 
  539.  
  540. AU frame. Thus the pointer is able to accommodate differences not only 
  541. in the phases of the VC and SOH, but in the frame rates as well.
  542.  
  543.  
  544.  
  545. 3.1.1    AU pointer location
  546.  
  547.  
  548.  
  549.     The AU-4 pointer is contained in bytes H1, H2 and H3 as shown in 
  550. Figure3.1/G.709. The three individual AU-32 pointers are contained in 
  551. three separate H1, H2 and H3 bytes as shown in Figure 3.2/G.709. Like-
  552. wise the four individual AU-31 pointers are contained in four separate 
  553. H1, H2 and H3 bytes as shown in Figure 3.3/G.709.
  554.  
  555.  
  556.  
  557. 3.1.2    AU pointer value
  558.  
  559.  
  560.  
  561.     The pointer contained in H1 and H2 designates the location of the bytes 
  562. where the VC begins. The two bytes allocated to the pointer function can 
  563. be viewed as one word as shown in Figure 3.4/G.709. The last 10 bits 
  564. (bits 7-16) of the pointer word carry the pointer value. The two S bits 
  565. (bits 5 and 6) indicate the AU type.
  566.  
  567.  
  568.  
  569.     As illustrated in Figure 3.4/G.709, the AU-4 pointer value is a binary 
  570. number with a range of 0 to 782 which indicates the offset between the 
  571. pointer and the first byte of the VC. As shown in Figure 3.1/G.709, the 
  572. H1 and H2 bytes contain the pointer value while the position which the 
  573. pointer indicates is the very first byte of the consecutive three bytes. Fig-
  574. ure 3.4/G.709 also indicates two additional valid pointers; the Concatena-
  575. tion Indication (CI); and the Null Pointer Indication (NPI). The CI is 
  576. indicated by "1001" in bits 1-4, bits 5-6 unspecified, and ten "1"s in bits 
  577. 7-16, while the NPI is indicated by "1001" in bits 1-4, bits 5-6 unspeci-
  578. fied, five "1"s in bits 7-11 followed by five "0"s in bits 12-16.
  579.  
  580.  
  581.  
  582.     As illustrated in Figure 3.4/G.709, the AU-32 pointer value is also a 
  583. binary number with a range of 0 to 782. Since there are three AU-32s in 
  584. the 
  585.  
  586. STN-1, each AU-32 has its own associated H1, H2 and H3 bytes. As 
  587. shown in Figure3.2/G.709, the H bytes are shown in sequence. The first 
  588. H1, H2, H3 set refers to the first AU-32, and the second set to the second 
  589. AU-32, and so on. The same is true for the information bytes. For the 
  590. AU-32s, each pointer operates independently.
  591.  
  592.  
  593.  
  594.     Likewise, as illustrated in Figure 3.4/G.709, the AU-31 pointer value is a 
  595. binary number with a range of 0 to 581. Since there are four AU-31s in 
  596. the STM-1, each AU-31 has its own associated H1, H2 and H3 bytes. As 
  597. shown in 
  598.  
  599. Figure 3.3/G.709, the H bytes are shown in sequence. The first H1. H2, 
  600. H3 set refers to the first AU-31, the second set to the second AU-31, and 
  601. so on. The same is true for the information bytes. For the AU-31s each 
  602. pointer operates independently.
  603.  
  604.  
  605.  
  606.     In all cases, the STM-1 SOH and AU pointer bytes are not counted in the 
  607. offset. For example, in an AU-4, the pointer value of 0 indicates that the 
  608. VC starts in the byte location that immediately follows the last H3 byte, 
  609. whereas an offset of 87 indicates that the VC starts three bytes after the 
  610. K2 byte.
  611.  
  612.  
  613.  
  614. 3.1.3    Frequency justification
  615.  
  616.  
  617.  
  618.     If there is a frequency offset between the frame rate of the SOH and that 
  619. of the VC, then the pointer value will be incremented or decremented as 
  620. needed, accompanied by a corresponding positive or negative justifica-
  621. tion byte or bytes. Consecutive pointer operations must be separated by 
  622. at least three frames (i.e. every fourth frame) in which the pointer value 
  623. remains constant.
  624.  
  625.  
  626.  
  627.     If the frame rate of the VC is too slow with respect to that of the SOH, 
  628. then the alignment of the VC must periodically slip back in time and the 
  629. pointer value must be incremented by one. This operation is indicated by 
  630. inverting bits 7, 9, 11, 13 and 15 (I-bits) of the pointer word to allow 5-bit 
  631. majority voting at the receiver. Three positive justification bytes appear 
  632. immediately after the last H3 byte in the AU-4 frame containing inverted 
  633. I-bits.  Subsequent pointers will contain the new offset. This is illustrated 
  634. in Figure3.5/G.709.
  635.  
  636.  
  637.  
  638.     For AU-32 frames, a positive justification byte appears immediately after 
  639. the associated H3 byte of the individual AU-32 frame containing inverted 
  640. I-bits. Subsequent pointers will contain the new offset. This is illustrated 
  641. in Figure 3.6/G.709. The same is true for AU-31 as shown in Figure 3.7/
  642. G.709.
  643.  
  644.  
  645.  
  646.     If the frame rate of the VC is too fast with respect to that of the SOH, 
  647. then the alignment of the VC must periodically be advanced in time and 
  648. the pointer value must be decremented by one. This operation is indi-
  649. cated by inverting bits 8, 10, 12,14 and 16 (D-bits) of the pointer word to 
  650. allow 5-bit majority voting at the receiver. Three negative justification 
  651. bytes appear in the H3 bytes in the AU-4 frame containing inverted D-
  652. bits. Subsequent pointers will contain the new offset. This is illustrated in 
  653. Figure 3.8/G.709.
  654.  
  655.  
  656.  
  657.     For AU-32 frames, a negative justification byte appears in the H3 byte of 
  658. the individual AU-32 frame containing inverted D-bits. Subsequent 
  659. pointers will contain the new offset. This is illustrated in Figure 3.9/
  660. G.709. The same is true for AU-31 as shown in Figure 3.10/G.709.
  661.  
  662.  
  663.  
  664. 3.1.4    New data flag
  665.  
  666.  
  667.  
  668.     Bits 1-4 (N-bits) of the pointer word carry a New Data Flag (NDF) which 
  669. allows an arbitrary change of the pointer value if that change is due to a 
  670. change in the payload.
  671.  
  672.  
  673.  
  674.     Four bits are allocated to the flag to allow error correction. The decoding 
  675. may be performed by accepting NDF enabled if at least three bits match.  
  676. Normal operation is indicated by a "0110" code in the N-bits. NDF is 
  677. indicated by inversion of the N-bits to "1001". The new alignment is indi-
  678. cated by the pointer value accompanying the NDF and takes effect at the 
  679. offset indicated. NDF should be enabled when the pointer value transits 
  680. between its normal value and the CI or NPI.
  681.  
  682.  
  683.  
  684. 3.1.5    Pointer generation
  685.  
  686.  
  687.  
  688.     The following summarizes the rules for generating the AU pointers.
  689.  
  690.  
  691.  
  692.     1)      During normal operation, the pointer locates the start of the VC 
  693. within the AU frame. The NDF is set to "0110".
  694.  
  695.  
  696.  
  697.     2)      The pointer value can only be changed by operation 3, 4 or 5.
  698.  
  699.  
  700.  
  701.     3)      If a positive justification is required, the current pointer value is sent 
  702. with the I-bits inverted and the subsequent positive justifica-
  703. tion opportunity is filled with dummy information. Subse-
  704. quent pointers contain the previous pointer value incremented 
  705. by one. No subsequent increment or decrement operation is 
  706. allowed for at least three frames following this operation.
  707.  
  708.  
  709.  
  710.     4)      If a negative justification is required, the current pointer value is 
  711. sent with the D-bits inverted and the subsequent negative justi-
  712. fication opportunity is overwritten with actual data. Subse-
  713. quent pointers contain the previous pointer value decremented 
  714. by one. No subsequent increment or decrement operation is 
  715. allowed for at least three frames following this operation.
  716.  
  717.  
  718.  
  719.     5)      If the alignment of the VC changes for any reason other than rules 3 
  720. or 4, the new pointer value shall be sent accompanied by NDF 
  721. set to "1001". The NDF only appears in the first frame that 
  722. contains the new values. The new location of the VC begins at 
  723. the first occurrence of the offset indicated by the new pointer. 
  724. No subsequent increment or decrement operation is allowed 
  725. for at least three frames following this operation.
  726.  
  727.  
  728.  
  729. 3.1.6    Pointer interpretation
  730.  
  731.  
  732.  
  733.     The following summarizes the rules for interpreting the AU pointers.
  734.  
  735.  
  736.  
  737.     1)      During normal operation, the pointer locates the start of the VC 
  738. withinthe AU frame.
  739.  
  740.  
  741.  
  742.     2)      Any variation from the current pointer value is ignored unless a con-
  743. sistent new value is received three times consecutively or it is 
  744. preceded by one of rules 3, 4 or 5.
  745.  
  746.  
  747.  
  748.     3)      If the majority of the I-bits of the pointer word are inverted, a posi-
  749. tive justification operation is indicated. Subsequent pointer 
  750. values shall be incremented by one.
  751.  
  752.  
  753.  
  754.     4)      If the majority of the D-bits of the pointer word are inverted, a nega-
  755. tive justification operation is indicated. Subsequent pointer 
  756. values shall be decremented by one.
  757.  
  758.  
  759.  
  760.     5)      If the NDF is set to "1001", then the coincident pointer value shall 
  761. replace the current one at the offset indicated by the new 
  762. pointer value regardless of the state of the receiver.
  763.  
  764.  
  765.  
  766. 3.2    TU-3 pointers
  767.  
  768.  
  769.  
  770.     There are two types of TU-3 pointers, TU-31 and TU-32. TU-3 pointer 
  771. provides a method of allowing flexible and dynamic alignment of VC-3 
  772. within the TU-3 frame, independent of the actual contents of the VC. 
  773. Dynamic alignment means that the VC-3 is allowed to "float" within the 
  774. TU-3 frame.
  775.  
  776.  
  777.  
  778. 3.2.1    TU-3 pointer location
  779.  
  780.  
  781.  
  782.     Three individual TU-32 pointers are contained in the three separate H1, 
  783. H2 and H3 bytes as shown in Figure 3.11/G.709. Four individual TU-31 
  784. pointers are contained in the four separate H1, H2 and H3 bytes as shown 
  785. in Figure3.12/G.709.
  786.  
  787.  
  788.  
  789. 3.2.2    TU-3 pointer value
  790.  
  791.  
  792.  
  793.     The TU-3 pointer value contained in H1 and H2 designates the location 
  794. of the byte where the VC-3 begins. The two bytes allocated to the pointer 
  795. function can be viewed as one word as shown in Figure 3.4/G.709. The 
  796. last ten bits (bits7-16) of the pointer word carry the pointer value. The 
  797. two S bits (bits5 and 6) indicate the TU type.
  798.  
  799.  
  800.  
  801.     The TU-32 pointer value is a binary number with a range of 0-764 which 
  802. indicates the offset between the pointer and the first byte of the VC-32 as 
  803. shown in Figure 3.11/G.709.
  804.  
  805.  
  806.  
  807.     The TU-31 pointer value is a binary number with a range of 0-581 which 
  808. indicates the offset between the pointer and the first byte of the VC-31 as 
  809. shown in Figure 3.12/G.709.
  810.  
  811.  
  812.  
  813. 3.2.3    Frequency justification
  814.  
  815.  
  816.  
  817.     If there is a frequency offset between the TU-3 frame rate and that of the 
  818. VC-3, then the pointer value will be incremented or decremented as 
  819. needed accompanied by a corresponding positive or negative justification 
  820. byte. Consecutive pointer operations must be separated by at least three 
  821. frames in which the pointer value remains constant.
  822.  
  823.  
  824.  
  825.     If the frame rate of the VC-3 is too slow with respect to that of the TU-3 
  826. frame rate, then the alignment of the VC must periodically slip back in 
  827. time and the pointer must be incremented by one. This operation is indi-
  828. cated by inverting bits 7,9, 11, 13 and 15 (I-bits) of the pointer word to 
  829. allow 5-bit majority voting at the receiver. A positive justification byte 
  830. appears immediately after the individual H3 byte in the TU-3 frame con-
  831. taining inverted I-bits. Subsequent TU-3 pointers will contain the new 
  832. offset.
  833.  
  834.  
  835.  
  836.     If the frame rate of the VC-3 is too fast with respect to that of the TU-3 
  837. frame rate, then the alignment of the VC must be periodically advanced 
  838. in time and the pointer must be decremented by one. This operation is 
  839. indicated by inverting bits 8, 10, 12, 14 and 16 (D-bits) of the pointer 
  840. word to allow 5-bit majority voting at the receiver. A negative justifica-
  841. tion byte appears in the individual H3 byte in the TU-3 frame containing 
  842. inverted D-bits. Subsequent TU-3 pointers will contain the new offset.
  843.  
  844.  
  845.  
  846. 3.2.4    New data flag
  847.  
  848.  
  849.  
  850.     Bits 1-4 (N-bits) of the pointer word carry NDF which allows an arbitrary 
  851. change of the value of the pointer if that change is due to a change in the 
  852. VC-3.
  853.  
  854.  
  855.  
  856.     Four bits are allocated to the flag to allow for error correction. The 
  857. decoding may be performed by accepting NDF enabled if at least three 
  858. bits match. Normal operation is indicted by a "0110" code in the N-bits, 
  859. NDF is indicated by inversion of the N-bits to "1001". The new align-
  860. ment is indicated by the pointer value accompanying the NDF and takes 
  861. effect at the offset indicated.
  862.  
  863.  
  864.  
  865. 3.2.5    Pointer generation
  866.  
  867.  
  868.  
  869.     The following summarizes the rules for generating the TU-3 pointers.
  870.  
  871.  
  872.  
  873.     1)      During normal operation, the pointer locates the start of the 
  874.  
  875.         VC-3 within the TU-3 frame. The NDF is set to "0110".
  876.  
  877.  
  878.  
  879.     2)      The pointer value can only be changed by operation 3, 4 or 5.
  880.  
  881.  
  882.  
  883.     3)      If a positive justification is required, the current pointer value is sent 
  884. with the I-bits inverted and the subsequent positive justifica-
  885. tion opportunity is filled with dummy information. Subse-
  886. quent pointers contain the previous pointer value incremented 
  887. by one. No subsequent increment or decrement operation is 
  888. allowed for at least three frames following this operation.
  889.  
  890.  
  891.  
  892.     4)      If a negative justification is required, the current pointer value is 
  893. sent with the D-bits inverted and the subsequent negative justi-
  894. fication opportunity is overwritten with actual data. Subse-
  895. quent pointers contain the previous pointer value decremented 
  896. by one. No subsequent increment or decrement operation is 
  897. allowed for at least three frames following this operation.
  898.  
  899.  
  900.  
  901.     5)      If the alignment of the VC changes for any reason other than rules 3 
  902. or 4, the new pointer value shall be sent accompanied by the 
  903. NDF set to "1001". The NDF only appears in the first frame 
  904. that contains the new value. The new VC location begins at 
  905. the first occurrence of the offset indicated by the new pointer. 
  906. No subsequent increment or decrement operation is allowed 
  907. for at least three frames following this operation.
  908.  
  909.  
  910.  
  911. 3.2.6    Pointer interpretation
  912.  
  913.  
  914.  
  915.     The following summarizes the rules for interpreting the TU-3 pointers.
  916.  
  917.  
  918.  
  919.     1)      During normal operation the pointer locates the start of the VC-3 
  920. within the TU-3 frame.
  921.  
  922.  
  923.  
  924.     2)      Any variation from the current pointer value is ignored unless a con-
  925. sistent new value is received three times consecutively or it is 
  926. preceded by one of rules 3, 4 or 5.
  927.  
  928.  
  929.  
  930.     3)      If the majority of the I-bits of the pointer word are inverted, a posi-
  931. tive justification is indicated. Subsequent pointer values shall 
  932. be incremented by one.
  933.  
  934.  
  935.  
  936.     4)      If the majority of the D-bits of the pointer word are inverted, a nega-
  937. tive justification is indicated. Subsequent pointer values shall 
  938. be decremented by one.
  939.  
  940.  
  941.  
  942.     5)      If the NDF is set to "1001", then the coincident pointer value shall 
  943. replace the current one at the offset indicated by the new 
  944. pointer value regardless of the state of the receiver.
  945.  
  946.  
  947.  
  948.  
  949.  
  950. 3.3    TU-1/TU-2 pointer
  951.  
  952.  
  953.  
  954.     The TU-1 pointer is only used with floating mapping. Floating and 
  955. locked modes of operation are described in section 5.2.
  956.  
  957.  
  958.  
  959.     The TU-1 and TU-2 pointers provide a method of allowing flexible and 
  960. dynamic alignment of the VC-1/VC-2 within the TU-1 and TU-2 multi-
  961. frames, independent of the actual contents of the VC.
  962.  
  963.  
  964.  
  965. 3.3.1    TU-1/TU-2 pointer location
  966.  
  967.  
  968.  
  969.     The TU-1/TU-2 pointers are contained in the V1 and V2 bytes as illus-
  970. trated in Figure 3.13/G.709.
  971.  
  972.  
  973.  
  974. 3.3.2    TU-1/TU-2 pointer value
  975.  
  976.  
  977.  
  978.     The TU pointer word is shown in Figure 3.14/G.709.
  979.  
  980.  
  981.  
  982.     The pointer value (bits 7-16) is a binary number which indicates the off-
  983. set from V2 to the first byte of the VC-1/VC-2. The range of the offset is 
  984. different for each of the TU sizes as illustrated in Figure 3.15/G.709. 
  985. Note that the pointer bytes are not counted in the offset calculation.
  986.  
  987.  
  988.  
  989. 3.3.3    TU-1/TU-2 multiframe indication byte
  990.  
  991.  
  992.  
  993.     TU-1/TU-2 multiframe indication byte (H4) relates to the lowest level of 
  994. multiplexing structure and indicates a variety of different multiframes for 
  995. use by certain payloads. Specifically it provides:
  996.  
  997.  
  998.  
  999.     -      500 ╡s (4-frame) multiframe identifying frames containing TU-1/
  1000. TU-2 pointers in the floating TU-1/TU-2 mode, and reserved 
  1001. byte locations in the locked TU-1 mode.
  1002.  
  1003.  
  1004.  
  1005.     -      2ms (16-frame) multiframe for byte synchronous out-slot- signal-
  1006. ling for 2048 kbit/s payloads in the locked TU-1 mode.
  1007.  
  1008.  
  1009.  
  1010.     -      3 ms (24-frame) multiframe for byte synchronous out-slot- signal-
  1011. ling for 1544 kbit/s payloads in the locked TU-1 mode.
  1012.  
  1013.  
  1014.  
  1015.     The coding of the H4 byte is illustrated in Figure 3.16/G.709.
  1016.  
  1017.  
  1018.  
  1019.     For network elements that operate only in the floating TU-1/TU-2 mode, 
  1020. a simplified multiframe alignment byte may be used. The simplified ver-
  1021. sion provides only the 500 ╡s multiframe. The 2 or 3 ms multiframe of 
  1022. any signalling within floating TU-1s is indicated by per-TU multiframe 
  1023. indicators carried within the TU-1. Figure 3.13/G.709 shows the VC-1/
  1024. VC-2 mapping in the multiframed TU-1/TU-2.
  1025.  
  1026.  
  1027.  
  1028.     A converter from locked to floating TUs is permitted to pass H4 through 
  1029. transparently. A converter from floating to locked TUs must recover and 
  1030. align the multiframes from all of the floating TUs and so can transmit any 
  1031. convenient full multiframe on the locked TU side.
  1032.  
  1033.  
  1034.  
  1035. 3.3.4    TU-1/TU-2 frequency justification
  1036.  
  1037.  
  1038.  
  1039.     The TU-1/TU-2 pointer is used to frequency justify the VC-1/VC-2 
  1040. exactly the same way that the TU-3 pointer is used to frequency justify 
  1041. the 
  1042.  
  1043. VC-3. A positive justification opportunity immediately follows the V3 
  1044. byte. Additionally, V3 serves as the negative justification opportunity 
  1045. such that when the opportunity is taken, V3 is overwritten by data. This is 
  1046. also shown in Figure 3.15/G.709. The indication of whether or not a jus-
  1047. tification opportunity has been taken is provided by the I- and D-bits of 
  1048. the pointer in the current 
  1049.  
  1050. TU multiframe. The value contained in V3 when not being used for a 
  1051. negative justification is not defined. The receiver is required to ignore the 
  1052. value contained in V3 whenever it is not used as negative justification.
  1053.  
  1054.  
  1055.  
  1056. 3.3.5    TU-1/TU-2 sizes
  1057.  
  1058.  
  1059.  
  1060.     Bits 5 and 6 of TU-1/TU-2 pointer indicate the size of the TU. Four sizes 
  1061. are currently provided:
  1062.  
  1063.  
  1064.  
  1065.  
  1066.  
  1067. +ûûûûûû+ûûûûûûûûûûûûûû+ûûûûûûûûûûûûûûûûûû+
  1068.  
  1069. _Size  _ Designation  _ TU pointer range _
  1070.  
  1071. _      _              _   (in 500 ╡s)    _
  1072.  
  1073. +ûûûûûû+ûûûûûûûûûûûûûû+ûûûûûûûûûûûûûûûûûû+
  1074.  
  1075. _ 01   _    TU-22     _       0-571      _
  1076.  
  1077. _ 00   _    TU-21     _       0-427      _
  1078.  
  1079. _ 10   _    TU-12     _       0-139      _
  1080.  
  1081. _ 11   _    TU-11     _       0-103      _
  1082.  
  1083. +ûûûûûû+ûûûûûûûûûûûûûû+ûûûûûûûûûûûûûûûûûû+
  1084.  
  1085.  
  1086.  
  1087.     Note that this technique is only used at the TU-1/TU-2 levels.
  1088.  
  1089.  
  1090.  
  1091. 3.3.6    New data flag
  1092.  
  1093.  
  1094.  
  1095.     Bits 1-4 (N-bits) of the pointer word carry a NDF. It is the mechanism 
  1096. which allows an arbitrary change of the value of a pointer, and possibly 
  1097. also the size of the TU, if that change is due to a change in the payload. If 
  1098. the change includes a change in size then, implicitly, there must be a 
  1099. simultaneous new data transition in all of the TUs in the TUG-21.
  1100.  
  1101.  
  1102.  
  1103.     As with the TU-3 pointer NDF, the normal value is "0110" (transmitted), 
  1104. and the value "1001" (received exactly) indicates a new alignment for the 
  1105. VC, and possibly new size. If a new size is indicted, then all TU pointers 
  1106. (1 to 4) in the TUG-21 must simultaneously indicate NDF with the same 
  1107. new size. The new alignment, and possibly size, is indicated by the 
  1108. pointer value and size value accompanying the NDF and takeseffect at 
  1109. the offset indicated. The NDF should be enabled when the pointer value 
  1110. transits between its normal value and the CI.
  1111.  
  1112.  
  1113.  
  1114. 3.3.7    TU concatenation
  1115.  
  1116.  
  1117.  
  1118.     TU-2s may be concatenated to form a TU-2-mc (concatenated m x TU-
  1119. 2s) to carry payloads requiring a capacity of more than a C-21 (for the 
  1120. TU-21 case) or C-22 (for the TU-22 case) - A CI ("1001" in bits 1-4, bits 
  1121. 5-6 unspecified, and all ones in bits 7-16 of the TU-2 pointer) is used to 
  1122. show that this multi C-2 payload, carried in a single CV-2-mc (concate-
  1123. nated m x VC-2), must be kept together.
  1124.  
  1125.  
  1126.  
  1127.     Note that the TU-2 is carried in a TUG-2 as shown in Figure 5.2/G.709 
  1128. and Figure 5.3/G.709.
  1129.  
  1130.  
  1131.  
  1132.     If a TU-2 pointer contains the concatenation indication, then the pointer 
  1133. processor determines that this TU-2 is concatenated to the previous 
  1134.  
  1135. TU-2, and all operations indicated by the previous TU-2 pointer are to be 
  1136. performed on this TU-2 as well.
  1137.  
  1138.  
  1139.  
  1140. 3.3.8    TU pointer generation and interpretation
  1141.  
  1142.  
  1143.  
  1144.     The rules for generating and interpreting the TU-1/TU-2 pointer for the 
  1145. VC-1/VC-2 are an extension to the rules provided in sections 3.2.5 and 
  1146. 3.2.6 for the TU-3 pointer with the following modifications:
  1147.  
  1148.  
  1149.  
  1150.     1)    The term TU-3 is replaced with TU-1/TU-2 and the term VC-3 is 
  1151. replaced with VC-1/VC-2.
  1152.  
  1153.  
  1154.  
  1155.     2)    Additional pointer generation rule 6: If the size of the TU within a 
  1156. TUG-21 is to change, then an NDF, as described in 
  1157.  
  1158.         rule 5, is to be sent in all TUs of the new size in the group         simulta-
  1159. neously.
  1160.  
  1161.  
  1162.  
  1163.     3)    Additional pointer interpretation rule 6: If an NDF of "1001" and an 
  1164. arbitrary new size of TU are received simultaneously in all of 
  1165. the TUs within a TUG-21, then the coincident pointers and 
  1166. sizes shall replace the current ones immediately.
  1167.  
  1168.  
  1169.  
  1170. 3.4    Pointer operation for STM-1 concatenation
  1171.  
  1172.  
  1173.  
  1174.     A concatenation indication contained in the AU-4 pointer is used to show 
  1175. that the STM-1 is part of an STM-No.
  1176.  
  1177.  
  1178.  
  1179.     The AU-4 within the first STM-1 of an STM-No. shall have a normal 
  1180. range of pointer values. All subsequent AU-4s within the grouped STM-
  1181. N shall have their pointer values set to "1001" in bits 1-4, bits 5-6 
  1182. unspecified and all "1"s in bits 7-16. Since this value does not indicate a 
  1183. valid offset, the pointer processors shall interpret this value to mean that 
  1184. they shall perform the same operations as performed on the first AU-4 of 
  1185. the grouped STM-No. The NDF must be set when changing a pointer to/
  1186. from the concatenation value.
  1187.  
  1188.  
  1189.  
  1190. 3.4.1    Pointer generation
  1191.  
  1192.  
  1193.  
  1194.     The following additional pointer generation rule shall apply for AU-4 
  1195. pointers. If an STM-No. signal is being transmitted, a pointer is gener-
  1196. ated for the AU-4 within the first STM-1 only. The concatenation indica-
  1197. tion is generated in place of the other pointers, all operations indicated by 
  1198. the AU-4 pointer in the first STM-1 apply to each STM-1 in the STM-
  1199. No.
  1200.  
  1201.  
  1202.  
  1203. 3.4.2    Pointer interpretation
  1204.  
  1205.  
  1206.  
  1207.     The following additional pointer interpretation rule shall apply for AU-4 
  1208. pointers. If the pointer contains the concatenation indication, then the 
  1209. operations performed on the STM-1 are identical to those performed on 
  1210. the first STM-1 within the STM-No. Operations 3 and 4 of section 3.1.6 
  1211. do not apply to this pointer.
  1212.  
  1213.  
  1214.  
  1215. 4.    Path overhead
  1216.  
  1217.  
  1218.  
  1219. 4.1    VC-1/VC-2 path overhead
  1220.  
  1221.  
  1222.  
  1223.     The first byte in the VC-1/VC-2 pointed to by the TU-1/TU-2 pointer is 
  1224. the VC-1/VC-2 path overhead byte. This byte is designated as V5.
  1225.  
  1226.  
  1227.  
  1228.     This byte provides the functions of error checking, signal, label and path 
  1229. status of the VC-1/VC-2 paths. The bit assignments of the VC-1/VC-2 
  1230. POH are specified in the following paragraphs and are illustrated in Fig-
  1231. ure 4.1/G.709.
  1232.  
  1233.  
  1234.  
  1235.     V5 is used only in floating mode VC-1/VC-2s and is designated as an 
  1236. Rbyte in locked mode VC-1/VC-2s. Floating mode and locked mode 
  1237. operation is described in section 5.8.
  1238.  
  1239.  
  1240.  
  1241.     Bits 1 and 2 are used for error performance monitoring. A Bit Interleaved 
  1242. Parity (BIP) scheme is specified. Bit 1 is set such that parity of all odd 
  1243. number bits (1, 3, 5 and 7) in all bytes in the previous VC-1/VC-2 is even 
  1244. and bit 2 is set similarly for the even number bits (2, 4, 6 and 8). Note that 
  1245. the calculation of the BIP-2 includes the VC-1/VC-2 POH bytes but 
  1246. excludes the TU-1/TU-2 pointers.
  1247.  
  1248.  
  1249.  
  1250.     Bit 3 is a VC-1/VC-2 path Far-End-Block-Error (FEBE) indication that is 
  1251. set to one and sent back towards a VC-1/VC-2 path originator if one or 
  1252. more errors was detected by the BIP-2, and is otherwise set to zero.
  1253.  
  1254.  
  1255.  
  1256.     Bit 4 is unused (X). The receiver is required to ignore the value of this 
  1257. bit.
  1258.  
  1259.  
  1260.  
  1261.     Bits5 through 7 provide a VC-1/VC-2 signal label. Eight binary values 
  1262. are possible in these three bits. Value 0 indicates "VC-1/VC-2 path 
  1263. unequipped", and value 1 indicates "VC-1/VC-2 path equipped - non spe-
  1264. cific payload". The remaining six values are reserved to be defined as 
  1265. required in specific 
  1266.  
  1267. VC-1/VC-2 mappings. Any value received, other than 0, indicates an 
  1268. equipped 
  1269.  
  1270. VC-1/VC-2 path.
  1271.  
  1272.  
  1273.  
  1274.     Bit 8 is a VC-1/VC-2 path remote alarm indication. This bit is set to a one 
  1275. if either a TU-1/TU-2 path AIS or a signal failure condition is being 
  1276. received, otherwise it is set to zero. The VC-1/VC-2 path remote alarm 
  1277. indication is sent back by VC-1/VC-2 assembler.
  1278.  
  1279.  
  1280.  
  1281. 4.2    VC-3/VC-4 path overhead
  1282.  
  1283.  
  1284.  
  1285.     The VC-3/VC-4 POH will be assigned to and remain with the payload 
  1286. until the payload is demultiplexed and will be used for functions that are 
  1287. necessary in transporting all VC-3/VC-4. Note that this does not preclude 
  1288. the allocation of other overhead in specific accommodations (such as jus-
  1289. tification control for accommodating asynchronous 44 736 kbit/s sig-
  1290. nals). That type of overhead is payload specific whereas the POH defined 
  1291. in this section is payload independent.
  1292.  
  1293.  
  1294.  
  1295.     The VC-4/VC-32 POH consists of nine bytes denoted J1, B2, C2, C1, F2, 
  1296. H4, Z1-Z3. The VC-31 POH consists of six bytes denoted J1, B3, C2, 
  1297. G1, G2, H4.
  1298.  
  1299.  
  1300.  
  1301.     VC-3/VC-4 path trace (J1) - This is the first byte in the VC; its location is 
  1302. indicated by the associated AU-TU pointer. This byte is used to repeti-
  1303. tively transmit a 64 byte, fixed length string so that a path receiving ter-
  1304. minal can verify its continued connection to the intended transmitter. The 
  1305. content of the message is not constrained by this standard since it is 
  1306. assumed to be user programmable at both transmit and receive ends.
  1307.  
  1308.  
  1309.  
  1310.     Path BIP-8 (B3) - One byte is allocated in each VC-3 or VC-4 for a path 
  1311. error monitoring function. This function shall be a BIP-8 code using even 
  1312. parity. The path BIP-8 is calculated over all bits of the previous VC-3 or 
  1313. VC-4 before scrambling. The computed BIP-8 is placed in the B3 byte of 
  1314. the VC-3 or VC-4 before scrambling.
  1315.  
  1316.  
  1317.  
  1318.     Signal label (C2) - One byte is allocated to indicate the composition of 
  1319. the VC-3/VC-4. Of the 256 possible binary values, two are defined here 
  1320. and the remaining 254 values are reserved to be defined as required in 
  1321. specific 
  1322.  
  1323. VC-3/VC-4 mappings.
  1324.  
  1325.  
  1326.  
  1327.     -    Value 0 indicates "VC-3/VC-4 path unequipped". This value shall 
  1328. be originated if the section is complete but there is no VCû3/
  1329. VCû4 path originating equipment.
  1330.  
  1331.  
  1332.  
  1333. -    Value 1 indicates "VC-3/VC-4 path equipped - non specific payload", 
  1334. this value can be used for all payloads that need no further differen-
  1335. tiation, or that achieve differentiation by other means such as mes-
  1336. sages from an operations system.
  1337.  
  1338.  
  1339.  
  1340.     Note that any value received, other than value O, constitutes an 
  1341. "equipped" condition.
  1342.  
  1343.  
  1344.  
  1345.     Path status (G1) - One byte is allocated to convey back to a VC-3/VC-4 
  1346. path originator the path terminating status and performance. This feature 
  1347. permits the status and performance of the complete duplex path to be 
  1348. monitored at either end, or at any point along that path. As illustrated in 
  1349. Figure4.2/G.709, bits 1 through 4 convey the count of interleaved-bit 
  1350. blocks that have been detected in error by the path BIP-8 code (B3). This 
  1351. count has nine legal values, namely 0-8 errors. The remaining seven pos-
  1352. sible values represented by these four bits can only result from some 
  1353. unrelated condition and shall be interpreted as zero errors. VC-3/VC-4 
  1354. path remote alarm indication is sent back by VC-3/VC-4 assembler 
  1355. whenever the VC-3/VC-4 assembler is not receiving a valid signal. The 
  1356. VC-3/VC-4 path remote alarm indication is bit 5, which is set to one to 
  1357. indicate VC-3/VC-4 path remote alarm and is otherwise set to zero. The 
  1358. specific received conditions under which VC-3/VC-4 path remote alarm 
  1359. is initiated are path AIS, signal failure conditions or path tracer mis-
  1360. match. Bits 6, 7 and 8 are not used.
  1361.  
  1362.  
  1363.  
  1364.     Path user channel (F2) - One byte is allocated for user communication 
  1365. purposes between path elements.
  1366.  
  1367.  
  1368.  
  1369.     Multiframe indicator (H4) - This byte provides a generalized multiframe 
  1370. indicator for payloads. Currently, this indicator is only used for 
  1371.  
  1372. TUG-structured payloads as described in section 3.3.3.
  1373.  
  1374.  
  1375.  
  1376.     Spare (Z3-Z5) - Three bytes are allocated for future, as yet undefined, 
  1377. purposes. These bytes have no defined value. The receiver is required to 
  1378. ignore the value contained in these bytes.
  1379.  
  1380.  
  1381.  
  1382. 5.    Mapping of tributaries into VCs
  1383.  
  1384.  
  1385.  
  1386.     Accommodation of asynchronous and synchronous tributaries presently 
  1387. defined in Recommendation G.702 shall be possible. At the TU-1/TU-2 
  1388. level, asynchronous accommodation utilizes only the floating mode, 
  1389. whereas synchronous accommodation utilizes both the locked and the 
  1390. floating mode.
  1391.  
  1392.  
  1393.  
  1394.     Figure 5.1/G.709 shows TU-1 and TU-2 sizes and formats.
  1395.  
  1396.  
  1397.  
  1398. 5.1    Mapping of tributaries into VC-4
  1399.  
  1400.  
  1401.  
  1402. 5.1.1    Asynchronous 139 264 kbit/s
  1403.  
  1404.  
  1405.  
  1406.     One 139 264 kbit/s signal can be mapped into a VC-4 container of an 
  1407. STM-1 frame as shown in Figures 5.2 and 5.3/G.709.
  1408.  
  1409.  
  1410.  
  1411.     The VC-4 container consists of nine bytes (1 column) path overhead 
  1412. (POH) plus a 9 row by 260 column payload structure as shown in 
  1413.  
  1414. Figure 5.2/G.709.
  1415.  
  1416.  
  1417.  
  1418.     This payload can be used to carry one 139 264 kbit/s signal:
  1419.  
  1420.  
  1421.  
  1422.     -    Each of the nine rows is partitioned into 20 blocks, consisting of 13 
  1423. bytes each (Figure 5.2/G.709).
  1424.  
  1425.  
  1426.  
  1427.     -    In each row one justification opportunity bit (S) and five justifica-
  1428. tion control bits (C) are provided (Figure 5.3/G.709).
  1429.  
  1430.  
  1431.  
  1432.     -    The first byte of one block consists of:
  1433.  
  1434.         
  1435.  
  1436.         either eight information bits (I)                       (byte W)
  1437.  
  1438.  
  1439.  
  1440.         or     eight fixed stuff bits (R)                       (byte Y)
  1441.  
  1442.  
  1443.  
  1444.         or     one justification control bit (C) plus five
  1445.  
  1446.              fixed stuff bits (R) plus two overhead bits (0)  (byte X)
  1447.  
  1448.  
  1449.  
  1450.         or     six information bits (I) plus 1 justification
  1451.  
  1452.              opportunity bit (S) plus one fixed stuff bit (R) (byte Z)
  1453.  
  1454.  
  1455.  
  1456.     -    The last 12 bytes of one block consist of information bits (I).
  1457.  
  1458.  
  1459.  
  1460.     The sequence of all these bytes is shown in Figure 5.3/G.709.
  1461.  
  1462.  
  1463.  
  1464.     The overhead bits (O) are reserved for further overhead communication 
  1465. purposes.
  1466.  
  1467.  
  1468.  
  1469.     The set of five justification control bits (C) in every row is used to control 
  1470. the corresponding justification opportunity bit (S). CCCCC=00000 
  1471. indicates that the S bit is an information bit, whereas CCCCC=1 
  1472. 1111 indicates that the S bit is a justification bit.
  1473.  
  1474.  
  1475.  
  1476.     Majority vote should be used to make the justification decision in the 
  1477. desynchronizer for protection against single and double bit errors in the C 
  1478. bits.
  1479.  
  1480.  
  1481.  
  1482.     The value contained in the S bit when used as justification bit is not 
  1483. defined. The receiver is required to ignore the value contained in this bit 
  1484. whenever it is used as a justification bit.
  1485.  
  1486.  
  1487.  
  1488. 5.1.2    TUG-22
  1489.  
  1490.  
  1491.  
  1492.     16 x TUG-22 can be mapped into a VC-4. This is illustrated in 
  1493.  
  1494. three-dimensional form in Figure 5.4(a)/G.709 and in linear form in 
  1495. Figure5.4(b).G.709.
  1496.  
  1497.  
  1498.  
  1499. 5.1.3    TUG-21
  1500.  
  1501.  
  1502.  
  1503.     21 x TUG-21 can be mapped into a VC-4. This is shown in 
  1504.  
  1505. three-dimensional form in Figure 5.5(a)/G.709 and in linear form in 
  1506. Figure5.6(b)/G.709.
  1507.  
  1508.  
  1509.  
  1510. 5.1.4    TU-32
  1511.  
  1512.  
  1513.  
  1514.     3 x TU-32 can be mapped into a VC-4. This is illustrated in Figure5.6/
  1515. G.709.
  1516.  
  1517.  
  1518.  
  1519. 5.1.5    TU-31
  1520.  
  1521.  
  1522.  
  1523.     4 x TU-31 can be mapped into a VC-4. This is illustrated in Figure5.7/
  1524. G.709.
  1525.  
  1526.  
  1527.  
  1528. 5.2    Mapping of tributaries into VC-32
  1529.  
  1530.  
  1531.  
  1532. 5.2.1    Asynchronous 44 736 kbit/s
  1533.  
  1534.  
  1535.  
  1536.     One 44 736 kbit/s signal can be mapped into a VC-32 as shown in 
  1537. Figure5.8/G.709.
  1538.  
  1539.  
  1540.  
  1541.     The VC-32 consists of nine subframes every 125 ╡s. Each subframe con-
  1542. sists of one byte of VC-3 POH, 621 data bits, a set of five justification 
  1543. control bits, one justification opportunity bit and two overhead communi-
  1544. cation channel bits. The remaining bits are Fixed Stuff (R) bits. The O 
  1545. bits are reserved for future overhead communication purposes.
  1546.  
  1547.  
  1548.  
  1549.     The set of five justification control bits is used to control the justification 
  1550. opportunity (S) bit. C C C C C = 0 0 0 0 0 indicates that the 
  1551.  
  1552. S bit is a data bit, whereas C C C C C = 1 1 1 1 1 indicates that S bit is a 
  1553. justification bit. Majority vote should be used to make the justification 
  1554. decision in the desynchronizer for protection against single and double 
  1555. bit errors in the C bits.
  1556.  
  1557.  
  1558.  
  1559.     The value contained in the S bit when used as justification bits is not 
  1560. defined. The receiver is required to ignore the value contained in this bit 
  1561. whenever it is used as a justification bit.
  1562.  
  1563.  
  1564.  
  1565. 5.2.2    TUG-21
  1566.  
  1567.  
  1568.  
  1569.     Seven TUG-21s can be mapped into a VC-32. This is illustrated in 
  1570. Figure5.9/G.709. The figure also illustrates the formation of the TUG-21 
  1571. from TU-11, TU-12 and TU-21.
  1572.  
  1573.  
  1574.  
  1575. 5.3    Mapping of tributaries into VC-31
  1576.  
  1577.  
  1578.  
  1579. 5.3.1    Asynchronous 34 368 kbit/s
  1580.  
  1581.  
  1582.  
  1583.     One 34 368 kbit/s signal can be mapped into a VC-31 as shown in 
  1584. Figure5.10/G.709.
  1585.  
  1586.  
  1587.  
  1588.     In addition to the VC-31 POH, the VC-31 consists of a payload of 
  1589. 9x64bytes every 125 ╡s. This payload is divided in three subframes, 
  1590. each subframe divided in 12 sectors and consisting of:
  1591.  
  1592.  
  1593.  
  1594.     -    1431 information bits (I).
  1595.  
  1596.     -    two sets of five justification control bits (C1, C2).
  1597.  
  1598.  
  1599.  
  1600.     -    two justification opportunity bits (S1, S2).
  1601.  
  1602.  
  1603.  
  1604.     -    93 fixed stuff bits (R).
  1605.  
  1606.  
  1607.  
  1608.     Two sets of five justification control bits (C1 and C2) are used to control 
  1609. the two justification opportunity bits S1 and S2 respectively.
  1610.  
  1611.  
  1612.  
  1613.     C1 C1 C1 C1 C1 = 0 0 0 0 0 indicates that S1 is a data bit while C1 C1 
  1614. C1 C1 C1=1 1 1 1 1 indicates that S1 is a justification bit. C2 bits con-
  1615. trol S2 in the same way. Majority vote should be used to make the justifi-
  1616. cation decision in the desynchronizer for protection against single and 
  1617. double bit errors in the C bits.
  1618.  
  1619.  
  1620.  
  1621.     The value contained in S1 and S2 when they are justification bits is not 
  1622. defined. The receiver is required to ignore the value contained in these 
  1623. bits whenever they are used as justification bits.
  1624.  
  1625.  
  1626.  
  1627. Note - The same mapping could be used for bit or byte synchronous 34 
  1628. 368 kbit/s.  In these cases, S1 bit should be a fixed stuff and S2 bit an 
  1629. information bit. By setting the C1 bits to 1 and the C2 bits to 0, a com-
  1630. mon desynchronizer could be used for both asynchronous and synchro-
  1631. nous 34 368 kbit/s.
  1632.  
  1633.  
  1634.  
  1635. 5.3.2    TUG-22
  1636.  
  1637.  
  1638.  
  1639.     Four TUG-22s can be mapped into a VC-31. This is illustrated in 
  1640. Figure5.11/G.709. The figure also illustrates the formation of the TUG-
  1641. 22 from TU-11, TU-12 and TU-22.
  1642.  
  1643.  
  1644.  
  1645. 5.3.3    TUG-21
  1646.  
  1647.  
  1648.  
  1649.     Five TUG-21s can be mapped into a VC-31. This is illustrated in 
  1650. Figure5.12/G.709. The figure also illustrates the formation of the TUG-
  1651. 21 from TU-11, TU-12 and TU-21.
  1652.  
  1653.  
  1654.  
  1655. 5.4    Mapping of tributaries into VC-22
  1656.  
  1657.  
  1658.  
  1659. 5.4.1    Asynchronous 8448 kbit/s
  1660.  
  1661.  
  1662.  
  1663.     One 8448 kbit/s signal can be mapped into a VC-22. Figure 5.13/G.709 
  1664. shows this over a period of 500 ╡s.
  1665.  
  1666.  
  1667.  
  1668.     In addition to the VC-22 POH, the VC-22 consists of:
  1669.  
  1670.  
  1671.  
  1672.     -    4220 information bits (I).
  1673.  
  1674.  
  1675.  
  1676.     -    24 justification control bits (C1, C2).
  1677.  
  1678.     
  1679.  
  1680.     -    Eight justification opportunity bits (S1, S2).
  1681.  
  1682.  
  1683.  
  1684.     -    316 fixed stuff bit (R).
  1685.  
  1686.  
  1687.  
  1688.     Two sets (C1, C2) of three justification control bits are used to control the 
  1689. two justification opportunity bits S1 and S2 respectively.
  1690.  
  1691.  
  1692.  
  1693.     C1 C1 C1 = 0 0 0 indicates that S1 is a data bit while C1 C1 C1 = 1 1 1 
  1694. indicates that S1 is a justification bit. C2 bits control S2 in the same way.  
  1695. Majorityvote should be used to make the justification decision in the 
  1696. desynchronizer for protection against single bit error in the C bits.
  1697.  
  1698.     The value contained in S1 and S2 when they are justification bits is not 
  1699. defined. The receiver is required to ignore the value contained in these 
  1700. bits whenever they are used as justification bits.
  1701.  
  1702.  
  1703.  
  1704. 5.4.2    Synchronous 8448 kbit/s
  1705.  
  1706.  
  1707.  
  1708.     One bit or byte synchronous 8448 kbit/s signal can be mapped into a VC-
  1709. 22. Figure 5.14/G.709 shows this over a period of 500 ╡s.
  1710.  
  1711.  
  1712.  
  1713. Note - A common desynchronizer can be used for both asynchronous and 
  1714. synchronous mappings.
  1715.  
  1716.  
  1717.  
  1718. 5.5    Mapping of tributaries into VC-21
  1719.  
  1720.  
  1721.  
  1722. 5.5.1    Asynchronous 6312 kbit/s
  1723.  
  1724.  
  1725.  
  1726.     One 6312 kbit/s signal can be mapped into a VC-21. Figure 5.15/G.709 
  1727. shows this over a period of 500 ╡s.
  1728.  
  1729.  
  1730.  
  1731.     In addition to the VC-2 POH, the VC-21 consists of 3152 data bits, 24 
  1732. justification control bits, eight justification opportunity bits and 32 over-
  1733. head communication channel bits. The remaining bits are Fixed Stuff 
  1734. (R). The O bits are reserved for future overhead communication pur-
  1735. poses.
  1736.  
  1737.  
  1738.  
  1739.     Two sets (C1, C2) of three justification control bits are used to control the 
  1740. two justification opportunities S1 and S2 respectively. 
  1741.  
  1742. C1 C1 C1 = 0 0 0 indicates that S1 is a data bit while C1 C1 C1 = 1 1 1 
  1743. indicates that S1 is a justification bit. C2 controls S2 in the same way.  
  1744. Majority vote should be used to make the justification decision in the 
  1745. desynchronizer for protection against single bit errors in the C bits.
  1746.  
  1747.  
  1748.  
  1749.     The value contained in S1 and S2 when they are justification bits is not 
  1750. defined. The receiver is required to ignore the value contained in these 
  1751. bits whenever they are used as justification bits.
  1752.  
  1753.  
  1754.  
  1755. 5.5.2    Bit synchronous 6312 kbit/s
  1756.  
  1757.  
  1758.  
  1759.     The bit synchronous mapping for 6312 kbit/s tributary is shown in Figure 
  1760. 5.16/G.709.
  1761.  
  1762.  
  1763.  
  1764.     Note that a common desynchronizer can be used for both asynchronous 
  1765. and bit synchronous mapping.
  1766.  
  1767.  
  1768.  
  1769. 5.5.3    Byte synchronous 6342 kbit/s
  1770.  
  1771.  
  1772.  
  1773.     Under study.
  1774.  
  1775.  
  1776.  
  1777. 5.6    Mapping of tributaries into VC-12
  1778.  
  1779.  
  1780.  
  1781. 5.6.1    Asynchronous 2048 kbit/s
  1782.  
  1783.  
  1784.  
  1785.     One 2048 kbit/s signal can be mapped into a VC-12. Figure 5.17/G.709 
  1786. shows this over a period of 500 ╡s.
  1787.  
  1788.  
  1789.  
  1790.     In addition to the VC-1 POH, the VC-12 consists of 1023 data bits, six 
  1791. justification control bits, two justification bits and eight overhead com-
  1792. municationchannel bits. The remaining bits are Fixed Stuff (R) bits. The 
  1793.  
  1794. O bits are reserved for future overhead communication purposes.
  1795.  
  1796.  
  1797.  
  1798.     Two sets (C1, C2) of three justification control bits are used to control the 
  1799. two justification opportunities S1 and S2 respectively.
  1800.  
  1801. C1 C1 C1 - 0 0 0 indicates that S1 is a data bit while C1 C1 C1 = 1 1 1 
  1802. indicates that S1 is a justification bit. C2 controls S2 in the same way. 
  1803. Majority vote should be used to make the justification decision in the 
  1804. desynchronizer for protection against single bit errors in the C bits.
  1805.  
  1806.  
  1807.  
  1808.     The value contained in S1 and S2 when they are justification bits is not 
  1809. defined. The receiver is required to ignore the value contained in these 
  1810. bits whenever they are used as justification bits.
  1811.  
  1812.  
  1813.  
  1814. 5.6.2    Bit synchronous 2048 kbit/s
  1815.  
  1816.  
  1817.  
  1818.     The bit synchronous mapping for 2048 kbit/s tributaries is shown in Fig-
  1819. ure 5.18/G.709.
  1820.  
  1821.  
  1822.  
  1823.     Note that a common desynchronizer can be used for both asynchronous 
  1824. and bit synchronous mappings.
  1825.  
  1826.  
  1827.  
  1828. 5.6.3    Byte synchronous mapping for 2048 kbit/s
  1829.  
  1830.  
  1831.  
  1832.     Figure 5.19/G.709 shows byte synchronous mapping for 30 channel 
  1833. 2048kbit/s tributaries employing Channel Associates Signalling (CAS). 
  1834. Signalling is carried in byte 19. The signalling assignments are shown in 
  1835. Figure5.20/G.709.
  1836.  
  1837.  
  1838.  
  1839.     The S1, S2, S3 and S4 bits contain the signalling for the 30x64kbit/s 
  1840. channels. The phase of the signalling bits is indicated in the P1 and P0 
  1841. bits in floating TU mode, and in the multiframe indicator byte (H4) in 
  1842. locked TU mode. This is illustrated in Figure 5.14/G.709.
  1843.  
  1844.  
  1845.  
  1846.     Byte synchronous mapping of 31 channel tributaries is shown in 
  1847. Figure5.21/G.709. Byte 19 carries tributary channel 16.
  1848.  
  1849.  
  1850.  
  1851. 5.7    Mapping of tributaries into VC-11
  1852.  
  1853.  
  1854.  
  1855. 5.7.1    Asynchronous 1544 kbit/s
  1856.  
  1857.  
  1858.  
  1859.     One 1544 kbit/s signal can be mapped into a VC-11. Figure5.22/G.709 
  1860. shows this over a period of 500 ╡s.
  1861.  
  1862.  
  1863.  
  1864.     In addition to the VC-1 POH, the VC-11 consists of 771 data bits, six jus-
  1865. tification control bits, two justification opportunity bits and eight over-
  1866. head communication channel bits. The remaining bits are fixed stuff (R) 
  1867. bits. The eight O bits are reserved for future communication purposes.
  1868.  
  1869.  
  1870.  
  1871.     Two sets (C1, C2) of three justification control bits are used to control the 
  1872. two justification opportunities, S1 and S2 respectively. 
  1873.  
  1874. C1 C1 C1 = 0 0 0 indicates that S1 is a data bit while C1 C1 C1 = 1 1 1 
  1875. indicates that S1 is a justification bit. C2 controls S2 in the same way.  
  1876. Majority vote should be used to make the justification decision in the 
  1877. desynchronizer for protection against single bit errors in the C bits.
  1878.  
  1879.  
  1880.  
  1881.     The value contained in S1 and S2 when they are justification bits is not 
  1882. defined. The receiver is required to ignore the value contained in these 
  1883. bits whenever they are used as justification bits.
  1884.  
  1885. 5.7.2    Bit synchronous 1544 kbit/s
  1886.  
  1887.  
  1888.  
  1889.     The bit synchronous mapping for 1544 kbit/s tributaries is shown in Fig-
  1890. ure 5.23/G.709.
  1891.  
  1892.  
  1893.  
  1894.     Note that a common desynchronizer can be used for both asynchronous 
  1895. and bit synchronous mappings.
  1896.  
  1897.  
  1898.  
  1899. 5.7.3    Byte synchronous mapping for 1544 kbit/s
  1900.  
  1901.  
  1902.  
  1903.     The byte synchronous mapping for 1544 kbit/s is depicted in Figure5.24/
  1904. G.709.
  1905.  
  1906.  
  1907.  
  1908.     The S1, S2, S3 and S4 bits contain the signalling for the 24x64kbit/s 
  1909. channels. The phase of the signalling bits can be indicated in the P1 and 
  1910. PO bits in floating TU mode, and in the multiframe indicator byte (H4) in 
  1911. locked mode. This is illustrated in Figure 5.25/G.709. The usage of the 
  1912. PP bits has options, because the common signalling method and another 
  1913. channel associated signalling method (e.g. Recommendation G.704, sec-
  1914. tions 3.1.3 and 3.2.3) do not need the PP bits. The operations of the alter-
  1915. native channel associated signalling method is shown in Figure 5.26/
  1916. G.709.
  1917.  
  1918.  
  1919.  
  1920. 5.8    Floating and locked mode conversion
  1921.  
  1922.  
  1923.  
  1924.     There are two possible multiplexing modes of the TU structures: floating 
  1925. and locked.
  1926.  
  1927.  
  1928.  
  1929.     In the floating TU mode four consecutive 125 ╡s VC-n frames are orga-
  1930. nized into a 500 ╡s multiframe, the phase of which is indicated by the 
  1931. multiframe indicator byte (H4) in the VC-n POH. This 500 ╡s TU multi-
  1932. frame is shown in Figure 3.13/G.709.
  1933.  
  1934.  
  1935.  
  1936.     Locked TU mode of transport is a fixed mapping of synchronous struc-
  1937. tured payloads into a VC-n. This provides a direct correspondence 
  1938. between subtending tributary information and the location of that infor-
  1939. mation within the VC-n. Since the tributary information is fixed and 
  1940. immediately identifiable with respect to the TU-n or AU-n pointer asso-
  1941. ciated with the VC-n, no TU pointers are required. All bytes of a TU or 
  1942. TUG are available for payload usage.
  1943.  
  1944.  
  1945.  
  1946.     Figure 5.27/G.709 illustrates the conversion between floating and locked 
  1947. TU modes for each of the four TU sizes. Note that certain bytes(R) in the 
  1948. current set of mapping are not used in the floating mode in order that 
  1949. those mappings can be used in both floating and locked modes. Since the 
  1950. V1-V4 and V5 bytes are reserved, the 500 ╡s VT multiframe is unneces-
  1951. sary. Therefore the role of the multiframe indicator byte (H4) in locked 
  1952. mode is to define 2 and 3 ms signalling frames for byte synchronous 
  1953. mappings. 
  1954.  
  1955.  
  1956.  
  1957.  
  1958.  
  1959. +ûûûûûûûûûûûûû+ûûûûûûûûûûûû+ûûû+ûûû+ûûû+ûûû+ûûû+ûûû+ûûûûû
  1960. ûûûûûûû+
  1961.  
  1962. _Frame        _     n      _n+1_n+2_n+3_n+4_n+5_n+6_n+7         _
  1963.  
  1964. _number       _            _   _   _   _   _   _   _            _
  1965.  
  1966. +ûûûûûûûûûûûûû+ûûûûûûûûûûûû+ûûû+ûûû+ûûû+ûûû+ûûû+ûûû+ûûûûû
  1967. ûûûûûûû+
  1968.  
  1969. _Use of       _    Fs      _Y1 _Y2 _Y3 _Y4 _Y5 _Y6 _X           _
  1970.  
  1971. _Si bit       +ûûûûûûûûûûûû+ûûû+ûûû+ûûû+ûûû+ûûû+ûûû+ûûûûûûûûûûû
  1972. û+
  1973.  
  1974. _(i = 1,2,3,4)_(See Note 2)_       (See note 3)    _(See Note 5)_
  1975.  
  1976. _(See Note 1) _            _                       _            _
  1977.  
  1978. +ûûûûûûûûûûûûû+ûûûûûûûûûûûû+ûûûûûûûûûûûûûûûûûûûûûûû+ûûûûûû
  1979. ûûûûûû+
  1980.  
  1981.  
  1982.  
  1983. Note 1 - Each Si (i = 1, 2, 3, 4) constitutes an independent signalling mul-
  1984. tiframe over eight frames. Si includes the phase indicator in itself, so that 
  1985. the PP bits can not be used for the phase indicator.
  1986.  
  1987.  
  1988.  
  1989. Note 2 - The Fs bit is either alternate 0, 1 or the following 48 bit digital 
  1990. pattern:
  1991.  
  1992.  
  1993.  
  1994.     A101011011 0000011001 1010100111 0011110110 10000101
  1995.  
  1996.  
  1997.  
  1998.     For the 48 bit digital pattern, the "A" bit is usually fixed to state 1 and is 
  1999. reserved for optional use. The pattern is generated according to the fol-
  2000. lowing primitive polynomial (refer to Recommendation X.50):
  2001.  
  2002.  
  2003.  
  2004.          X7 + X4 + 1.  
  2005.  
  2006. Note 3 - Yj bit (j=1 to 6) carries channel associated signalling or mainte-
  2007. nance information. When the 48 bit pattern is adopted as Fs frame align-
  2008. ment signal, each Yj - bit (j=1 to 6) can be multi-framed, as follows:
  2009.  
  2010.  
  2011.  
  2012.     Yj1, Yj2,, Yj12
  2013.  
  2014.  
  2015.  
  2016.     Yj1 bit carries the following 16 bit frame alignment pattern generated 
  2017. according to the same primitive polynomial as for the 48 bit pattern.
  2018.  
  2019.  
  2020.  
  2021.     A011101011011000.
  2022.  
  2023.  
  2024.  
  2025.     The "A" bit is usually fixed to 1 and is reserved for optional use. Each Yji 
  2026. (i=2 to 12) bit carries channel associated signalling for sub-rate circuits 
  2027. and/or maintenance information.
  2028.  
  2029.  
  2030.  
  2031. Note 4 - Si bits (Fs, Y1, , Y6 and X) all at state 1 indicates   Alarm 
  2032. Indication Signal (AIS) for six 64 kbit/s channels.
  2033.  
  2034.  
  2035.  
  2036. Note 5 - The X bit is usually fixed to state 1. When backward AIS for six      
  2037. 64 kbit/s channels is required to be sent, the X bit is set to state 0.
  2038.  
  2039.  
  2040.  
  2041.  
  2042.  
  2043.  
  2044.  
  2045. FIGURE 5.26/G.709
  2046.  
  2047.  
  2048.  
  2049. Outslot signalling assignments (24-channel signalling operations)
  2050.  
  2051.  
  2052.